KR100209959B1 - Thin film lightpath modulation device and its fabrication method - Google Patents

Thin film lightpath modulation device and its fabrication method Download PDF

Info

Publication number
KR100209959B1
KR100209959B1 KR1019960064448A KR19960064448A KR100209959B1 KR 100209959 B1 KR100209959 B1 KR 100209959B1 KR 1019960064448 A KR1019960064448 A KR 1019960064448A KR 19960064448 A KR19960064448 A KR 19960064448A KR 100209959 B1 KR100209959 B1 KR 100209959B1
Authority
KR
South Korea
Prior art keywords
forming
pad
active matrix
tcp
pads
Prior art date
Application number
KR1019960064448A
Other languages
Korean (ko)
Other versions
KR19980046155A (en
Inventor
이석원
Original Assignee
전주범
대우전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전주범, 대우전자주식회사 filed Critical 전주범
Priority to KR1019960064448A priority Critical patent/KR100209959B1/en
Publication of KR19980046155A publication Critical patent/KR19980046155A/en
Application granted granted Critical
Publication of KR100209959B1 publication Critical patent/KR100209959B1/en

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/015Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on semiconductor elements with at least one potential jump barrier, e.g. PN, PIN junction

Abstract

AMA 패널의 패드와 TCP의 패드를 용이하게 연결할 수 있는 박막형 광로 조절 장치의 제조 방법이 개시되어 있다. 상기 방법은, 트랜지스터가 내장되고 가장자리에 패드가 형성된 액티브 매트릭스의 일측 상부에 드레인을 형성하는 단계, 상기 액티브 매트릭스의 상부에, ⅰ) 멤브레인, ⅱ) 하부전극, ⅲ) 변형층 및 ⅳ) 상부전극을 각기 포함하는 M×N개의 액츄에이터를 형성하는 단계, 상기 상부전극 및 하부전극에 전압을 인가하기 위하여 액티브 매트릭스의 패드를 형성하는 단계, TCP 기판에 정렬 마크를 형성하는 단계, TCP 기판 상에 패드를 형성하는 단계, 그리고 상기 액티브 매트릭스의 패드와 상기 정렬 마크가 형성된 TCP의 패드를 연결하는 단계를 포함한다. 상기 방법은, 불투명 기판용 정렬 마크가 삽입된 TCP를 이용하여 AMA 패널의 패드와 TCP의 패드를 연결함으로써, TCP의 패드와 AMA 패널의 패드 간의 연결 에러의 발생율을 줄여 상기 패드들 사이에 전기적 단락이 일어나거나 패드들 사이의 압착 불량에 의한 통전 불량으로 인하여 소자의 오동작이 발생하는 일이 없이 소자의 성능을 향상시킬 수 있다.A method of manufacturing a thin film type optical path control device capable of easily connecting a pad of an AMA panel and a pad of a TCP is disclosed. The method comprises the steps of: forming a drain on one side of an active matrix in which transistors are embedded and pads are formed at the edges; Forming M x N actuators each comprising: forming a pad of an active matrix to apply voltage to the upper and lower electrodes, forming an alignment mark on the TCP substrate, pads on the TCP substrate And forming a pad of the active matrix and a pad of the TCP on which the alignment mark is formed. The method uses the TCP with the alignment mark for the opaque substrate inserted to connect the pads of the AMA panel and the pads of the TCP, thereby reducing the incidence of connection error between the pads of the TCP and the pads of the AMA panel, thereby reducing the electrical short between the pads. It is possible to improve the performance of the device without the occurrence of malfunction of the device due to this or poor conduction due to poor compression between the pads.

Description

박막형 광로 조절 장치의 제조 방법Manufacturing method of thin film type optical path control device

본 발명은 박막형 광로 조절 장치인 AMA(Actuated Mirror Arrays)의 제조 방법에 관한 것으로, 보다 상세하게는 불투명 기판용 정렬 마크(align mark)가 삽입된 TCP(Tape Carrier Package)를 이용하여 AMA 패널(panel)의 패드(pad)와 TCP의 패드를 연결함으로써, TCP의 패드와 AMA 패널의 패드 간의 연결 에러의 발생율을 줄여 소자의 성능을 향상시킬 수 있는 박막형 광로 조절 장치의 제조 방법에 관한 것이다.The present invention relates to a method for manufacturing AMA (Actuated Mirror Arrays), which is a thin film type optical path control device, and more specifically, an AMA panel using a Tape Carrier Package (TCP) in which an alignment mark for an opaque substrate is inserted. The present invention relates to a method of manufacturing a thin film type optical path control apparatus capable of improving the performance of a device by reducing the occurrence rate of a connection error between a pad of a TCP and a pad of a TCP.

일반적으로 광속을 조절하여 화상을 형성할 수 있는 광로 조절 장치는 크게 두 종류로 구분된다. 그 한 종류는 직시형 화상 표시 장치로서 CRT(Cathode Ray Tube) 등이 있으며, 다른 한 종류는 투사형 화상 표시 장치로서 액정 표시 장치(Liquid Crystal Display:LCD), 또는 DMD(Deformable Mirror Device), AMA 등이 이에 해당한다. 상기 CRT 장치는 화상의 질은 우수하지만 화면의 대형화에 따라 장치의 중량과 용적이 증가하며 그 제조 비용이 상승하게 되는 문제점이 있다. 이에 비하여 액정 표시 장치(LCD)는 광학적 구조가 간단하여 얇게 형성할 수 있어 그 중량 및 용적을 줄일 수 있는 장점이 있다. 그러나 상기 액정 표시 장치(LCD)는 입사되는 광속의 편광으로 인하여 1∼2%의 광효율을 가질 정도로 효율이 저하되며, 액정 물질의 응답 속도가 느리고 내부가 과열되기 쉬운 문제점이 있다.In general, an optical path adjusting device capable of forming an image by adjusting a light beam is classified into two types. One type is a direct view type image display device, such as a CRT (Cathode Ray Tube), and the other type is a projection type image display device, a Liquid Crystal Display (LCD), or a DMD (Deformable Mirror Device), AMA, etc. This corresponds to this. Although the CRT device has excellent image quality, the weight and volume of the device increases as the screen is enlarged, and the manufacturing cost thereof increases. In contrast, a liquid crystal display (LCD) has an advantage in that its optical structure is simple and can be formed thin, thereby reducing its weight and volume. However, the liquid crystal display (LCD) has a problem that the efficiency is lowered to have a light efficiency of 1 to 2% due to the polarization of the incident light beam, and the response speed of the liquid crystal material is slow and the inside is easily overheated.

따라서 상기 문제점들을 해결하기 위하여 DMD(Deformable Mirrors Device), 또는 AMA 등의 화상 표시 장치가 개발되었다. 현재, DMD 장치가 5% 정도의 광효율을 가지는 것에 비하여 AMA 장치는 10% 이상의 광효율을 얻을 수 있다. 또한 AMA 장치는 콘트라스트(contrast)를 향상시켜 보다 밝고 선명한 화상을 맺을 수 있으며, 입사되는 광속의 극성에 영향을 받지 않을 뿐만 아니라 광속의 극성에 영향을 끼치지도 않는다. 이러한 미합중국 특허 제5,126,836호(issued to Gregory Um)에 개시된 AMA의 엔진 시스템의 개략도를 도 1에 도시하였다.Accordingly, an image display device such as a deformable mirror device (DMD) or an AMA has been developed to solve the above problems. Currently, AMA devices can achieve 10% or more light efficiency, while DMD devices have about 5% light efficiency. In addition, the AMA device improves contrast, resulting in brighter and clearer images, and is not affected by the polarity of the incident luminous flux and does not affect the polarity of the luminous flux. A schematic diagram of the engine system of AMA disclosed in this US Patent No. 5,126,836 (issued to Gregory Um) is shown in FIG.

도 1에 도시한 바와 같이, 광원(1)으로부터 입사된 광속은 제1 슬릿(3) 및 제1 렌즈(5)를 지나면서 R·G·B(Red·Green·Blue) 표색계에 따라 분광된다. 상기 R·G·B 별로 분광된 광속은 각기 제1 거울(7), 제2 거울(9) 및 제3 거울(11)에 의하여 반사되어 각각의 거울에 대응하여 설치된 AMA 소자들(13)(15)(17)로 입사된다. 상기 R·G·B 별로 형성된 AMA 소자들(13)(15)(17)은 각기 내부에 구비된 거울들을 소정의 각도로 경사지게 하여 입사된 광속을 반사시킨다. 이 때, 상기 거울은 거울의 하부에 형성된 변형부의 변형에 따라 기울게 된다. 상기 AMA 소자들(13)(15)(17)로부터 반사된 빛은 제2 렌즈(19) 및 제2 슬릿(21)을 통과한 후, 투영렌즈(23)에 의하여 스크린(도시되지 않음)에 투영되어 화상을 맺게 된다.As shown in FIG. 1, the light beams incident from the light source 1 are spectroscopically observed through the R, G, B (Red, Green, Blue) colorimeter while passing through the first slit 3 and the first lens 5. . The luminous flux spectra for R, G, and B are respectively reflected by the first mirror 7, the second mirror 9, and the third mirror 11, and are arranged in correspondence with the respective mirrors. 15) (17). The AMA elements 13, 15, and 17 formed for each of R, G, and B reflect the incident light beams by inclining the mirrors provided therein at a predetermined angle. At this time, the mirror is inclined according to the deformation of the deformation portion formed in the lower portion of the mirror. The light reflected from the AMA elements 13, 15, 17 passes through the second lens 19 and the second slit 21, and then is projected to the screen (not shown) by the projection lens 23. Projected to form an image.

이러한 광로 조절 장치인 AMA는 크게 벌크(bulk)형과 박막(thin film)형으로 구분된다. 상기 벌크형 광로 조절 장치는 미합중국 특허 제5,085,497호(issued to Gregory Um et al.)에 개시되어 있다. 벌크형 광로 조절 장치는 다층 세라믹을 얇게 절단하여 내부에 금속 전극이 형성된 세라믹 웨이퍼(wafer)를 트랜지스터가 내장된 액티브 매트릭스(active matrix) 상에 장착한 후, 쏘잉(sawing) 방법으로 가공하고 그 상부에 거울을 설치하여 이루어진다. 그러나 벌크형 광로 조절 장치는 설계 및 제조에 있어서 높은 정밀도가 요구되고 변형부의 응답 속도가 느리다는 문제점이 있다. 이에 따라 반도체 공정을 이용하여 제조할 수 있는 박막형 광로 조절 장치가 개발되었다.AMA, which is an optical path control device, is classified into a bulk type and a thin film type. The bulk optical path control device is disclosed in US Pat. No. 5,085,497 (issued to Gregory Um et al.). The bulk optical path control device cuts a thin layer of multilayer ceramic, mounts a ceramic wafer having a metal electrode therein on an active matrix in which a transistor is built, and then processes it by sawing. This is done by installing a mirror. However, the bulk optical path control device has a problem in that high precision is required in design and manufacturing and the response speed of the deformation part is slow. Accordingly, a thin film type optical path control apparatus that can be manufactured using a semiconductor process has been developed.

상기 박막형 광로 조절 장치는 본 출원인이 1996년 9월 24일에 특허출원한 특허출원 제96-42199호(발명의 명칭:박막형 광로 조절 장치의 패드 연결 방법)에 개시되어 있다. 도 2는 상기 선행출원에 기재된 박막형 광로 조절 장치의 평면도를 도시한 것이며, 도 3은 도 2의 장치를 A­A′선으로 자른 단면도를 도시한 것이며, 도 4a 내지 도 4c는 도 3에 도시한 장치의 제조 공정도이며, 도 5는 도 2에 도시한 장치를 M×N(M, N은 정수)으로 배열한 평면도를 도시한 것이며, 도 6은 도 5에 도시한 장치에 TCP 본딩을 한 평면도를 도시한 것이며, 도 7a 내지 도 7b는 도 6에 도시한 장치를 B-B′선으로 자른 단면도를 도시한 것이다.The thin film type optical path control device is disclosed in patent application No. 96-42199 (name of the invention: pad connection method of the thin film type optical path control device) which the applicant applied for a patent on September 24, 1996. FIG. 2 shows a plan view of the thin film type optical path adjusting device described in the preceding application, FIG. 3 is a sectional view taken along the line AA ′ of the device of FIG. 2, and FIGS. 4A to 4C are the device shown in FIG. 3. 5 is a plan view showing the arrangement of the apparatus shown in FIG. 2 in M × N (M, N is an integer), and FIG. 6 is a plan view of TCP bonding to the apparatus shown in FIG. 7A to 7B illustrate cross-sectional views taken along line BB ′ of the apparatus shown in FIG. 6.

도 2 및 도 3을 참조하면, 상기 박막형 광로 조절 장치는 액티브 매트릭스(31)와 액티브 매트릭스(active matrix)(31)의 상부에 형성된 액츄에이터(actuator)(47)를 포함한다. 상기 액티브 매트릭스(31)는 일측 상부에 형성된 드레인(drain)(32), 액티브 매트릭스(31) 및 드레인(32)의 상부에 적층된 보호층(passivation layer)(33), 그리고 보호층(33)의 상부에 적층된 식각 방지층(etch stop layer)(35)을 포함한다.2 and 3, the thin film type optical path control device includes an active matrix 31 and an actuator 47 formed on the active matrix 31. The active matrix 31 includes a drain 32 formed on one side, a passivation layer 33 stacked on the active matrix 31, and a drain 32, and a protection layer 33. It includes an etch stop layer 35 stacked on top of the.

상기 액츄에이터는(47) 상기 식각 방지층(35) 중 하부에 드레인(32)이 형성된 부분에 그 일측이 접촉되며 타측이 에어 갭(air gap)(38)을 개재하여 식각 방지층(35)과 평행하도록 적층된 멤브레인(membrane)(37), 멤브레인(37)의 상부에 적층된 하부전극(bottom electrode)(39), 하부전극(39)의 상부에 적층된 변형부(active layer)(41), 변형부(41)의 일측 상부에 적층된 상부전극(top electrode)(43), 그리고 변형부(41)의 타측으로부터 변형부(41), 하부전극(39), 멤브레인(37), 식각 방지층(35) 및 보호층(33)을 통하여 상기 드레인(32)까지 수직하게 형성된 비어 컨택(via contact)(42)을 포함한다. 또한, 도 2를 참조하면, 상기 멤브레인(37)의 일측은 그 중앙부에 사각형 형상의 오목한 부분을 가지며, 이러한 사각형 형상의 오목한 부분이 양쪽 가장자리로 갈수록 계단형으로 넓어지는 형상을 가진다. 상기 멤브레인(37)의 타측은 인접한 액츄에이터의 멤브레인의 계단형으로 넓어지는 오목한 부분에 대응하도록 계단형으로 좁아지는 돌출부를 갖는다. 따라서, 상기 멤브레인(37)의 돌출부는 인접한 멤브레인의 오목한 부분에 끼워지고, 상기 멤브레인(37)의 오목한 부분에 인접한 멤브레인의 돌출부가 끼워져서 형성된다.The actuator 47 contacts one side of the etch stop layer 35 with a drain 32 formed at the bottom thereof, and the other side thereof is parallel to the etch stop layer 35 through an air gap 38. Stacked membrane 37, bottom electrode 39 stacked on top of membrane 37, active layer 41 stacked on top of lower electrode 39, deformation The top electrode 43 stacked on one side of the portion 41, and the deformation portion 41, the lower electrode 39, the membrane 37, and the etch stop layer 35 from the other side of the deformation portion 41. ) And a via contact 42 formed vertically through the protective layer 33 to the drain 32. In addition, referring to FIG. 2, one side of the membrane 37 has a rectangular concave portion at a central portion thereof, and the rectangular concave portion has a shape widening stepwise toward both edges. The other side of the membrane 37 has a projection that narrows stepwise to correspond to the stepped concave portion of the membrane of the adjacent actuator. Thus, the protrusion of the membrane 37 is formed by fitting into the concave portion of the adjacent membrane, and the protrusion of the membrane adjacent to the concave portion of the membrane 37 is formed.

이하 상기 박막형 광로 조절 장치의 제조 방법을 설명한다.Hereinafter, a manufacturing method of the thin film type optical path control device will be described.

도 4a를 참조하면, M×N개의 MOS 트랜지스터(도시되지 않음)가 내장되어 있고, 그 일측 상부에 드레인(32)이 형성되어 있는 액티브 매트릭스(31)의 상부에 보호층(33)을 적층한다. 보호층(33)은 인 실리케이트 유리(Phospho-Silicate Glass:PSG)를 화학 기상 증착(Chemical Vapor Deposition:CVD) 방법을 이용하여 1.0∼2.0㎛ 정도의 두께를 가지도록 형성한다. 상기 보호층(33)은 후속하는 공정 동안 트랜지스터가 내장된 액티브 매트릭스(31)가 손상을 입게 되는 것을 방지한다.Referring to FIG. 4A, a protective layer 33 is stacked on top of an active matrix 31 having M × N MOS transistors (not shown) and having a drain 32 formed on one side thereof. . The passivation layer 33 is formed of Phospho-Silicate Glass (PSG) to have a thickness of about 1.0 to 2.0 µm using a chemical vapor deposition (CVD) method. The protective layer 33 prevents the active matrix 31 containing the transistors from being damaged during the subsequent process.

상기 보호층(33)의 상부에는 식각 방지층(35)이 적층된다. 식각 방지층(35)은 질화물을 저압 화학 기상 증착(Low Pressure CVD:LPCVD) 방법을 이용하여 1000∼2000Å 정도의 두께를 가지도록 형성한다. 상기 식각 방지층(35)은 광원으로부터 입사된 광속에 의한 광전류를 차단하며 동시에 상기 액티브 매트릭스(31) 및 보호층(33)이 후속되는 공정으로 인하여 식각되는 것을 방지한다.An etch stop layer 35 is stacked on the passivation layer 33. The etch stop layer 35 is formed to have a thickness of about 1000 to 2000 kPa using a low pressure chemical vapor deposition (LPCVD) method. The etch stop layer 35 blocks photocurrent due to the luminous flux incident from the light source and simultaneously prevents the active matrix 31 and the protective layer 33 from being etched due to a subsequent process.

상기 식각 방지층(35)의 상부에는 희생층(36)이 적층된다. 희생층은 인 실리케이트 유리(PSG)를 대기압 화학 기상 증착(Atmospheric Pressure CVD:APCVD) 방법으로 1.0∼2.0㎛ 정도의 두께를 가지도록 형성한다. 이어서, 상기 희생층(36) 중 아래에 드레인(32)이 형성되어 있는 부분을 식각하여 상기 식각 방지층(35)의 일부를 노출시킨다.The sacrificial layer 36 is stacked on the etch stop layer 35. The sacrificial layer is formed of a silicate glass (PSG) to have a thickness of about 1.0 to about 2.0 μm by an Atmospheric Pressure CVD (APCVD) method. Subsequently, a portion of the sacrificial layer 36 in which the drain 32 is formed below is etched to expose a portion of the etch stop layer 35.

도 4b를 참조하면, 상기 노출된 식각 방지층(35)의 상부 및 희생층의 상부에 멤브레인(37)을 적층한다. 멤브레인(37)은 질화물을 저압 화학 기상 증착(LPCVD) 방법을 이용하여 0.1∼1.0㎛ 정도의 두께를 가지도록 형성한다. 이어서, 백금(Pt), 또는 백금-탄탈륨(Pt-Ta) 등으로 구성된 신호 전극인 하부전극(39)을 상기 멤브레인(37)의 상부에 적층한다. 상기 하부전극(39)은 스퍼터링 방법을 이용하여 500∼2000Å 정도의 두께를 가지도록 형성한다. 하부전극(39)에는 액티브 매트릭스(31)에 내장된 트랜지스터로부터 발생한 화상 신호가 드레인(32)을 통하여 인가된다.Referring to FIG. 4B, the membrane 37 is stacked on the exposed etch stop layer 35 and on the sacrificial layer. The membrane 37 is formed to have a thickness of about 0.1 to 1.0 mu m using a low pressure chemical vapor deposition (LPCVD) method. Subsequently, a lower electrode 39 which is a signal electrode composed of platinum (Pt), platinum-tantalum (Pt-Ta), or the like is stacked on the membrane 37. The lower electrode 39 is formed to have a thickness of about 500 to 2000 microns using a sputtering method. An image signal generated from a transistor embedded in the active matrix 31 is applied to the lower electrode 39 through the drain 32.

상기 하부전극(39)의 상부에는 변형부(41)가 적층된다. 변형부(41)는 PZT, 또는 PLZT 등의 압전 물질을 졸-겔(Sol-Gel)법, 또는 화학 기상 증착(CVD) 방법을 이용하여 0.1∼1.0㎛, 바람직하게는 0.4㎛ 정도의 두께를 가지도록 형성한다. 이어서, 급속 열처리(Rapid Thermal Annealing:RTA) 방법을 이용하여 변형부(41)를 상변이시킨다.Deformation portions 41 are stacked on the lower electrode 39. The deformable portion 41 uses a sol-gel method or a chemical vapor deposition (CVD) method for piezoelectric materials such as PZT or PLZT, to obtain 0.1 to 1.0 mu m, preferably 0. It is formed to have a thickness of about 4㎛. Next, the deformation part 41 is phase-transformed using the rapid thermal annealing (RTA) method.

상부전극(43)은 상기 변형부(41)의 일측 상부에 적층된다. 상부전극(43)은 알루미늄, 또는 백금 등을 스퍼터링 방법을 이용하여 500∼2000Å 정도의 두께를 가지도록 형성한다. 상기 상부전극(43)은 공통 전극으로서 바이어스 전압이 인가된다. 따라서, 상기 하부전극(39)에 화상 신호가 인가되고 상부전극(43)에 바이어스 전압이 인가되면, 상부전극(43)과 하부전극(39) 사이에 전계가 발생한다. 이 전계에 의하여 상기 변형부(41)가 변형을 일으키게 된다. 그리고 상부전극(43)을 패터닝하여 스트라이프(44)를 형성한다. 스트라이프(44)는 액츄에이터(47)가 변형을 일으킬 때, 상부전극(43)을 균일하게 동작시켜 입사되는 광속이 난반사되는 것을 방지한다. 이어서, 상기 상부전극(43), 변형부(41), 하부전극(39), 그리고 멤브레인(37)을 순차적으로 패터닝(patterning)하여 소정의 픽셀(pixel) 형상을 갖도록 한다.The upper electrode 43 is stacked on one side of the deformation part 41. The upper electrode 43 is formed to have a thickness of about 500 to 2000 micrometers by using a sputtering method of aluminum or platinum. The upper electrode 43 is applied with a bias voltage as a common electrode. Therefore, when an image signal is applied to the lower electrode 39 and a bias voltage is applied to the upper electrode 43, an electric field is generated between the upper electrode 43 and the lower electrode 39. This deformation causes the deformation part 41 to deform. The upper electrode 43 is patterned to form a stripe 44. The stripe 44 prevents diffuse reflection of the incident light beam by uniformly operating the upper electrode 43 when the actuator 47 causes deformation. Subsequently, the upper electrode 43, the deformable portion 41, the lower electrode 39, and the membrane 37 are sequentially patterned to have a predetermined pixel shape.

도 4c를 참조하면, 상기 변형부(41)의 타측으로부터 통상의 포토리쏘그래피(photolithography) 방법을 이용하여 변형부(41), 하부전극(39), 멤브레인(37), 식각 방지층(35), 그리고 보호층(33)을 차례로 식각하여 비어 홀(via hole)(42)을 형성한다. 따라서, 상기 비어 홀(42)은 상기 변형부(41)의 타측으로부터 상기 드레인(32)까지 수직하게 형성된다. 이어서, 텅스텐(W), 또는 티타늄(Ti) 등의 금속을 스퍼터링 방법을 이용하여 비어 컨택(via contact)(45)을 형성한다. 비어 컨택(45)은 상기 드레인(32)과 하부전극(39)을 전기적으로 연결한다. 그러므로, 화상 신호는 액티브 매트릭스(31)에 내장된 트랜지스터로부터 드레인(32) 및 비어 컨택(45)을 통하여 하부전극(39)에 인가된다.Referring to FIG. 4C, the deformable portion 41, the lower electrode 39, the membrane 37, the etch stop layer 35, and the other side of the deformable portion 41 by using a conventional photolithography method. The protective layer 33 is sequentially etched to form a via hole 42. Therefore, the via hole 42 is vertically formed from the other side of the deformation part 41 to the drain 32. Subsequently, via contact 45 is formed by sputtering a metal such as tungsten (W) or titanium (Ti). The via contact 45 electrically connects the drain 32 and the lower electrode 39. Therefore, the image signal is applied to the lower electrode 39 through the drain 32 and the via contact 45 from the transistor embedded in the active matrix 31.

도 5 및 도 6을 참조하면, 상술한 바와 같이 M×N개의 박막형 AMA 소자를 완성한 후, 백금-탄탈륨(Pt-Ta)을 스퍼터링 방법을 이용하여 액티브 매트릭스(31)의 하단에 증착시켜 저항 컨택(ohmic contact)(도시하지 않음)을 형성한다. 그리고, 후속하는 공통 전극인 상부전극(43)에 바이어스 전압을 인가하고 신호 전극인 하부전극(39)에 화상 신호를 인가하기 위한 TCP(50) 본딩을 대비하여 통상의 포토리쏘그래피 방법을 이용하여 액티브 매트릭스(31)를 자른다. 이 경우, 후속되는 공정을 대비하여 액티브 매트릭스(31)를정도의 두께까지만 잘라낸다. 이어서, AMA 패널(48)의 패드(49) 부위를 식각하여 TCP(50) 본딩에 요구되는 AMA 패널(48)의 패드(49)를 노출시킨다.5 and 6, after completing the M × N thin film type AMA devices as described above, platinum-tantalum (Pt-Ta) is deposited on the bottom of the active matrix 31 using a sputtering method to form a resistive contact. (ohmic contact) (not shown) is formed. In addition, a conventional photolithography method is used to prepare a TCP 50 bonding for applying a bias voltage to a subsequent upper electrode 43 as a common electrode and applying an image signal to a lower electrode 39 as a signal electrode. The active matrix 31 is cut off. In this case, the active matrix 31 is prepared in preparation for the subsequent process. Only cut to thickness. Subsequently, the pad 49 portion of the AMA panel 48 is etched to expose the pad 49 of the AMA panel 48 required for TCP 50 bonding.

도 6, 도 7a 및 도 7b를 참조하면, 박막형 AMA 소자가 형성된 액티브 매트릭스(31)를 소정의 형상으로 완전히 잘라낸 후, AMA 패널(48)의 패드(49)와 TCP(50)의 패드(51)를 ACF(53)로 연결하여 박막형 AMA 모듈(module)의 제조를 완성한다. 도 7a에 도시한 바와 같이, ACF(53)는 수지(53a)의 내부에 전기 전도성이 우수한 금속 볼(metal ball)(53b)이 포함된 필름이다. ACF(53)를 사용하여 TCP(50)의 패드(51)와 AMA 패널(48)의 패드(49)를 연결하는 공정은 하기와 같다.6, 7A, and 7B, the active matrix 31 on which the thin-film AMA element is formed is completely cut out into a predetermined shape, and then the pad 49 of the AMA panel 48 and the pad 51 of the TCP 50. ) Is connected to the ACF 53 to complete the manufacture of the thin film AMA module. As shown in FIG. 7A, the ACF 53 is a film including a metal ball 53b having excellent electrical conductivity inside the resin 53a. The process of connecting the pad 51 of the TCP 50 and the pad 49 of the AMA panel 48 using the ACF 53 is as follows.

먼저, 도 7a를 참조하면, ACF(53)의 한 쪽면을 TCP(50)의 패드(51), 또는 AMA 패널(48)의 패드(49)중 어느 한 쪽에 압착하는 예비 압착 공정을 수행한다. 이어서, 도 7b에 도시한 바와 같이, TCP(50)의 패드(51)와 AMA 패널(48)의 패드(49)를 서로 정렬하여 일치시키고 압착하는 본압착 공정을 수행하여 TCP(50)의 패드(51)와 AMA 패널(48)의 패드(49)가 서로 통전되도록 한다. 이 때, ACF(53)가 TCP(50)의 패드(51)와 AMA 패널(48) 사이에서 압착되어 ACF(53)에 포함된 금속 볼(53b)이 TCP(50)의 패드(51)와 AMA 패널(48)의 패드(49)를 전기적으로 연결한다. 상기 본압착 공정에 있어서, 금속 볼(53b)이 TCP(50)의 패드(51)와 AMA 패널(48)의 패드(49) 사이에 끼워지게 되고, 이에 따라 TCP(50)의 패드(51)와 AMA 패널(48)의 패드(49)가 금속 볼(53b)을 통하여 전기적으로 연결된다. 이 경우, 금속 볼(53b)은 TCP(50)의 패드(51)와 AMA 패널(48)의 패드(49) 사이에만 끼워져 있고 ACF(53)의 나머지 부분은 수지(53a)로 구성되어 있으므로 전기는 TCP(50)의 패드(51)로부터 AMA 패널(48)의 패드(49) 방향인 수직한 방향으로만 흐르며 수평한 방향으로는 전기가 흐르지 않게 된다. 따라서, 공통 전극인 상부전극(43) 및 신호 전극인 하부전극(39)에 TCP(50)의 패드(51) 및 AMA 패널(48)의 패드(49)를 통하여 전기를 인가할 수 있다.First, referring to FIG. 7A, a preliminary crimping process of pressing one side of the ACF 53 to one of the pad 51 of the TCP 50 or the pad 49 of the AMA panel 48 is performed. Subsequently, as illustrated in FIG. 7B, the pad 51 of the TCP 50 and the pad 49 of the AMA panel 48 are aligned with each other to perform a main compression process to align and compress the pads of the TCP 50. The 51 and the pad 49 of the AMA panel 48 are energized with each other. At this time, the ACF 53 is compressed between the pad 51 of the TCP 50 and the AMA panel 48 so that the metal ball 53b included in the ACF 53 is connected to the pad 51 of the TCP 50. The pads 49 of the AMA panel 48 are electrically connected. In the main crimping process, the metal ball 53b is sandwiched between the pad 51 of the TCP 50 and the pad 49 of the AMA panel 48, and thus the pad 51 of the TCP 50. And pad 49 of AMA panel 48 are electrically connected through metal balls 53b. In this case, the metal ball 53b is sandwiched only between the pad 51 of the TCP 50 and the pad 49 of the AMA panel 48, and the rest of the ACF 53 is made of resin 53a. Flows only in a vertical direction from the pad 51 of the TCP 50 to the pad 49 of the AMA panel 48, and no electricity flows in the horizontal direction. Accordingly, electricity may be applied to the upper electrode 43 as the common electrode and the lower electrode 39 as the signal electrode through the pad 51 of the TCP 50 and the pad 49 of the AMA panel 48.

상기 박막형 광로 조절 장치에 있어서, 상부전극(43)에는 TCP(50)의 패드(51) 및 AMA 패널(48)의 패드(49)를 통하여 바이어스 전압이 인가된다. 동시에 상기 TCP(50)의 패드(51) 및 AMA 패널(48)의 패드(49)를 통하여 전달된 화상 신호는 상기 액티브 매트릭스(31)에 내장된 트랜지스터와 드레인(32) 및 비어 컨택(45)을 통하여 하부전극(39)에 인가된다. 따라서, 상부전극(43)과 하부전극(39) 사이에 전계가 발생하며, 이 전계에 의하여 상부전극(43)과 하부전극(39) 사이의 변형부(41)가 변형을 일으킨다. 변형부(41)는 전계에 대하여 수직한 방향으로 수축하며, 따라서 액츄에이터(47)는 소정의 각도를 가지고 멤브레인(37)이 형성되어 있는 방향의 반대 방향으로 휘어진다. 광속을 반사하는 거울의 기능도 수행하는 상부전극(43)은 액츄에이터(47)의 상부에 형성되어 있으므로 액츄에이터(47)와 함께 경사진다. 이에 따라서, 상부전극(43)은 광원으로부터 입사되는 광속을 소정의 각도로 반사하며, 반사된 광속은 슬릿을 통과하여 스크린에 화상을 맺게 된다.In the thin film type optical path adjusting device, a bias voltage is applied to the upper electrode 43 through the pad 51 of the TCP 50 and the pad 49 of the AMA panel 48. At the same time, the image signals transmitted through the pad 51 of the TCP 50 and the pad 49 of the AMA panel 48 are transferred to the transistors and drains 32 and via contacts 45 embedded in the active matrix 31. It is applied to the lower electrode 39 through. Therefore, an electric field is generated between the upper electrode 43 and the lower electrode 39, and the deformation part 41 between the upper electrode 43 and the lower electrode 39 causes deformation by this electric field. The deformable portion 41 contracts in a direction perpendicular to the electric field, so the actuator 47 is bent in a direction opposite to the direction in which the membrane 37 is formed at a predetermined angle. The upper electrode 43, which also functions as a mirror that reflects the light beam, is formed on the actuator 47 and is inclined together with the actuator 47. Accordingly, the upper electrode 43 reflects the light beam incident from the light source at a predetermined angle, and the reflected light flux passes through the slit to form an image on the screen.

그러나 상술한 박막형 광로 조절 장치에 있어서, AMA 패널의 패드와 TCP의 패드를 연결할 때, 액티브 매트릭스의 아래에서 상부 방향으로 조명을 비추면서 AMA 패널의 패드와 TCP의 패드를 연결하기 때문에 TCP와 액티브 매트릭스 사이의 틈새로 들어간 광에 의존하여 패드들을 연결함으로써 이러한 광이 불충분하여 AMA 패드와 TCP 패드를 식별하고 정확하게 정렬하기가 어려운 문제점이 있다.However, in the above-described thin film type optical path control device, when connecting the pad of the AMA panel and the TCP pad, the TCP and the active matrix are connected because the pad of the AMA panel and the pad of the TCP are illuminated while illuminating from below the active matrix to the upper direction. By connecting the pads depending on the light entered into the gap between them, such light is insufficient, making it difficult to identify and accurately align the AMA pad and the TCP pad.

또한, AMA 패드와 TCP 패드를 압착한 후에는, AMA 패드와 TCP 패드 사이의 틈이 없으므로 조명을 비추어 연결 공정의 양호, 또는 불량 상태를 구별하기가 어려운 문제점이 있다.In addition, after pressing the AMA pad and the TCP pad, there is no gap between the AMA pad and the TCP pad, there is a problem that it is difficult to distinguish between the good or bad state of the connection process by lighting.

따라서, 본 발명의 목적은 TCP의 패드와 AMA 패널 패드의 연결 시, 불투명 기판용 정렬 마크가 삽입된 TCP를 이용하여 정확하게 AMA 패널의 패드와 TCP의 패드를 연결함으로써, TCP의 패드와 AMA 패널의 패드 간의 연결 에러의 발생율을 줄여 소자의 성능을 향상시킬 수 있는 박막형 광로 조절 장치의 제조 방법을 제공함에 있다.Accordingly, an object of the present invention is to connect the pads of the AMA panel and the pads of the TCP by using the TCP inserted with the alignment mark for the opaque substrate, when the pads of the TCP and the AMA panel pad are connected. The present invention provides a method of manufacturing a thin film type optical path control device that can improve the performance of the device by reducing the occurrence rate of the connection error between the pads.

도 1은 종래의 박막형 광로 조절 장치의 엔진 시스템의 개략도이다.1 is a schematic diagram of an engine system of a conventional thin film type optical path adjusting device.

도 2는 본 출원인의 선행 출원에 기재된 박막형 광로 조절 장치의 평면도이다.2 is a plan view of a thin film type optical path adjusting device described in the applicant's prior application.

도 3은 도 2의 장치를 A­A′선으로 자른 단면도이다.3 is a cross-sectional view taken along line A′A ′ of the apparatus of FIG. 2.

도 4a 내지 도 4c는 도 3에 도시한 장치의 제조 공정도이다.4A to 4C are manufacturing process diagrams of the apparatus shown in FIG. 3.

도 5는 도 2에 도시한 장치를 M×N(M, N은 정수)으로 배열한 평면도이다.FIG. 5 is a plan view of the apparatus shown in FIG. 2 arranged in M × N (M and N are integers).

도 6은 도 5에 도시한 장치에 TCP 본딩을 한 평면도이다.FIG. 6 is a plan view of TCP bonding to the apparatus shown in FIG. 5.

도 7a 내지 도 7b는 도 6에 도시한 장치를 B-B′선으로 자른 단면도이다.7A to 7B are cross-sectional views taken along line B-B 'of the apparatus shown in FIG.

도 8은 본 발명에 따른 박막형 광로 조절 장치의 평면도이다.8 is a plan view of a thin film type optical path control apparatus according to the present invention.

도 9는 도 8에 도시한 장치를 C­C′선으로 자른 단면도이다.9 is a cross-sectional view taken along line C′C ′ of the apparatus shown in FIG. 8.

도 10a 내지 도 10c는 도 9에 도시한 장치의 제조 공정도이다.10A to 10C are manufacturing process diagrams of the apparatus shown in FIG. 9.

도 11은 도 8에 도시한 장치를 M×N으로 배열한 평면도이다.FIG. 11 is a plan view in which the apparatus shown in FIG. 8 is arranged in M × N. FIG.

도 12a 내지 도 12b는 TCP에 불투명 기판용 정렬 마크를 형성하기 위한 제조 공정도이다.12A to 12B are manufacturing process diagrams for forming alignment marks for opaque substrates in TCP.

도 13은 도 11에 도시한 장치에 정렬 마크를 형성한 평면도이다.FIG. 13 is a plan view in which an alignment mark is formed in the apparatus shown in FIG.

도 14는 도 12a 및 도 13에 도시한 장치들을 연결한 평면도이다.FIG. 14 is a plan view connecting the devices shown in FIGS. 12A and 13.

〈도면의 주요부분에 대한 부호의 설명〉<Explanation of symbols for main parts of drawing>

100:액티브 매트릭스 102:드레인100: active matrix 102: drain

104:보호층 106:식각 방지층104: protective layer 106: etching prevention layer

112:멤브레인 114:하부전극112: membrane 114: lower electrode

116:변형층 118:상부전극116: strained layer 118: upper electrode

120:스트라이프 122:비어 홀120: Stripe 122: Beer hall

124:비어 컨택 130:액츄에이터124 : Beer contact 130 : Actuator

140:AMA 패널의 패드 142:AMA 패널140: Pad of the AMA panel 142: AMA panel

150:TCP 151a, 151b:개구부150: TCP 151a, 151b: Opening part

152a, 152b, 153:정렬 마크 155:TCP 패드152a, 152b, 153: Alignment mark 155: TCP pad

상기 본 발명의 목적을 달성하기 위하여 본 발명은,In order to achieve the above object of the present invention,

M×N(M, N은 정수)개의 트랜지스터가 내장되고 가장자리에 패드가 형성된 액티브 매트릭스의 일측 상부에 드레인을 형성하는 단계;Forming a drain on one side of an active matrix having M × N (M, N is an integer) transistors and pads formed at edges thereof;

상기 액티브 매트릭스의 상부에, ⅰ) 상기 액티브 매트릭스의 상부에 일측이 접촉되며 타측이 에어 갭을 개재하여 상기 액티브 매트릭스와 평행하도록 적층된 멤브레인, ⅱ) 상기 멤브레인의 상부에 적층되어 화상 신호가 인가되는 하부전극, ⅲ) 상기 하부전극의 상부에 적층되어 전계에 따라 변형을 일으키는 변형층 및 ⅳ) 상기 변형층의 일측 상부에 적층되어 바이어스 전압이 인가되는 동시에 거울로 기능하는 상부전극을 각기 포함하는 M×N개의 액츄에이터를 형성하는 단계;On the top of the active matrix, i) a membrane stacked on one side in contact with the top of the active matrix and parallel to the active matrix on the other side via an air gap, and ii) on top of the membrane to apply an image signal. A lower electrode, iv) a strained layer stacked on top of the lower electrode to cause deformation in accordance with an electric field, and iii) a M stacked on top of one side of the strained layer and including an upper electrode that acts as a mirror while a bias voltage is applied thereto. Forming x N actuators;

상기 상부전극 및 상기 하부전극에 전압을 인가하기 위하여 상기 액티브 매트릭스의 패드를 형성하는 단계;Forming a pad of the active matrix to apply a voltage to the upper electrode and the lower electrode;

TCP 기판에 정렬 마크를 형성하는 단계;Forming an alignment mark on the TCP substrate;

TCP 기판 상에 패드를 형성하는 단계; 그리고Forming a pad on the TCP substrate; And

상기 액티브 매트릭스의 패드와 상기 정렬 마크가 형성된 TCP의 패드를 연결하는 단계를 포함하는 박막형 광로 조절 장치의 제조 방법을 제공한다.And providing a pad of the active matrix and a pad of the TCP on which the alignment mark is formed.

상술한 본 발명에 따른 박막형 광로 조절 장치에 있어서, 상부 전극에는 TCP의 패드 및 AMA 패널의 패드를 통하여 바이어스 전압이 인가된다. 동시에 상기 TCP의 패드 및 AMA 패널의 패드를 통하여 전달된 화상 신호는 상기 액티브 매트릭스에 내장된 트랜지스터와 드레인 및 비어 컨택을 통하여 하부전극에 인가된다. 따라서, 상부전극과 하부전극 사이에 전계가 발생하며, 이 전계에 의하여 상부전극과 하부전극 사이의 변형층이 변형을 일으킨다. 변형층은 전계에 대하여 수직한 방향으로 수축하며, 따라서 액츄에이터는 소정의 각도로 휘어진다. 광속을 반사하는 거울의 기능도 수행하는 상부전극은 액츄에이터의 상부에 형성되어 있으므로 액츄에이터와 함께 경사진다. 이에 따라서, 상부전극은 광원으로부터 입사되는 광속을 소정의 각도로 반사하며, 반사된 광속은 슬릿을 통과하여 스크린에 화상을 맺게 된다.In the above-described thin film type optical path control device according to the present invention, a bias voltage is applied to the upper electrode through a pad of TCP and a pad of an AMA panel. At the same time, the image signal transmitted through the pad of the TCP and the pad of the AMA panel is applied to the lower electrode through the transistor and the drain and via contact embedded in the active matrix. Accordingly, an electric field is generated between the upper electrode and the lower electrode, and the strained layer between the upper electrode and the lower electrode causes deformation by this electric field. The strained layer contracts in a direction perpendicular to the electric field, so that the actuator is bent at a predetermined angle. The upper electrode, which also functions as a mirror that reflects the light beam, is formed on the actuator and is inclined with the actuator. Accordingly, the upper electrode reflects the light beam incident from the light source at a predetermined angle, and the reflected light beam passes through the slit to form an image on the screen.

본 발명에 따른 박막형 광로 조절 장치의 제조 방법에 따르면, AMA 패널의 패드와 TCP의 패드를 연결할 때, 불투명 기판용 정렬 마크가 삽입된 TCP를 이용하여 AMA 패널의 패드와 TCP의 패드를 연결함으로써, TCP의 패드와 AMA 패널의 패드 간의 연결 에러의 발생율을 줄여 패드들 사이에 전기적 단락이 일어나거나 패드들 사이의 압착 불량에 의한 통전 불량으로 인하여 소자의 오동작이 발생하는 일이 없이 소자의 성능을 향상시킬 수 있다.According to the manufacturing method of the thin film type optical path control apparatus according to the present invention, when connecting the pad of the AMA panel and the pad of the TCP, by connecting the pad of the AMA panel and the pad of the TCP using TCP inserted with the alignment mark for the opaque substrate, Reduces the connection error rate between the pads of TCP and the pads of the AMA panel, and improves the device performance without causing an electrical short circuit between the pads or a malfunction of the device due to poor energization due to poor crimping between the pads. You can.

이하 첨부한 도면을 참조하여 본 발명의 일 실시예에 따른 박막형 광로 조절 장치의 제조 방법을 상세히 설명한다.Hereinafter, a method of manufacturing a thin film type optical path control apparatus according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 8은 본 발명의 일 실시예에 따른 박막형 광로 조절 장치의 평면도를 도시한 것이며, 도 9는 도 8에 도시한 장치를 C­C′선으로 자른 단면도를 도시한 것이며, 도 10a 내지 도 10c는 도 9에 도시한 장치의 제조 공정도를 도시한 것이며, 도 11은 도 8에 도시한 장치를 M×N(M, N은 정수)으로 배열한 평면도를 도시한 것이며, 도 12a 내지 도 12b는 TCP에 불투명 기판용 정렬 마크를 형성하기 위한 제조 공정도이며, 도 13은 도 11에 도시한 장치에 정렬 마크를 형성한 평면도이며, 도 14는 도 12a 및 도 13에 도시한 장치들을 연결한 평면도를 도시한 것이다.8 is a plan view showing a thin film type optical path control apparatus according to an embodiment of the present invention, FIG. 9 is a cross-sectional view taken along line CC ′ of the apparatus shown in FIG. 8, and FIGS. 10A to 10C are FIGS. 9 shows a manufacturing process diagram of the apparatus shown in FIG. 9, FIG. 11 shows a plan view of the apparatus shown in FIG. 8 arranged in M × N (M and N are integers), and FIGS. 12A to 12B show TCP. 13 is a manufacturing process diagram for forming an alignment mark for an opaque substrate, and FIG. 13 is a plan view in which an alignment mark is formed in the apparatus shown in FIG. 11, and FIG. 14 is a plan view connecting the apparatuses shown in FIGS. 12A and 13. will be.

도 8 및 도 9를 참조하면, 본 발명에 따른 박막형 광로 조절 장치는 액티브 매트릭스(100)와 액티브 매트릭스(100)의 상부에 형성된 액츄에이터(130)를 포함한다.8 and 9, the thin film type optical path adjusting apparatus according to the present invention includes an active matrix 100 and an actuator 130 formed on the active matrix 100.

상기 액티브 매트릭스(100)는 액티브 매트릭스(100)의 일측 표면에 형성된 드레인(102), 액티브 매트릭스(100) 및 드레인(102)의 상부에 적층된 보호층(104), 그리고 보호층(104)의 상부에 적층된 식각 방지층(106)을 포함한다.The active matrix 100 may include the drain 102 formed on one surface of the active matrix 100, the protective layer 104 stacked on the active matrix 100 and the drain 102, and the protective layer 104. The etch stop layer 106 is stacked on top.

상기 액츄에이터는(130) 상기 식각 방지층(106) 중 하부에 드레인(102)이 형성된 부분에 그 일측이 접촉되며 타측이 에어 갭(110)을 개재하여 상기 식각 방지층(106)과 평행하도록 적층된 멤브레인(112), 멤브레인(112)의 상부에 적층된 하부전극(114), 하부전극(114)의 상부에 적층된 변형층(active layer)(116), 변형층(116)의 일측 상부에 적층된 상부전극(118), 그리고 변형층(116)의 타측으로부터 변형층(116), 하부전극(114), 멤브레인(112), 식각 방지층(106) 및 보호층(104)을 통하여 상기 드레인(102)까지 수직하게 형성된 비어 컨택(124)을 포함한다.The actuator 130 has a membrane contacted to one side of the etch stop layer 106 formed with a drain 102 at the bottom thereof, and the other side of the actuator 130 to be parallel to the etch stop layer 106 via the air gap 110. (112), the lower electrode 114 stacked on top of the membrane 112, the active layer 116 stacked on top of the lower electrode 114, stacked on one side of the strained layer 116 The drain 102 through the upper electrode 118 and the other side of the strained layer 116 through the strained layer 116, the lower electrode 114, the membrane 112, the etch stop layer 106, and the protective layer 104. To form a via contact 124 formed vertically.

또한, 도 8을 참조하면, 상기 멤브레인(112)의 일측은 그 중앙부에 사각형 형상의 오목한 부분을 가지며, 이러한 사각형 형상의 오목한 부분이 양쪽 가장자리로 갈수록 계단형으로 넓어지는 형상을 가진다. 상기 멤브레인(112)의 타측은 인접한 액츄에이터의 멤브레인의 계단형으로 넓어지는 오목한 부분에 대응하도록 계단형으로 좁아지는 돌출부를 갖는다. 따라서, 상기 멤브레인(112)의 돌출부는 인접한 멤브레인의 오목한 부분에 끼워지고, 상기 멤브레인(112)의 오목한 부분에 인접한 멤브레인의 돌출부가 끼워져서 형성된다.In addition, referring to FIG. 8, one side of the membrane 112 has a rectangular concave portion at the center thereof, and the rectangular concave portion has a shape that is stepped wider toward both edges. The other side of the membrane 112 has a protrusion that narrows stepwise to correspond to the stepped concave portion of the membrane of the adjacent actuator. Therefore, the protrusion of the membrane 112 is formed by fitting into the concave portion of the adjacent membrane, and the protrusion of the membrane adjacent to the concave portion of the membrane 112 is formed.

이하 상기 박막형 광로 조절 장치의 제조 방법을 도면을 참조하여 상세하게 설명한다.Hereinafter, a method of manufacturing the thin film type optical path control device will be described in detail with reference to the accompanying drawings.

도 10a를 참조하면, 집적도를 높일 수 있는 특징을 가지며 반도체 기억 소자로서 대규모 집적 회로에 널리 쓰이는 MOS 트랜지스터가 M×N(M, N은 정수)개로 내장되어 있고, 일측 표면에 드레인(102)이 형성된 액티브 매트릭스(100)를 제공한다. 바람직하게는, 상기 액티브 매트릭스(100)는 실리콘(Si)과 같은 반도체로 이루어진다. 다음에는, 상기 액티브 매트릭스(100)의 상부에 보호층(104)을 화학 기상 증착(CVD) 방법을 이용하여 약 0.1∼1.0㎛ 정도의 두께를 갖도록 적층한다. 바람직하게는, 상기 보호층(104)은 인 실리케이트 유리(PSG)로 이루어지며, 후속 공정에서 형성되는 희생층(108)의 표면을 평탄화시킬 때 상기 액티브 매트릭스(100)가 손상되는 것을 방지한다.Referring to FIG. 10A, MOS transistors having a feature of increasing the degree of integration and widely used in large-scale integrated circuits as semiconductor memory devices are embedded with M × N (M and N are integers), and a drain 102 is formed on one surface thereof. The formed active matrix 100 is provided. Preferably, the active matrix 100 is made of a semiconductor such as silicon (Si). Next, the protective layer 104 is deposited on the active matrix 100 to have a thickness of about 0.01 to 1.0 탆 using a chemical vapor deposition (CVD) method. Preferably, the protective layer 104 is made of in-silicate glass (PSG) and prevents the active matrix 100 from being damaged when the surface of the sacrificial layer 108 formed in a subsequent process is planarized.

다음에는, 상기 보호층(104)의 상부에 질화규소(Si3N4)로 이루어진 식각 방지층(106)을 1000∼2000Å 정도의 두께로 증착시킨다. 상기 식각 방지층(106)은 박막을 증착시키는 저압 화학 기상 증착(LPCVD) 공정을 이용하여 증착시킨다. 즉, 저압의 반응 용기 내에서 열 에너지에 의한 화학 반응을 이용하여 보호층(104) 위에 질화물을 증착시킴으로써 식각 방지층(106)을 형성한다. 상기 식각 방지층(106)은 희생층(108)을 식각할 때 상기 액티브 매트릭스(100) 및 보호층(104)이 식각되어 손상되는 것을 방지하는 역할을 한다.Next, an etch stop layer 106 made of silicon nitride (Si 3 N 4 ) is deposited on the protective layer 104 to a thickness of about 1000 to 2000 GPa. The etch stop layer 106 is deposited using a low pressure chemical vapor deposition (LPCVD) process in which a thin film is deposited. That is, the etch stop layer 106 is formed by depositing nitride on the protective layer 104 using a chemical reaction by thermal energy in a low pressure reaction vessel. The etch stop layer 106 serves to prevent the active matrix 100 and the protective layer 104 from being etched and damaged when the sacrificial layer 108 is etched.

이어서, 상기 식각 방지층(106) 상에 희생층(108)을 증착시킨다. 상기 희생층(108)은 AMA 모듈을 형성하기 위한 적층을 용이하게 하는 기능을 수행하며, 상기 AMA 모듈의 적층이 완료된 후에는 플루오르화 수소(HF) 증기에 의해서 제거된다. 상기 희생층(108)은 고 농도의 인 실리케이트 유리(PSG)를 대기압 화학 기상 증착(APCVD) 공정을 이용하여 0.5∼2.0㎛ 정도의 두께로 형성된다. 즉, 대기압 하의 반응 용기 내에서 열 에너지에 의한 화학 반응을 이용하여 희생층(108)을 증착시킨다. 한편, 상기 희생층(108)은 트랜지스터들이 내장된 액티브 매트릭스(100)의 표면을 덮고 있으므로, 그 표면의 평탄도가 매우 불량하다. 따라서, 알코올-기지 솔벤트에 혼합된 실록산, 또는 실리케이트로 이루어진 스핀 온 글래스(Spin On Glass:SOG)를 이용하거나 CMP(Chemical Mechanical Polishing) 공정을 이용하여 희생층(108)의 표면을 평탄화시킨다.Subsequently, a sacrificial layer 108 is deposited on the etch stop layer 106. The sacrificial layer 108 serves to facilitate lamination to form the AMA module, and is removed by hydrogen fluoride (HF) vapor after the lamination of the AMA module is completed. The sacrificial layer 108 is formed of a high concentration of the silicate glass (PSG) to a thickness of about 0.5 to 2.0㎛ using an atmospheric pressure chemical vapor deposition (APCVD) process. That is, the sacrificial layer 108 is deposited using a chemical reaction by thermal energy in a reaction vessel under atmospheric pressure. On the other hand, since the sacrificial layer 108 covers the surface of the active matrix 100 in which the transistors are embedded, the flatness of the surface is very poor. Accordingly, the surface of the sacrificial layer 108 is planarized by using spin on glass (SOG) made of siloxane or silicate mixed with an alcohol-based solvent, or by using a chemical mechanical polishing (CMP) process.

다음으로는, 건식 공정 또는 습식 공정을 이용하여 상기 희생층(108)을 패터닝함으로서 액츄에이터(130)의 지지부가 형성될 위치를 만든다. 즉, 예를 들어 플루오르화 수소(HF)와 같은 식각 용액을 이용하여 희생층(108)을 식각하거나, 또는 플라즈마(plasma)나 이온 빔(ion beam)을 이용하여 희생층(108)을 식각하여 액츄에이터(130)의 지지부 형성 위치를 만든다.Next, by patterning the sacrificial layer 108 using a dry process or a wet process, the position of the support of the actuator 130 is formed. That is, the sacrificial layer 108 may be etched using an etching solution such as, for example, hydrogen fluoride (HF), or the sacrificial layer 108 may be etched using plasma or an ion beam. The support forming position of the actuator 130 is made.

도 10b를 참조하면, 액츄에이터(130)의 지지부 형성 위치를 만든 후, 질화물로 이루어진 멤브레인(112)을 0.1∼1.0㎛ 정도의 두께로 형성한다. 상기 멤브레인(112)은 질화물로 이루어진 식각 방지층(106)의 형성 방법과 유사하게 저압 화학 기상 증착(LPCVD) 공정을 이용하여 증착시킨다. 이때, 저압의 반응 용기 내에서 반응성 가스의 비(ratio)를 시간별로 변화시키면서 멤브레인(112)을 형성함으로써 멤브레인(112) 내부의 스트레스(stress)를 조절한다.Referring to FIG. 10B, after the support portion formation position of the actuator 130 is made, a membrane 112 made of nitride is formed to a thickness of about 0.01 to 1.0 μm. The membrane 112 is deposited using a low pressure chemical vapor deposition (LPCVD) process similar to the method of forming the etch stop layer 106 made of nitride. At this time, the stress inside the membrane 112 is controlled by forming the membrane 112 while changing the ratio of the reactive gas with time in a low pressure reaction vessel.

다음에는, 고온 스퍼터링 공정을 이용하여 백금(Pt), 또는 백금(Pt)-탄탈륨(Ta)을 상기 멤브레인(112) 상부에 0.1∼1.0㎛ 정도의 두께로 증착시켜서, 신호 전극인 하부전극(114)을 형성한다.Next, platinum (Pt) or platinum (Pt) -tantalum (Ta) is deposited on the membrane 112 to a thickness of about 0.01 to 1.0 μm by using a high temperature sputtering process, and is a signal electrode. The lower electrode 114 is formed.

상기 하부전극(114)을 형성한 후에는, 하부전극(114)을 각각의 화소 별로 분리하기 위하여 Iso-Cutting을 한다. 이어서, 졸-겔(Sol-Gel)법을 이용하여 하부전극(114)의 상부에 압전 세라믹, 또는 전왜 세라믹을 적층하여 압전층인 변형층(116)을 형성한다. 예를들면, 압전 세라믹인 BaTiO3, Pb(Zr,Ti)O3,또는 (Pb,La)(Zr,Ti)O3를 증착시키거나, 전왜 세라믹인 Pb(Mg,Nb)O3를 증착시킨다. 바람직하게는, PZT(Pb(Zr,Ti)O3)를 0.1∼1.0㎛ 정도의 두께로 적층하여 변형층(116)을 형성한다. 다음에는, 상기 변형층(116)을 급속 열처리(RTA) 공정을 이용하여 열처리하여 상변이 시킨다. 이어서, 변형층(116)의 타측 상부에 전기 전도성 및 반사성이 좋은 알루미늄(Al)이나 백금(Pt)을 스퍼터링한다. 그 결과, 0.1∼1.0㎛ 정도의 두께를 갖는 공통 전극인 상부전극(118)이 형성된다.After the lower electrode 114 is formed, Iso-cutting is performed to separate the lower electrode 114 for each pixel. Subsequently, a piezoelectric ceramic or an anti-distortion ceramic is laminated on the lower electrode 114 using a sol-gel method to form a strained layer 116 as a piezoelectric layer. For example, depositing piezoelectric ceramics, BaTiO 3 , Pb (Zr, Ti) O 3, or (Pb, La) (Zr, Ti) O 3 , or depositing ceramic Pb (Mg, Nb) O 3 . Let's do it. Preferably, PZT (Pb (Zr, Ti) O 3 ) is laminated to a thickness of about 0.01 to 1.0 탆 to form a strained layer 116. Next, the strained layer 116 is heat-treated using a rapid heat treatment (RTA) process to cause phase change. Subsequently, aluminum (Al) or platinum (Pt) having good electrical conductivity and reflectivity are sputtered on the other side of the strained layer 116. As a result, an upper electrode 118 that is a common electrode having a thickness of about 0.01 to 1.0 mu m is formed.

도 10c를 참조하면, 상부전극(118), 변형층(116), 하부전극(114)을 화소 형상으로 순차적으로 패터닝한다. 즉, 상부전극(118) 위에 식각될 재료에 대해서 내성을 갖는 포토 레지스트(photo resist) 보호층(도시되지 않음)을 형성한 후, 상기 상부전극(118)을 패터닝한다. 이 때, 상부전극(118)의 중앙부에는 입사되는 광속의 난반사를 방지하는 스프라이프(120)가 형성되도록 상부전극(118)을 패터닝한다. 이어서, 상기 상부전극(118)과 변형층(116) 상부에 포토 레지스트 보호층(도시되지 않음)을 형성한 후, 상기 변형층(116)을 식각한다. 이와 같은 방식으로 하부전극(114) 역시 소정의 화소 형상으로 순차적으로 패터닝한다.Referring to FIG. 10C, the upper electrode 118, the deformation layer 116, and the lower electrode 114 are sequentially patterned in a pixel shape. That is, after forming a photo resist protective layer (not shown) resistant to the material to be etched on the upper electrode 118, the upper electrode 118 is patterned. At this time, the upper electrode 118 is patterned to form a splice 120 to prevent diffuse reflection of the incident light beam at the central portion of the upper electrode 118. Subsequently, after forming a photoresist protective layer (not shown) on the upper electrode 118 and the strained layer 116, the strained layer 116 is etched. In this manner, the lower electrode 114 is also sequentially patterned into a predetermined pixel shape.

전술한 바와같이 패터닝이 완료된 후에는, 포토리쏘그래피 공정을 이용하여 상기 변형층(116)의 일측으로부터 상기 변형층(116), 하부전극(114), 멤브레인(112), 식각 방지층(106) 및 보호층(104)을 순차적으로 식각함으로서 비어 홀(122)을 형성한다. 식각이 종료되어 비어 홀(122)이 형성되면, 스퍼터링 공정을 이용하여 상기 비어 홀(122) 내부에 도전성 재료를 충전시킨다. 즉, 도전성이 좋은 텅스텐(W)이나 티타늄(Ti)을 금속 스퍼터링 공정을 이용하여 비어 홀(122) 내부를 충전시킨다. 이와 같이, 도전성 재료를 비어 홀(122) 내에 충전시킴으로서 상기 드레인(102)과 하부전극(114)이 전기적으로 연결되는 비어 컨택(124)이 형성된다.As described above, after the patterning is completed, the strained layer 116, the lower electrode 114, the membrane 112, the etch stop layer 106, and the like from one side of the strained layer 116 using a photolithography process. The via hole 122 is formed by sequentially etching the protective layer 104. When the etching is completed and the via hole 122 is formed, a conductive material is filled in the via hole 122 using a sputtering process. That is, tungsten (W) or titanium (Ti) having good conductivity is filled in the via hole 122 using a metal sputtering process. As such, the via contact 122 is formed by filling the via hole 122 with the conductive material to electrically connect the drain 102 and the lower electrode 114.

상기와 같이 비어 컨택(124)을 형성한 후에는, 장치를 보호하기 위해 포토레지스트 보호층(도시되지 않음)을 도포한 후, 멤브레인(112)를 소정의 화소 형상으로 패터닝하고, 이어서 희생층(108)을 플루오르화 수소(HF) 증기를 이용하여 제거한다. 상기 포토 레지스트 보호층을 제거한 후, 남아 있는 식각 용액을 제거하기 위하여 헹굼(rinsing) 및 건조(drying) 처리를 수행한다. 이와 같이 희생층(108)이 제거되면 에어 갭(110)이 형성된다.After forming the via contact 124 as above, after applying a photoresist protective layer (not shown) to protect the device, the membrane 112 is patterned into a predetermined pixel shape, and then the sacrificial layer ( 108 is removed using hydrogen fluoride (HF) vapor. After removing the photoresist protective layer, rinsing and drying are performed to remove the remaining etching solution. As such, when the sacrificial layer 108 is removed, the air gap 110 is formed.

도 11을 참조하면, 상술한 바와 같이 M×N개의 박막형 AMA 소자를 완성한 후, 크롬(Cr), 구리(Cu), 또는 금(Au) 등의 금속을 증착(evaporation), 또는 스퍼터링 방법을 이용하여 액티브 매트릭스(100)의 하단에 증착시켜 저항 컨택(ohmic contact)(도시하지 않음)을 형성한다. 그리고, 후속하는 공통 전극인 상부전극(118)에 바이어스 전압을 인가하고 신호 전극인 하부전극(114)에 화상 신호를 인가하기 위한 TCP(Tape Carrier Package)(150) 본딩(bonding)을 대비하여 통상의 포토리쏘그래피 방법을 이용하여 액티브 매트릭스(100)를 자른다. 이 경우, 후속되는 공정을 대비하여 액티브 매트릭스(100)를 소정의 두께까지만 잘라낸다. 이어서, TCP(150) 본딩에 대비하여 충분한 높이를 가지도록 AMA 패널(142)의 패드(140) 상부에 포토 레지스트층(도시되지 않음)을 형성한 후, 상기 포토 레지스트층 중 아래에 패드(140)가 형성되어 있는 부분을 패터닝하여 AMA 패널(142)의 패드(140)를 노출시킨다. 이 후에, 상기 포토 레지스트층을 제거한다.Referring to FIG. 11, after completing the M × N thin film type AMA devices as described above, a metal such as chromium (Cr), copper (Cu), or gold (Au) is evaporated or sputtered. Thereby depositing at the bottom of the active matrix 100 to form an ohmic contact (not shown). In addition, a bias voltage is applied to a subsequent upper electrode 118, which is a common electrode, and in contrast to bonding of a tape carrier package (TCP) 150 for applying an image signal to a lower electrode 114, which is a signal electrode. The active matrix 100 is cut using the photolithography method. In this case, the active matrix 100 is cut only to a predetermined thickness in preparation for the subsequent process. Subsequently, a photoresist layer (not shown) is formed on the pad 140 of the AMA panel 142 so as to have a sufficient height in preparation for the TCP 150 bonding, and then a pad 140 is disposed below the photoresist layer. ) Is formed to expose the pad 140 of the AMA panel 142. After that, the photoresist layer is removed.

도 12a 및 도 12b를 참조하면, AMA 패널(142)의 패드(140)와 TCP(150)의 패드(155)를 정확하게 연결하기 위하여 폴리이미드(PolyImide)로 구성된 TCP(150) 기판의 양측에에 원형, 사각형, 또는 마름모의 형상을 갖는 2개 이상의 개구부(151a)(151b)를 형성한다. 다음에, 이러한 개구부(151a)(151b)의 내부에 십자형, 엑스(X)자형, 우물정(井)자형, 또는 별표(*)형의 형상을 갖는 2개 이상의 불투명 기판용정렬 마크(152a)(152b)를 삽입한다. 바람직하게는, 상기 개구부(151a)(151b)는 원형의 형상을 가지며, 상기 정렬 마크(152a)(152b)는 십자형의 형상을 가진다. 상기 개구부(151a)(151b) 및 정렬 마크(152a)(152b)는 TCP(150)의 양측에 적어도 2개 이상 형성하여 AMA의 패드(140)과 접착시 위치 정렬이 용이하도록 한다. 상기 정렬 마크(152a)(152b)의 삽입 공정은 TCP(150) 기판 상에 패드(155)를 형성할 때, 함께 수행할 수 있으므로 별도의 제조 공정이 필요하지 않다.12A and 12B, on both sides of a TCP 150 substrate made of polyimide to accurately connect the pad 140 of the AMA panel 142 and the pad 155 of the TCP 150. Two or more openings 151a and 151b having a circular, rectangular or rhombus shape are formed. Next, the alignment marks 152a for two or more opaque substrates having cross-shaped, X-shaped, well-shaped, or asterisk shapes inside the openings 151a and 151b. Insert (152b). Preferably, the openings 151a and 151b have a circular shape, and the alignment marks 152a and 152b have a cross shape. At least two openings 151a, 151b and alignment marks 152a, 152b are formed on both sides of the TCP 150 to facilitate alignment of the pads with the pad 140 of the AMA. The insertion process of the alignment marks 152a and 152b may be performed together when the pad 155 is formed on the TCP 150 substrate, and thus no separate manufacturing process is required.

도 13을 참조하면, AMA 소자들이 형성되어 있는 액티브 매트릭스(100) 중 각각의 AMA 패널(142)의 패드(140)의 양측에 적어도 2개의 불투명 기판용 정렬 마크(153)를 형성한다. 액티브 매트릭스(100) 상의 AMA 패널(142)의 패드(140)는 6개의 부분으로 나누어져 있으므로 액티브 매트릭스(100)의 가장 자리의 상부에는 적어도 12개의 정렬 마크가 형성된다.Referring to FIG. 13, at least two alignment marks for opaque substrates 153 are formed on both sides of the pad 140 of each AMA panel 142 among the active matrix 100 in which the AMA elements are formed. Since the pad 140 of the AMA panel 142 on the active matrix 100 is divided into six parts, at least 12 alignment marks are formed on an upper edge of the active matrix 100.

도 14를 참조하면, 상술한 바와 같이 박막형 AMA 소자가 형성된 액티브 매트릭스(100)를 소정의 형상으로 완전히 잘라낸다. 이어서, 각기 2개 이상의 정렬 마크(152a)(152b)가 형성된 6개의 TCP(150) 기판을 이에 대응하여 12개 이상의 정렬 마크(153)가 형성된 액티브 매트릭스(100)와 각각의 정렬 마크들을 일치시킨 후, AMA 패널(142)의 패드(140)와 TCP(150)의 패드(155)를 ACF(Anisotropic Conductive Film)(도시하지 않음)로 연결하여 박막형 AMA 모듈(module)의 제조를 완성한다. 이 경우, 각각의 TCP(150) 기판의 정렬 마크들은 각기 개구부 내에 형성되어 있으므로 그 상부에서 조명을 비추어 쉽게 연결할 수 있다.Referring to FIG. 14, as described above, the active matrix 100 having the thin film type AMA element is completely cut into a predetermined shape. Subsequently, six TCP 150 substrates on which two or more alignment marks 152a and 152b are formed are respectively matched with the active matrix 100 on which twelve or more alignment marks 153 are formed. Thereafter, the pad 140 of the AMA panel 142 and the pad 155 of the TCP 150 are connected to an anisotropic conductive film (ACF) (not shown) to complete manufacture of the thin film type AMA module. In this case, the alignment marks of the respective TCP 150 substrates are formed in the openings so that they can be easily connected by illuminating the light at the top thereof.

상술한 본 발명에 따른 박막형 광로 조절 장치에 있어서, 상부전극(118)에는 TCP(150)의 패드(155) 및 AMA 패널(142)의 패드(140)를 통하여 바이어스 전압이 인가된다. 동시에 상기 TCP(150)의 패드(155) 및 AMA 패널(142)의 패드(140)를 통하여 전달된 화상 신호는 상기 액티브 매트릭스(100)에 내장된 트랜지스터와 드레인(102) 및 비어 컨택(124)을 통하여 하부전극(114)에 인가된다. 따라서, 상부전극(118)과 하부전극(114) 사이에 전계가 발생하며, 이 전계에 의하여 상부전극(118)과 하부전극(114) 사이의 변형층(116)이 변형을 일으킨다. 변형층(116)은 전계에 대하여 수직한 방향으로 수축하며, 따라서 액츄에이터(130)는 소정의 각도로 휘어진다. 광속을 반사하는 거울의 기능을 수행하는 상부전극(118)은 액츄에이터(130)의 상부에 형성되어 있으므로 액츄에이터(130)와 함께 경사진다. 이에 따라서, 상부전극(118)은 광원으로부터 입사되는 광속을 소정의 각도로 반사하며, 반사된 광속은 슬릿을 통과하여 스크린에 화상을 맺게 된다.In the above-described thin film type optical path control device according to the present invention, a bias voltage is applied to the upper electrode 118 through the pad 155 of the TCP 150 and the pad 140 of the AMA panel 142. At the same time, the image signal transmitted through the pad 155 of the TCP 150 and the pad 140 of the AMA panel 142 is a transistor, drain 102 and via contact 124 embedded in the active matrix 100. It is applied to the lower electrode 114 through. Therefore, an electric field is generated between the upper electrode 118 and the lower electrode 114, and the strained layer 116 between the upper electrode 118 and the lower electrode 114 causes deformation by this electric field. The strained layer 116 contracts in a direction perpendicular to the electric field, and thus the actuator 130 is bent at a predetermined angle. The upper electrode 118 that performs the function of a mirror reflecting the light beam is inclined together with the actuator 130 because it is formed on the actuator 130. Accordingly, the upper electrode 118 reflects the light beam incident from the light source at a predetermined angle, and the reflected light flux passes through the slit to form an image on the screen.

본 발명에 따른 박막형 광로 조절 장치에 있어서, AMA 패널의 패드와 TCP의 패드를 연결할 때, 적어도 2개의 불투명 기판용 정렬 마크가 삽입된 TCP와 이에 대응하는 정렬 마크가 형성된 액티브 매트릭스를 상기 정렬 마크들을 통하여 서로 일치시킨 후 AMA 패널의 패드와 TCP의 패드를 연결함으로써, TCP의 패드와 AMA 패널의 패드 사이의 연결 에러의 발생율을 줄여 상기 패드들 사이에서 전기적 단락이 일어나거나 패드들 사이의 압착 불량에 의한 통전 불량으로 인하여 소자의 오동작이 발생하는 일이 없이 소자의 성능을 향상시킬 수 있다.In the thin film type optical path adjusting apparatus according to the present invention, when connecting the pad of the AMA panel and the pad of TCP, the alignment marks are formed by forming an active matrix in which TCP and at least two corresponding alignment marks for opaque substrates are inserted. By connecting the pads of the AMA panel and the pads of the TCP after matching with each other, it is possible to reduce the incidence of connection error between the pads of the TCP and the pads of the AMA panel. It is possible to improve the performance of the device without causing malfunction of the device due to poor current supply.

이상, 본 발명을 바람직한 실시예에 의하여 상세하게 설명 및 도시하였지만, 본 발명은 이에 의하여 제한되는 것이 아니라 당 분야에서 통상의 지식을 가진 자가 통상적인 범위 내에서 이를 변형하는 것이나 개량하는 것이 가능하다.As mentioned above, although the present invention has been described and illustrated in detail by the preferred embodiments, the present invention is not limited thereto, and it is possible for the person skilled in the art to modify or improve the present invention within the ordinary range.

Claims (10)

M×N(M, N은 정수)개의 트랜지스터가 내장되고 가장자리에 패드가 형성된 액티브 매트릭스의 일측 상부에 드레인을 형성하는 단계;Forming a drain on one side of an active matrix having M × N (M, N is an integer) transistors and pads formed at edges thereof; 상기 액티브 매트릭스의 상부에, ⅰ) 상기 액티브 매트릭스의 상부에 일측이 접촉되며 타측이 에어 갭을 개재하여 상기 액티브 매트릭스와 평행하도록 적층된 멤브레인, ⅱ) 상기 멤브레인의 상부에 적층되어 화상 신호가 인가되는 하부전극, ⅲ) 상기 하부전극의 상부에 적층되어 전계에 따라 변형을 일으키는 변형층 및 ⅳ) 상기 변형층의 일측 상부에 적층되어 바이어스 전압이 인가되는 동시에 거울로 기능하는 상부전극을 각기 포함하는 M×N개의 액츄에이터를 형성하는 단계;On the top of the active matrix, i) a membrane stacked on one side in contact with the top of the active matrix and parallel to the active matrix on the other side via an air gap, and ii) on top of the membrane to apply an image signal. A lower electrode, iv) a strained layer stacked on top of the lower electrode to cause deformation in accordance with an electric field, and iii) a M stacked on top of one side of the strained layer and including an upper electrode that acts as a mirror while a bias voltage is applied thereto. Forming x N actuators; 상기 상부전극 및 상기 하부전극에 전압을 인가하기 위하여 상기 액티브 매트릭스의 패드를 형성하는 단계;Forming a pad of the active matrix to apply a voltage to the upper electrode and the lower electrode; TCP 기판에 정렬 마크를 형성하는 단계;Forming an alignment mark on the TCP substrate; 상기 TCP 기판 상에 패드를 형성하는 단계; 그리고Forming a pad on the TCP substrate; And 상기 액티브 매트릭스의 패드와 상기 정렬 마크가 형성된 상기 TCP의 패드를 연결하는 단계를 포함하는 박막형 광로 조절 장치의 제조 방법.Connecting the pad of the active matrix and the pad of the TCP on which the alignment mark is formed. 제1항에 있어서, 상기 액츄에이터를 형성하는 단계는 ⅰ) 상기 상부전극의 중앙부에 광효율을 향상시키기 위하여 상기 상부전극을 패터닝하여 스트라이프를 형성하는 단계, ⅱ) 상기 상부전극, 변형부, 하부전극을 상부로부터 순차적으로 패터닝하여 소정 형상의 픽셀을 형성하는 단계, ⅲ) 상기 변형부의 타측으로부터 상기 변형부, 상기 하부전극, 상기 멤브레인을 식각하여 상기 변형부로부터 상기 드레인까지 수직하게 비어 홀을 형성하는 단계, 그리고 ⅳ) 상기 비어 홀내에 상기 드레인과 상기 하부전극을 전기적으로 연결하는 비어 컨택을 형성하는 단계를 더 포함하는 것을 특징으로 하는 박막형 광로 조절 장치의 제조 방법.The method of claim 1, wherein the forming of the actuator comprises: i) forming a stripe by patterning the upper electrode to improve light efficiency at the center of the upper electrode, ii) forming the upper electrode, the deforming part, and the lower electrode. Patterning sequentially from an upper part to form a pixel having a predetermined shape; i) etching the deformation part, the lower electrode, and the membrane from the other side of the deformation part to form a via hole vertically from the deformation part to the drain; And iii) forming a via contact in the via hole to electrically connect the drain and the lower electrode. 제1항에 있어서, 상기 상부전극 및 상기 하부전극에 전압을 인가하기 위하여 상기 액티브 매트릭스의 패드를 노출시키는 단계는 ⅰ) 상기 액티브 매트릭스의 패드상부에 포토 레지스트층을 형성하는 단계 및 ⅱ) 상기 포토 레지스트층 중 아래에 상기 액티브 매트릭스의 패드가 형성되어 있는 부분을 패터닝하여 상기 액티브 매트릭스의 패드를 노출시키킨 후, 상기 포토 레지스트층을 식각하는 단계를 더 포함하는 것을 특징으로 하는 박막형 광로 조절 장치의 제조 방법.The method of claim 1, wherein exposing the pads of the active matrix to apply voltage to the upper electrode and the lower electrode comprises: i) forming a photoresist layer on the pads of the active matrix; And patterning a portion of the resist layer on which the pad of the active matrix is formed to expose the pad of the active matrix, and then etching the photoresist layer. Manufacturing method. 제1항에 있어서, 상기 TCP 기판에 정렬 마크를 형성하는 단계는 상기 TCP 기판에 적어도 2개의 개구부를 형성하는 단계 후에 수행되는 것을 특징으로 하는 박막형 광로 조절 장치의 제조 방법.The method of claim 1, wherein forming the alignment mark on the TCP substrate is performed after forming at least two openings in the TCP substrate. 제4항에 있어서, 상기 적어도 2개의 개구부를 형성하는 단계는 원형, 사각형, 또는 마름모형상으로 상기 TCP 기판에 구멍을 뚫는 단계인 것을 특징으로 하는 박막형 광로 조절 장치의 제조 방법.5. The method of claim 4, wherein the forming of the at least two openings comprises drilling a hole in the TCP substrate in a circular, square, or rhombus shape. 6. 제4항에 있어서, 상기 TCP 기판에 정렬 마크를 형성하는 단계는, 상기 적어도 2개의 개구부 내에 적어도 2개의 십자형, 엑스(X)자형, 우물정(井)자형, 또는 별표(*)형의 마크를 형성하는 단계인 것을 특징으로 하는 박막형 광로 조절 장치의 제조 방법.The method of claim 4, wherein the forming of the alignment mark on the TCP substrate comprises: forming at least two cross, X, X, or asterisk marks in the at least two openings. Method of manufacturing a thin film type optical path control device, characterized in that the step of forming a. 제6항에 있어서, 상기 액티브 매트릭스의 패드를 형성하는 단계는 상기 액티브 매트릭스의 가장 자리에 적어도 12개의 정렬 마크를 형성하는 단계를 더 포함하는 것을 특징으로 하는 박막형 광로 조절 장치의 제조 방법.The method of claim 6, wherein the forming of the pad of the active matrix further comprises forming at least 12 alignment marks at the edge of the active matrix. 제7항에 있어서, 상기 액티브 매트릭스의 가장 자리에 적어도 12개의 정렬 마크를 형성하는 단계는, 상기 TCP 기판에 형성된 정렬 마크와 동일 한 형상을 갖는 십자형, 엑스(X)자형, 우물정(井)자형, 또는 별표(*)형의 마크를 형성하는 단계인 것을 특징으로 하는 박막형 광로 조절 장치의 제조 방법.The method of claim 7, wherein forming at least 12 alignment marks at an edge of the active matrix comprises: a cross, an X, and a well having the same shape as the alignment mark formed on the TCP substrate. A method of manufacturing a thin film type optical path control device, characterized in that it is a step of forming a mark of a shape or an asterisk (*). 제7항에 있어서, 상기 액티브 매트릭스의 패드와 상기 정렬 마크가 형성된 TCP의 패드를 연결하는 단계는 상기 TCP의 정렬 마크와 상기 액티브 매트릭스의 정렬 마크를 일치시킨 후, ACF를 사용하여 압착하여 수행되는 것을 특징으로 하는 박막형 광로 조절 장치의 제조 방법.The method of claim 7, wherein the connecting of the pad of the active matrix and the pad of the TCP on which the alignment mark is formed is performed by matching the alignment mark of the TCP with the alignment mark of the active matrix, and then pressing the AC mark using an ACF. The manufacturing method of the thin film type optical path control apparatus characterized by the above-mentioned. 제1항에 있어서, 상기 TCP 기판에 정렬 마크를 형성하는 단계 및 TCP 기판 상에 패드를 형성하는 단계는 동시에 수행되는 것을 특징으로 하는 박막형 광로 조절 장치의 제조 방법.The method of claim 1, wherein the forming of the alignment mark on the TCP substrate and the forming of the pad on the TCP substrate are performed simultaneously.
KR1019960064448A 1996-12-11 1996-12-11 Thin film lightpath modulation device and its fabrication method KR100209959B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960064448A KR100209959B1 (en) 1996-12-11 1996-12-11 Thin film lightpath modulation device and its fabrication method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960064448A KR100209959B1 (en) 1996-12-11 1996-12-11 Thin film lightpath modulation device and its fabrication method

Publications (2)

Publication Number Publication Date
KR19980046155A KR19980046155A (en) 1998-09-15
KR100209959B1 true KR100209959B1 (en) 1999-07-15

Family

ID=19487297

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960064448A KR100209959B1 (en) 1996-12-11 1996-12-11 Thin film lightpath modulation device and its fabrication method

Country Status (1)

Country Link
KR (1) KR100209959B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000042744A (en) * 1998-12-26 2000-07-15 전주범 Method and apparatus for thermo-compression between tape carrier package and thin film micro-mirror array

Also Published As

Publication number Publication date
KR19980046155A (en) 1998-09-15

Similar Documents

Publication Publication Date Title
KR100209959B1 (en) Thin film lightpath modulation device and its fabrication method
KR100233995B1 (en) Thin film actuated mirror array and its fabrication method
KR100209949B1 (en) Thin film lightpath modulation device and its connecting method for pad
KR100225586B1 (en) Thin film type actuated mirror array module and the method for manufacturing the same
JP3887424B2 (en) Thin film type optical path adjusting device and manufacturing method thereof
KR100209950B1 (en) A method for bonding back bias electrodes of actuated mirror arrays
KR100233371B1 (en) Fabrication method of thin film actuated mirror array
KR100251308B1 (en) Thin film type device for controlling light path and its fabrication method
KR100248986B1 (en) Method of manufacturing tma
KR100237341B1 (en) Thin film actuated mirror array and its manufacturing method
KR100244513B1 (en) Thin film actuated mirror array and its fabrication method
KR100230006B1 (en) Actuated mirror array and its fabrication method
KR100248985B1 (en) Tma and manufacturing method
KR100251101B1 (en) Thin film actuated mirror array and manufacturing method of the same
KR100256880B1 (en) Thin flim actuated mirror array and method for manufacturing the same
KR100247592B1 (en) Tma manufacturing method
KR19980077658A (en) Manufacturing method of thin film type optical path control device which can block photo current
KR100261772B1 (en) Tma having an improved via contact and method for manufacturing the same
KR100251107B1 (en) Thin film type light-path controlling device and its fabrication method
KR19980022903A (en) Pad connection method of thin film type optical path controller
KR19980085798A (en) Manufacturing method of thin film type optical path control device
KR19980061488A (en) Manufacturing method of thin film type optical path control device
KR19990004778A (en) Thin-film optical path to prevent initial tilting of actuator
KR19980054846A (en) Manufacturing method of thin film type optical path control device
KR19990035346A (en) Manufacturing method of thin film type optical path control device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090401

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee