KR100238804B1 - Method for manufacturing actuated mirror arrays having enhanced light efficiency - Google Patents

Method for manufacturing actuated mirror arrays having enhanced light efficiency Download PDF

Info

Publication number
KR100238804B1
KR100238804B1 KR1019960059192A KR19960059192A KR100238804B1 KR 100238804 B1 KR100238804 B1 KR 100238804B1 KR 1019960059192 A KR1019960059192 A KR 1019960059192A KR 19960059192 A KR19960059192 A KR 19960059192A KR 100238804 B1 KR100238804 B1 KR 100238804B1
Authority
KR
South Korea
Prior art keywords
forming
membrane
layer
active matrix
patterning
Prior art date
Application number
KR1019960059192A
Other languages
Korean (ko)
Other versions
KR19980040068A (en
Inventor
최윤준
Original Assignee
전주범
대우전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전주범, 대우전자주식회사 filed Critical 전주범
Priority to KR1019960059192A priority Critical patent/KR100238804B1/en
Publication of KR19980040068A publication Critical patent/KR19980040068A/en
Application granted granted Critical
Publication of KR100238804B1 publication Critical patent/KR100238804B1/en

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B26/00—Optical devices or arrangements for the control of light using movable or deformable optical elements
    • G02B26/08—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light
    • G02B26/0816—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements
    • G02B26/0825—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements the reflecting element being a flexible sheet or membrane, e.g. for varying the focus
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00—Optical elements other than lenses
    • G02B5/08—Mirrors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/12—Picture reproducers
    • H04N9/31—Projection devices for colour picture display, e.g. using electronic spatial light modulators [ESLM]
    • H04N9/3141—Constructional details thereof

Abstract

광효율을 극대화할 수 있는 박막형 광로조절 장치가 개시되어 있다. 상기 방법은, M× N개의 트랜지스터가 내장되고 드레인패드가 형성된 액티브매트릭스, 액티브매트릭스를 제공하는 단계, 액티브매트릭스의 상부에 멤브레인을 형성하는 단계, 멤브레인의 상부에 하부전극을 형성하는 단계, 하부전극의 상부에 변형층을 형성하는 단계, 변형층의 상부에 상부전극을 형성하는 단계, 상부전극, 변형층, 하부전극 및 멤브레인을 차례로 패터닝하는 단계, 그리고 패터닝된 멤브레인의 상부에 거울을 형성하는 단계를 포함한다. 변형을 일으키는 구동부와 입사광을 반사하는 거울부를 분리하고 구동부의 면적을 축소하는 동시에 거울부의 면적을 확대함으로서 입사광의 광효율을 극대화할 수 있으므로 스크린에 투영되는 화상의 화질을 향상시킬 수 있다.Disclosed is a thin film type optical path control device capable of maximizing light efficiency. The method includes providing an active matrix having M × N transistors and a drain pad formed therein, forming an active matrix, forming a membrane on top of the active matrix, forming a lower electrode on top of the membrane, and a lower electrode. Forming a strained layer on top of the strained layer, forming an upper electrode on top of the strained layer, patterning the upper electrode, strained layer, lower electrode and membrane in turn, and forming a mirror on top of the patterned membrane It includes. By separating the driving unit causing the deformation and the mirror unit reflecting the incident light and reducing the area of the driving unit and enlarging the area of the mirror unit, the optical efficiency of the incident light can be maximized, thereby improving the image quality of the image projected on the screen.

Description

광효율을 향상시킬 수 있는 박막형 광로조절 장치의 제조방법Manufacturing method of thin film type optical path control device which can improve light efficiency

본 발명은 박막형 광로조절 장치인 TMA(Thin-film Micormirror Array- actuated)의 제조방법에 관한 것으로, 보다 상세하게는 소정의 각도로 변형을 일으키는 구동부와 입사광을 반사하는 거울부를 분리하고 구동부의 면적을 축소하는 동시에 거울부의 면적을 확대함으로서 입사광의 광효율을 극대화할 수 있으며, 스크린(screen)에 투영되는 화상의 화질을 향상시킬 수 있는 박막형 광로조절 장치의 제조방법에 관한 것이다.The present invention relates to a method for manufacturing a thin film type optical path control device TMA (Thin-film Micormirror Array- actuated), and more particularly, to separate the drive unit for causing deformation at a predetermined angle and the mirror unit for reflecting the incident light and to reduce the area of the drive unit. The present invention relates to a method of manufacturing a thin film type optical path control apparatus capable of maximizing the light efficiency of incident light by reducing the area of the mirror and simultaneously improving the image quality of the image projected on a screen.

일반적으로 광속을 조절하여 화상을 형성할 수 있는 광로조절 장치는 크게 두 종류로 구분된다. 그 한 종류는 직시형 화상표시 장치로서 CRT(Cathode Ray Tube) 등이 있으며, 다른 한 종류는 투사형 화상표시 장치로서 액정표시 장치(Liquid Crystal Display; LCD), DMD(Deformable Mirror Device), 또는 AMA(Actuated Mirror Array) 등이 이에 해당한다. 상기 CRT 장치는 화상의 질은 우수하지만 화면의 대형화에 따라 장치의 중량과 용적이 증가하며 그 제조비용이 상승하게 되는 문제점이 있다. 이에 비하여 액정표시 장치(LCD)는 광학적 구조가 간단하여 얇게 형성할 수 있어 그 중량 및 용적을 줄일 수 있는 장점이 있다. 그러나, 상기 액정표시 장치(LCD)는 입사되는 광속의 편광으로 인하여 약 1~2%의 광효율을 가질 정도로 광효율이 저하되며, 액정물질의 응답 속도가 느리고 내부가 과열되기 쉬운 문제점이 있다.In general, an optical path control device capable of forming an image by adjusting a light beam is classified into two types. One type is a direct view type image display device, such as a CRT (Cathode Ray Tube), and the other type is a projection type image display device, a liquid crystal display (LCD), a deformable mirror device (DMD), or an AMA ( Actuated Mirror Array). Although the CRT device has excellent image quality, the weight and volume of the device increases as the screen is enlarged, and the manufacturing cost thereof increases. In contrast, a liquid crystal display (LCD) has an advantage in that its optical structure is simple and can be formed thin, thereby reducing its weight and volume. However, the liquid crystal display (LCD) has a problem that the light efficiency is lowered to have a light efficiency of about 1 to 2% due to the polarization of the incident light beam, and the response speed of the liquid crystal material is slow and the inside is easily overheated.

따라서, 상기 문제점들을 해결하기 위하여 DMD 또는 AMA 등의 화상표시 장치가 개발되었다. 현재, DMD 장치가가 5% 정도의 광효율을 가지는 것에 비해 AMA 장치는 10% 이상의 광효율을 얻을 수 있다. 또한, AMA 장치는 콘트라스트(contrast)를 향상시켜 보다 밝고 선명한 화상을 맺을 수 있으며, 입사되는 광속의 극성에 영향을 받지 않을 뿐만 아니라 반사되는 광속의 극성에 영향을 끼치지도 않는다. 이러한 미합중국 특허 제 5,126,836호(issued to Gregory Um)에 개시된 AMA의 엔진 시스템의 개략도를 도 1에 도시하였다.Accordingly, in order to solve the above problems, an image display device such as a DMD or an AMA has been developed. Currently, AMA devices can achieve 10% or more light efficiency, while DMD devices have about 5% light efficiency. In addition, the AMA device improves contrast to produce a brighter and clearer image, and is not affected by the polarity of the incident light beam and does not affect the polarity of the reflected light beam. A schematic diagram of the engine system of AMA disclosed in this US Patent No. 5,126,836 (issued to Gregory Um) is shown in FIG.

도 1에 도시한 바와 같이, 광원(1)으로부터 입사된 광은 제 1 슬릿(slit)(3) 및 제 1 렌즈(5)를 지나면서 RㆍGㆍB(RedㆍGreenㆍBlue) 표색계에 따라 분광된다. 상기 RㆍGㆍB 별로 분광된 광은 각기 제1 거울(7), 제2 거울(9) 및 제3 거울(11)에 의하여 반사되어 각각의 거울에 대응하여 설치된 AMA 소자들(13)(15)(17)로 입사된다. 상기 RㆍGㆍB 별로 형성된 AMA 소자들(13)(15)(17)은 각기 내부에 구비된 거울들을 소정의 각도로 경사지게 하여 입사된 광을 반사시킨다. 이 때, 상기 거울은 거울의 하부에 형성된 변형층(active layer)의 변형에 따라 기울게 된다. AMA 소자들(13)(15)(17)로부터 반사된 빛은 제2 렌즈(19) 및 제2 슬릿(21)을 통과한 후, 투영렌즈(23)에 의하여 스크린(도시되지 않음)에 투영되어 화상을 맺게 된다.As shown in FIG. 1, light incident from the light source 1 passes through the first slit 3 and the first lens 5 to the R, G, B (Red, Green, Blue) color system. Spectroscopy accordingly. The light spectrad by R, G, and B are reflected by the first mirror 7, the second mirror 9, and the third mirror 11, respectively, and are arranged to correspond to the respective mirrors. 15) (17). The AMA elements 13, 15 and 17 formed for each of R, G, and B reflect the incident light by inclining the mirrors provided therein at a predetermined angle. At this time, the mirror is inclined according to the deformation of the active layer formed under the mirror. The light reflected from the AMA elements 13, 15, 17 passes through the second lens 19 and the second slit 21 and is then projected onto the screen (not shown) by the projection lens 23. To form an image.

상기 상기 변형층의 구성 물질로서는 대부분의 경우 산화 아연(Zn0)이 사용된다. 그러나, PZT(lead zirconate titanate, Pb(Zr, Ti)O3)가 산화아연 보다 더 우수한 압전 특성을 가진다는 사실이 근래에 알려져왔다. 상기 PZT는 PbZrO3와 PbTiO3의 완전 고용체(solid solution)로서 고온에서는 결정 구조가 입방정(cubic)인 상유전상(paraelectric phase)으로 존재하며, 상온에서는 Zr과 Ti의 조성비에 따라 결정 구조가 사방정(orthorhombic)인 반강유전상(antiferroelectric phase), 능면체정(rhombohedral)인 강유전상(ferroelectric phase) 그리고 정방정(tetragonal)인 강유전상으로 존재한다.In most cases, zinc oxide (Zn0) is used as a constituent material of the strained layer. However, it has recently been known that PZT (lead zirconate titanate, Pb (Zr, Ti) O 3 ) has better piezoelectric properties than zinc oxide. The PZT is a complete solid solution (solid solution) of PbZrO 3 and PbTiO 3 high temperature in the crystal structure of the cubic crystal (cubic) of paraelectric phase inversion (paraelectric phase) in the presence, and is the normal temperature determined by the composition ratio of Zr and Ti structure orthorhombic (orthorhombic) antiferroelectric phase, rhombohedral ferroelectric phase and tetragonal ferroelectric phase.

이러한 PZT의 이원 상태도(binary phase diagram)를 도 2에 도시하였다. 도 2를 참조하면, Zr과 Ti의 조성비가 약 1 : 1인 조성에서 정방정상(tetragonal phase)과 능면체정상(rhombohedral phase)의 상경계(Morphotropic phase Boundary ; MPB)가 있으며, PZT는 상기 상경계(MPB)의 조성에서 최대의 유전 특성(dielectric property) 및 압전 특성을 나타낸다. 상기 상경계는 특정 조성에 위치하지 않고 비교적 넓은 조성 범위에 걸쳐 정방정상과 능면체정상이 공존하는 영역으로 되어 있으며, 상공존 영역(phase coexistent region)은 연구자에 따라 2~3mol%에서 15mol%에 이르기까지 각기 다르게 보고되어 있다. 이러한 상공존의 원인으로서는 열역학적 안정성(thermodynamic stability), 조성의 불균일성(compositional fluctuation), 내부 응력(internal stress) 등의 여러 가지 이론들이 제시되고 있다. 현재, PZT 박막(thin film)은 스핀 코팅(spin coating) 방법, 화학 기상 증착(Chemical Vapor Deposition ; CVD) 방법 또는 스퍼터링(sputtering) 방법 등과 같은 다양한 공정을 이용하여 제조할 수 있다.A binary phase diagram of this PZT is shown in FIG. 2. Referring to FIG. 2, there is a tetragonal phase and a rhombohedral phase in a composition having a composition ratio of Zr and Ti of about 1: 1, and PZT is a phase boundary (MPB). It exhibits maximum dielectric and piezoelectric properties in the composition of MPB). The phase boundary is not located in a specific composition but is a region in which tetragonal and rhombohedral phases coexist over a relatively wide composition range, and the phase coexistent region ranges from 2 to 3 mol% to 15 mol% depending on the researcher. Are reported differently. Many theories such as thermodynamic stability, compositional fluctuation, and internal stress have been suggested as the causes of such coexistence. Currently, PZT thin films can be manufactured using various processes such as spin coating, chemical vapor deposition (CVD), or sputtering.

이러한 광로조절 장치인 AMA는 크게 벌크(bulk)형과 박막(thin film)형으로 구분된다. 상기 벌크형 광로조절 장치는 미합중국 특허 제5,085,497호(issued to Gregory Um et al.)에 개시되어 있다. 벌크형 광로조절 장치는 다층 세라믹을 얇게 절단하여 내부에 금속 전극이 형성된 세라믹 웨이퍼(wafer)를 트랜지스터가 내장된 액티브매트릭스(active matrix) 상에 장착한 후, 쏘잉(sawing) 방법으로 가공하고 그 상부에 거울을 설치하여 이루어진다. 그러나, 벌크형 광로조절 장치는 설계 및 제조에 있어서 높은 정밀도가 요구되고 변형층의 응답속도가 느리다는 문제점이 있다. 이에 따라 반도체 공정을 이용하여 제조할 수 있는 박막형 광로조절 장치(TMA)가 개발되었다.AMA, such an optical path control device, is largely classified into a bulk type and a thin film type. The bulk optical path control device is disclosed in US Pat. No. 5,085,497 (issued to Gregory Um et al.). The bulk optical path control device cuts a thin layer of multilayer ceramic, mounts a ceramic wafer having a metal electrode therein on an active matrix in which a transistor is built, and then processes it by sawing. This is done by installing a mirror. However, the bulk optical path control device has a problem in that high precision is required in design and manufacture and the response speed of the deformation layer is slow. Accordingly, a thin film type optical path control device (TMA) that can be manufactured using a semiconductor process has been developed.

상기 박막형 광로조절 장치는 본 출원인이 특허출원한 특허출원 제96-42197호(발명의 명칭 ; 멤브레인의 스트레스를 조절할 수 있는 박막형 광로조절 장치 및 그 제조 방법)에 개시되어 있다.The thin film type optical path control device is disclosed in the patent application No. 96-42197 (name of the invention; thin film type optical path control device that can control the stress of the membrane and a method for manufacturing the same) of the applicant.

도 3은 상기 선행 출원에 개시된 박막형 광로조절 장치의 평면도를 도시한 것이며, 도 4는 도 3의 장치를 A-A' 선으로 자른 단면도를 도시한 것이며, 도 5a 내지 도 5c는 도 4에 도시한 장치의 제조 공정도이다.3 is a plan view of the thin film type optical path control device disclosed in the preceding application, FIG. 4 is a cross-sectional view taken along the line AA ′ of the device of FIG. 3, and FIGS. 5A to 5C are the device shown in FIG. 4. Is a manufacturing process chart.

도 3 및 도 4를 참조하면, 상기 박막형 광로조절 장치는 일측 상부에 드레인(drain)(49)이 형성된 액티브매트릭스(41)와 액티브매트릭스(41)의 상부에 형성된 액츄에이터(actuator)(43)를 포함한다.3 and 4, the thin film type optical path control apparatus includes an active matrix 41 having a drain 49 formed on one side thereof, and an actuator 43 formed on the active matrix 41. Include.

상기 액티브매트릭스(41)는 액티브매트릭스(41) 및 드레인패드(49)의 상부에 적층된 보호층(passivation layer)(51)과 보호층(51)의 상부에 적층된 식각방지층(etch stop layer)(53)을 포함한다. 상기 액티브매트릭스(41)의 내부에는 M× N개의 MOS(Metal Oxide Semiconductor) 트랜지스터(transistor)(도시되지 않음)가 내장되어 있다.The active matrix 41 includes a passivation layer 51 stacked on the active matrix 41 and the drain pad 49 and an etch stop layer stacked on the passivation layer 51. (53). M x N MOS transistors (not shown) are built in the active matrix 41.

상기 액츄에이터(43)는 식각방지층(53) 중 아래에 드레인패드(49)가 형성된 부분에 일측이 접촉되며 타측이 에어 갭(air gap)(55)을 개재하여 식각방지층(53)에 수평하게 적층된 멤브레인(membrane)(57), 멤브레인(57)의 상부에 적층된 하부전극(bottom electrode)(61), 하부전극(61)의 상부에 적층된 변형층(active layer)(63), 변형층(63)의 일측 상부에 적층된 상부전극(top electrode)(65), 변형층(63)의 타측으로부터 하부전극(61), 멤브레인(57), 식각방지층(53) 및 보호층(51)을 통하여 상기 드레인패드(49)까지 형성된 비어홀(via hole)(68), 그리고 비어홀(68) 내에 하부전극(61)과 드레인패드(49)가 서로 전기적으로 연결되도록 형성된 비어컨택(via contact)(69)을 포함한다.One side of the actuator 43 is in contact with a portion of the etch stop layer 53 where the drain pad 49 is formed, and the other side thereof is horizontally stacked on the etch stop layer 53 via an air gap 55. Membrane 57, bottom electrode 61 stacked on top of membrane 57, active layer 63 stacked on top of bottom electrode 61, strained layer The lower electrode 61, the membrane 57, the etch stop layer 53, and the protective layer 51 are formed from the other side of the upper electrode 65 and the strained layer 63 stacked on one side of the upper portion 63. Via holes 68 formed through the drain pad 49 and via contacts 69 formed in the via hole 68 so that the lower electrode 61 and the drain pad 49 are electrically connected to each other. ).

도 3을 참조하면, 멤브레인(57)의 일측은 그 중앙부에 사각형 형상의 오목한 부분을 가지며, 이러한 오목한 부분이 양쪽 가장자리로 갈수록 계단형으로 넓어지는 형상으로 형성된 상기 멤브레인(57)의 타측은 상기 오목한 부분에 대응하여 중앙부로 갈수록 계단형으로 좁아지는 사각형 형상의 돌출부를 가진다. 그러므로, 상기 멤브레인(57)의 오목한 부분에 인접한 액츄에이터의 멤브레인의 돌출부가 끼워지고, 상기 사각형 형상의 돌출부가 인접한 멤브레인의 오목한 부분에 끼워지게 된다.Referring to FIG. 3, one side of the membrane 57 has a rectangular concave portion at the center thereof, and the other side of the membrane 57 is formed in a shape in which the concave portion widens stepwise toward both edges. Corresponding to the portion has a rectangular projection that narrows stepwise toward the center portion. Therefore, the projection of the membrane of the actuator adjacent to the concave portion of the membrane 57 is fitted, and the rectangular projection is fitted to the concave portion of the adjacent membrane.

이하 상술한 박막형 광로조절 장치의 제조 방법을 도면을 참조하여 설명한다.Hereinafter, a method of manufacturing the above-described thin film type optical path control device will be described with reference to the drawings.

도 5a 내지 도 5d는 도 4에 도시한 장치의 제조 공정도이다. 도 5a 내지 도 5d에 있어서, 도 4와 동일한 부재들에 대해서는 동일한 참조 번호를 사용한다.5A to 5D are manufacturing process diagrams of the apparatus shown in FIG. 4. 5A to 5D, the same reference numerals are used for the same members as in FIG.

도 5a를 참조하면, M× N개의 MOS 트랜지스터(도시되지 않음)가 내장되고 일측 상부에 드레인패드(49)가 형성된 액티브매트릭스(41)의 상에 인실리케이트유리(Phosphor-Silicate Glass ; PSG)로 구성된 보호층(51)을 적층한다. 보호층(512)은 화학기상증착(CVD) 방법을 이용하여 0.1~2.0㎛ 정도의 두께를 갖게 형성한다. 상기 보호층(51)은 후속하는 공정 동안 액티브매트릭스(41)를 보호한다.Referring to FIG. 5A, Phosphor-Silicate Glass (PSG) is formed on an active matrix 41 having M × N MOS transistors (not shown) and a drain pad 49 formed on one side thereof. The constructed protective layer 51 is laminated. The protective layer 512 may be formed to have a thickness of about 0.1 μm to about 2.0 μm using chemical vapor deposition (CVD). The protective layer 51 protects the active matrix 41 during the subsequent process.

상기 보호층(51)의 상부에는 질화물(nitride)로 구성된 식각방지층(53)이 적층된다. 식각방지층(53)은 저압 화학기상증착(Low Pressure CVD ; LPCVD) 방법을 이용하여 1000~2000Å 정도의 두께를 갖도록 형성한다. 식각방지층(53)은 후속하는 식각 공정 동안 보호층(51) 및 액티브매트릭스(41) 등이 식각되는 것을 방지한다.An etch stop layer 53 made of nitride is stacked on the passivation layer 51. The etch stop layer 53 is formed to have a thickness of about 1000 ~ 2000Å by using a low pressure chemical vapor deposition (LPCVD) method. The etch stop layer 53 prevents the protective layer 51, the active matrix 41, and the like from being etched during the subsequent etching process.

식각방지층(53)의 상부에는 희생층(sacrificial layer)(56)이 적층된다. 희생층(56)은 인(P)의 농도가 높은 인실리케이트유리(PSG)를 대기압 화학기상증착(Atmospheric Pressure CVD ; APCVD) 방법을 이용하여 1.0~2.0㎛ 정도의 두께로 형성한다. 이 경우, 희생층(56)은 트랜지스터가 내장된 액티브매트릭스(41)의 상부를 덮고 있으므로 그 표면의 평탄도가 매우 불량하다. 따라서, 희생층(56)의 표면을 스핀 온 글래스(Spin On Glass ; SOG)를 사용하는 방법 또는 화학기계적연마(Chemical Mechanical Polishing ; CMP) 방법을 이용하여 평탄화시킨다. 이어서, 희생층(56) 중 아래에 드레인패드(49)가 형성된 부분을 식각하여 식각방지층(53)의 일부를 노출시킨다.A sacrificial layer 56 is stacked on the etch stop layer 53. The sacrificial layer 56 is formed of a silicate glass (PSG) having a high concentration of phosphorus (PG) to a thickness of about 1.0 ~ 2.0㎛ using the Atmospheric Pressure CVD (APCVD) method. In this case, since the sacrificial layer 56 covers the upper portion of the active matrix 41 in which the transistor is embedded, the flatness of the surface thereof is very poor. Accordingly, the surface of the sacrificial layer 56 is planarized by using a spin on glass (SOG) method or a chemical mechanical polishing (CMP) method. Subsequently, a portion of the sacrificial layer 56 in which the drain pad 49 is formed is etched to expose a portion of the etch stop layer 53.

도 5b를 참조하면, 멤브레인(57)은 상기 노출된 식각방지층(53)의 상부 및 희생층(56)의 상부에 0.1~1.0㎛ 정도의 두께로 적층된다. 상기 멤브레인(57)은 실리콘 카바이드(silicon carbide)를 PECVD(Plasma Enhanced CVD) 방법을 이용하여 200~300℃의 온도에서 형성된다. 이 때, 상기 실리콘 카바이드는 액상(liquid) C6H18Si2로부터 발생한 실리콘(Si)와 탄소(C)를 증착시켜 제조한다. 또는, 상기 실리콘 카바이드는 SiH4와 CH4의 혼합체로부터 발생한 실리콘과 탄소를 증착시켜 제조할 수 있다. 계속하여, 멤브레인(57) 내의 스트레스를 조절하기 위하여 600℃ 이하의 온도에서 실리콘 카바이드로 구성된 멤브레인(57)을 열처리(annealing)한다.Referring to FIG. 5B, the membrane 57 is stacked on the exposed etch stop layer 53 and the sacrificial layer 56 at a thickness of about 0.1 μm to about 1.0 μm. The membrane 57 is formed of silicon carbide at a temperature of 200-300 ° C. using a Plasma Enhanced CVD (PECVD) method. At this time, the silicon carbide is prepared by depositing silicon (Si) and carbon (C) generated from the liquid (liquid) C 6 H 18 Si 2 . Alternatively, the silicon carbide may be prepared by depositing silicon and carbon generated from a mixture of SiH 4 and CH 4 . Subsequently, the membrane 57 made of silicon carbide is annealed at a temperature of 600 ° C. or less to control the stress in the membrane 57.

상기 멤브레인(57)의 상부에는 백금(Pt) 또는 탄탈륨(Ta) 등의 금속으로 구성된 하부전극(61)이 적층된다. 하부전극(61)은 스퍼터링 방법을 이용하여 500~2000Å 정도의 두께로 형성한다. 신호전극인 하부전극(61)에는 액티브매트릭스(41)에 내장된 트랜지스터로부터 화상신호가 드레인패드(49) 및 비어컨택(69)을 통하여 인가된다. 그리고, 하부전극(61)을 각 픽셀(pixel)별로 분리하기 위하여 패터닝한다.A lower electrode 61 made of a metal such as platinum (Pt) or tantalum (Ta) is stacked on the membrane 57. The lower electrode 61 is formed to a thickness of about 500 ~ 2000Å by the sputtering method. An image signal is applied to the lower electrode 61, which is a signal electrode, from the transistor embedded in the active matrix 41 through the drain pad 49 and the via contact 69. Then, the lower electrode 61 is patterned to separate each pixel.

도 5c를 참조하면, 상기 하부전극(61)의 상부에 PZT 또는 PLZT로 구성된 변형층(63)을 적층한다. 변형층(63)은 졸-겔(Sol-Gel)법을 이용하여 0.1~1.0㎛, 바람직하게는 0.4㎛ 정도의 두께를 갖게 형성한 후, 급속열처리(Rapid Thermal Annealing ; RTA) 방법으로 열처리하여 상변이시킨다. 변형층(63)은 상부전극(65)과 하부전극(61) 사이에 발생하는 전계에 따라 변형을 일으킨다. 상부전극(67)은 변형층(63)의 일측 상부에 적층된다. 상부전극(67)은 알루미늄(Al) 또는 백금 등의 전기 전도성 및 반사성이 우수한 금속을 스퍼터링 방법을 이용하여 500~2000Å 정도의 두께로 형성한다. 공통전극인 상부전극(57)에는 바이어스 전압이 인가되어 하부전극(61)과 상부전극(57) 사이에 전계가 발생하게 된다. 또한 상부전극(57)은 광원으로부터 입사되는 광을 반사하는 거울의 기능도 수행한다. 이어서, 상부전극(65)을 패터닝(patterning)하여 중앙부에 스트라이프(stripe)(67)를 형성한다. 스트라이프(67)는 상부전극(65)을 균일하게 작동시켜 입사되는 광이 난반사되는 것을 방지한다.Referring to FIG. 5C, a strain layer 63 including PZT or PLZT is stacked on the lower electrode 61. The strained layer 63 is formed to have a thickness of about 0.1 μm to about 1.0 μm, preferably about 0.4 μm by using a sol-gel method, and then heat-treated by Rapid Thermal Annealing (RTA). Phase change The strained layer 63 causes deformation according to an electric field generated between the upper electrode 65 and the lower electrode 61. The upper electrode 67 is stacked on one side of the strained layer 63. The upper electrode 67 is formed of a metal having excellent electrical conductivity and reflectivity, such as aluminum (Al) or platinum, to a thickness of about 500 to 2000 kW using a sputtering method. A bias voltage is applied to the upper electrode 57, which is a common electrode, to generate an electric field between the lower electrode 61 and the upper electrode 57. The upper electrode 57 also functions as a mirror that reflects light incident from the light source. Subsequently, the upper electrode 65 is patterned to form a stripe 67 at the center thereof. The stripe 67 uniformly operates the upper electrode 65 to prevent the incident light from being diffusely reflected.

도 5d를 참조하면, 상부전극(65)을 소정의 형상으로 패터닝한 후, 변형층(63)의 타측 상부로부터 드레인패드(49)까지 변형층(63), 하부전극(61), 멤브레인(57), 식각방지층(53) 및 보호층(51)을 순차적으로 식각하여 변형층(63)으로부터 드레인패드(49)까지 수직하게 비어홀(68)을 형성한다. 이어서, 텅스텐(W), 백금 또는 티타늄(Ti) 등의 금속을 스퍼터링 방법을 이용하여 드레인패드(49)와 하부전극(61)이 전기적으로 연결되도록 비어컨택(69)을 형성한다. 비어컨택(69)은 상기 비어홀(68) 내에서 하부전극(61)으로부터 드레인패드(49)의 상부까지 수직하게 형성된다. 따라서, 액티브매트릭스(41)에 내장된 트랜지스터로부터 화상신호는 드레인패드(49) 및 비어컨택(69)을 통하여 하부전극(61)에 인가된다.Referring to FIG. 5D, after the upper electrode 65 is patterned in a predetermined shape, the strained layer 63, the lower electrode 61, and the membrane 57 from the upper portion of the strained layer 63 to the drain pad 49 are formed. ), The etch stop layer 53 and the protective layer 51 are sequentially etched to form a via hole 68 vertically from the strained layer 63 to the drain pad 49. Subsequently, a via contact 69 is formed to electrically connect the drain pad 49 and the lower electrode 61 to a metal such as tungsten (W), platinum, or titanium (Ti) using a sputtering method. The via contact 69 is formed vertically from the lower electrode 61 to the top of the drain pad 49 in the via hole 68. Accordingly, the image signal from the transistor embedded in the active matrix 41 is applied to the lower electrode 61 through the drain pad 49 and the via contact 69.

계속해서, 상기 변형층(63), 하부전극(61), 멤브레인(57)을 차례로 패터닝한 후, 상기 희생층(56)을 플루오르화 수소(HF) 증기로 식각하여 에어갭(55)을 형성한다. 상기와 같이 박막형 AMA 소자를 완성한 후, 백금-탄탈륨(Pt-Ta)을 스퍼터링 방법으로 액티브매트릭스(41)의 하단에 증착시켜 오믹컨택(ohmic contact)(도시되지 않음)을 형성한다. 이어서, 액티브매트릭스(41) 상부에 포토레지스트(photo resist)(도시되지 않음)을 코팅(coating)한 후, 후속하는 공통전극인 상부전극(65)에 바이어스 신호를 인가하는 동시에 신호전극인 하부전극(61)에 화상신호를 인가하기 위한 TCP(Tape Carrier Package)(도시되지 않음) 본딩(bonding)을 대비하여 액티브매트릭스(41)를 자른다. 이 때, 후속되는 공정을 위하여 액티브매트릭스(41)를 약 1/3정도의 두께까지만 잘라 낸다. 계속하여, TCP 본딩에 요구되는 TMA 패널(pannel)의 패드(도시되지 않음)를 노출시키기 위해 TMA 패널의 패드 부위를 건식식각 방법을 이용하여 식각한다. 상기와 같이 박막형 TMA 소자가 형성된 액티브매트릭스(41)를 소정의 형상으로 완전히 잘라낸 후, TMA 패널의 패드와 TCP를 연결하여 TMA 모듈(module)의 제조를 완성한다.Subsequently, the strained layer 63, the lower electrode 61, and the membrane 57 are sequentially patterned, and then the sacrificial layer 56 is etched with hydrogen fluoride (HF) vapor to form an air gap 55. do. After completing the thin-film AMA device as described above, platinum-tantalum (Pt-Ta) is deposited on the lower end of the active matrix 41 by sputtering to form an ohmic contact (not shown). Subsequently, after a photoresist (not shown) is coated on the active matrix 41, a bias signal is applied to the upper electrode 65, which is a subsequent common electrode, and a lower electrode, which is a signal electrode. The active matrix 41 is cut in preparation for TCP (Tape Carrier Package) (not shown) bonding for applying an image signal to 61. At this time, the active matrix 41 is cut only to a thickness of about 1/3 for the subsequent process. Subsequently, the pad portion of the TMA panel is etched using a dry etching method to expose a pad (not shown) of the TMA panel required for TCP bonding. After the active matrix 41 in which the thin film type TMA element is formed is completely cut into a predetermined shape, the manufacturing process of the TMA module is completed by connecting the pad of the TMA panel and the TCP.

그러나 상술한 박막형 광로조절 장치에 있어서, 광을 반사하는 거울의 면적보다 소정의 각도로 변형을 일으키는 구동부의 면적이 더 넓음으로 인하여 소자의 실제 면적에 비하여 입사되는 광에 비하여 반사광이 적게되어 광효율이 떨어지는 문제점이 있었다. 즉, 도 3에 도시한 바와 같이 스트라이프(67)를 중심으로 일측의 소정의 각도로 구동하는 구동부가 타측의 입사광을 반사하는 거울보다 넓은 관계로 소자의 실제 면적에 비하여 광효율이 떨어지게 된다.However, in the above-described thin film type optical path adjusting device, the area of the driving unit that causes deformation at a predetermined angle is larger than the area of the mirror reflecting light, so that the reflected light is smaller than that of the light incident to the actual area of the device, resulting in light efficiency. There was a problem falling. That is, as shown in FIG. 3, the driving unit driving at a predetermined angle on one side around the stripe 67 is wider than the mirror reflecting the incident light on the other side, resulting in lower light efficiency compared to the actual area of the device.

또한 구동부 중 거울부와 인접하는 부분에서 입사광이 반사됨으로 인하여 거울에서 반사되는 광과 광산란을 일으켜 스크린에 투영되는 화상의 화질을 저하시키는 문제점이 있었다.In addition, since incident light is reflected from a portion of the driving unit adjacent to the mirror, there is a problem of degrading the image quality of the image projected on the screen by causing light and light scattered from the mirror.

따라서, 본 발명의 목적은 소정의 각도로 변형을 일으키는 구동부와 광을 반사하는 거울부를 분리하여 형성하고, 구동부의 면적을 축소하는 동시에 거울부의 면적을 확대하여 광효율을 극대화시키며, 스크린에 투영되는 화상의 화질을 향상시킬 수 있는 박막형 광로조절 장치를 제공하는 것이다.Accordingly, an object of the present invention is to form a driving unit that causes deformation at a predetermined angle and a mirror unit for reflecting light, and to reduce the area of the driving unit while maximizing the area of the mirror unit to maximize the light efficiency, the image projected on the screen It is to provide a thin film type optical path control device that can improve the image quality of the.

제1도는 종래의 박막형 광로조절 장치의 엔진 시스템의 개략도이다.1 is a schematic diagram of an engine system of a conventional thin film type optical path control device.

제2도는 PZT의 이원 상태도이다.2 is a binary state diagram of the PZT.

제3도는 본 출원인의 선행 출원에 기재된 박막형 광로조절 장치의 평면도이다.3 is a plan view of the thin film type optical path adjusting device described in the applicant's prior application.

제4도는 제3도의 장치를 A-A' 선으로 자른 단면도이다.4 is a cross-sectional view taken along line A-A 'of the apparatus of FIG.

제5a도 내지 제5c는 제4도에 도시한 장치의 제조 공정도이다.5A to 5C are manufacturing process diagrams of the apparatus shown in FIG.

제6도는 본 발명의 실시예 1에 따른 박막형 광로조절 장치의 평면도이다.6 is a plan view of a thin film type optical path control device according to a first embodiment of the present invention.

제7도는 제6도에 도시한 장치의 사시도이다.7 is a perspective view of the apparatus shown in FIG.

제8도는 제7도에 도시한 장치를 B-B'선으로 자른 단면도이다.FIG. 8 is a cross-sectional view taken along line B-B 'of the apparatus shown in FIG.

제9도 내지 제14b도는 제7도 및 제8도에 도시한 장치의 제조 공정도이다.9 to 14b are manufacturing process diagrams of the apparatus shown in FIGS. 7 and 8.

제15도는 본 발명의 실시예 2에 따른 박막형 광로조절 장치의 평면도이다.15 is a plan view of a thin film type optical path control device according to a second embodiment of the present invention.

제16도는 제15도에 도시한 장치의 사시도이다.FIG. 16 is a perspective view of the apparatus shown in FIG.

제17도는 제16도에 도시한 장치를 C-C' 선으로 자른 단면도이다.FIG. 17 is a cross-sectional view taken along line C-C 'of the apparatus shown in FIG.

제18도 내지 제22b도는 제16도 및 제17도에 도시한 장치의 제조 공정도이다.18 to 22b are manufacturing process diagrams of the apparatus shown in FIGS. 16 and 17.

제23도는 본 발명의 실시예 3에 따른 박막형 광로조절 장치의 평면도이다.23 is a plan view of a thin film type optical path control device according to a third embodiment of the present invention.

제24도는 제23도에 도시한 장치의 사시도이다.24 is a perspective view of the apparatus shown in FIG.

제25도는 제24도에 도시한 장치를 D-D' 선으로 자른 단면도이다.FIG. 25 is a cross-sectional view taken along the line D-D 'of the apparatus shown in FIG.

〈도면의 주요부분에 대한 부호의 설명〉<Explanation of symbols for main parts of drawing>

100 : 액티브매트릭스 105 : 드레인패드100: active matrix 105: drain pad

110 : 보호층 115 : 식각방지층110: protective layer 115: etch stop layer

120 : 멤브레인 125 : 하부전극120 membrane 125 lower electrode

130 : 변형층 140 : 상부전극130: strained layer 140: upper electrode

145 : 비어홀 150 : 비어컨택145: beer hall 150: beer contact

160 : 거울 170 : 액츄에어터160: mirror 170: actuator

175 : 거울지지부175: mirror support

상술한 본 발명의 목적을 달성하기 위하여 본 발명은, M× N(M, N은 자연수)개의 MOS트랜지스터가 내장되고 상기 트랜지스터의 드레인으로부터 연장되는 드레인패드가 형성된 액티브매트릭스를 제공하는 단계 ; 상기 액티브매트릭스의 상부에 멤브레인을 형성하는 단계 ; 상기 맴브레인의 상부에 하부전극을 형성하는 단계 ; 상기 하부전극의 상부에 변형층을 형성하는 단계 ; 상기 변형층의 상부에 상부전극을 형성하는 단계 ; 상기 상부전극, 상기 변형층, 상기 하부전극 및 상기 멤브레인을 차례로 패터닝하는 단계 ; 그리고 상기 패터닝된 멤브레인의 상부에 거울을 형성하는 단계를 포함하는 박막형 광로조절 장치의 제조방법을 제공한다.In order to achieve the above object of the present invention, the present invention provides a method comprising: providing an active matrix in which M x N (M, N is a natural number) MOS transistors are formed and a drain pad extending from the drain of the transistor; Forming a membrane on top of the active matrix; Forming a lower electrode on the membrane; Forming a strained layer on the lower electrode; Forming an upper electrode on the strained layer; Patterning the upper electrode, the strain layer, the lower electrode, and the membrane in sequence; And it provides a method of manufacturing a thin film type optical path control device comprising the step of forming a mirror on top of the patterned membrane.

또한 상기 목적을 달성하기 위하여 본 발명은, M× N(M, N은 자연수)개의 MOS트랜지스터가 내장되고, 상기 트랜지스터의 드레인으로부터 연장되는 드레인패드가 형성된 액티브매트릭스를 제공하는 단계 ; 상기 액티브매트릭스의 상부에 멤브레인을 형성하는 단계 ; 상기 맴브레인의 상부에 하부전극을 형성하는 단계 ; 상기 하부전극의 상부에 변형층을 형성하는 단계 ; 상기 변형층의 상부에 상부전극을 형성하는 단계 ; 상기 상부전극, 상기 변형층 및 상기 하부전극을 차례로 패터닝하여 각기 2개의 상부전극들, 2개의 변형층들 및 2개의 하부전극들을 형성하는 단계 ; 상기 멤브레인을 패터닝하는 단계 ; 그리고 상기 패터닝된 멤브레인의 상부에 거울을 형성하는 단계를 포함하는 박막형 광로조절 장치의 제조방법을 제공한다.In order to achieve the above object, the present invention provides a matrix comprising an M × N (M, N is a natural number) MOS transistor, the active matrix is formed with a drain pad extending from the drain of the transistor; Forming a membrane on top of the active matrix; Forming a lower electrode on the membrane; Forming a strained layer on the lower electrode; Forming an upper electrode on the strained layer; Patterning the upper electrode, the strain layer, and the lower electrode in order to form two upper electrodes, two strain layers, and two lower electrodes, respectively; Patterning the membrane; And it provides a method of manufacturing a thin film type optical path control device comprising the step of forming a mirror on top of the patterned membrane.

본 발명의 일 실시예에 따른 박막형 광로조절 장치에 있어서, 상부전극에는 TCP의 패드 및 TMA 패널의 패드를 통하여 바이어스 신호가 인가된다. 동시에, 상기 TCP의 패드 및 TMA 패널의 패드를 통하여 전달된 화상신호는 상기 액티브 매트릭스에 내장된 MOS 트랜지스터와 드레인 및 비어컨택을 통하여 하부전극에 인가된다. 따라서, 상부전극과 하부전극 사이에 전기장이 발생하며, 이 전기장에 의하여 상부전극과 하부전극 사이의 변형층이 변형을 일으킨다. 변형층은 상기 전기장에 대하여 직교하는 방향으로 수축하며, 따라서 변형층 및 멤브레인을 포함하는 액츄에이터는 소정의 각도를 가지고 상방으로 휘어진다. 광원으로부터 입사되는 광을 반사하는 거울은 멤브레인의 상부에 형성되어 있으므로 액츄에이터와 같은 구동 각도로 경사진다. 이에 따라서, 거울은 입사되는 광을 소정의 각도로 반사하며, 반사된 광은 슬릿을 통과하여 스크린에 화상을 맺게 된다.In the thin film type optical path control device according to an embodiment of the present invention, a bias signal is applied to the upper electrode through a pad of TCP and a pad of a TMA panel. At the same time, through the pad of the TCP and the pad of the TMA panel The transferred image signal is applied to the lower electrode through the MOS transistor and the drain and via contact embedded in the active matrix. Therefore, an electric field is generated between the upper electrode and the lower electrode, and the strained layer between the upper electrode and the lower electrode causes deformation by this electric field. The strained layer contracts in a direction orthogonal to the electric field, so that the actuator including the strained layer and the membrane is bent upwards at an angle. The mirror reflecting the light incident from the light source is formed on top of the membrane and is inclined at the same driving angle as the actuator. Accordingly, the mirror reflects the incident light at a predetermined angle, and the reflected light passes through the slit to form an image on the screen.

또한, 본 발명의 다른 실시예에 따른 박막형 광로조절 장치에 있어서, 2개의 상부전극들에는 TCP의 패드 및 TMA 패널의 패드를 통하여 바이어스 신호가 각기 인가된다. 동시에 상기 TCP의 패드 및 TMA 패널의 패드를 통하여 전달된 화상신호는 상기 액티브매트릭스에 내장된 트랜지스터와 드레인 및 2개의 비어컨택들을 통하여 2개의 하부전극들에 각기 인가된다. 따라서, 상기 상부전극들과 하부전극들 사이에 전기장이 발생하며, 이 전기장에 의하여 상부전극들과 하부전극들 사이의 2개의 변형층들이 변형을 일으킨다. 상기 변형층들은 각기 전기장에 대하여 직교하는 방향으로 수축하며, 따라서 상기 변형층들 및 멤브레인을 포함하는 액츄에이터는 소정의 각도로 상방으로 휘어진다. 광원으로부터 입사되는 광을 반사하는 거울은 멤브레인의 상부에 형성되어 있으므로 상기 액츄에이터와 같은 구동 각도로 경사지게 된다. 이에 따라서, 거울은 입사되는 광을 소정의 각도로 반사하며, 반사된 광은 슬릿을 통과하여 스크린에 화상을 맺을 수 있다.In addition, in the thin film type optical path control apparatus according to another embodiment of the present invention, a bias signal is applied to the two upper electrodes through a pad of TCP and a pad of a TMA panel. At the same time, the image signals transmitted through the pads of the TCP and the pads of the TMA panel are respectively applied to the two lower electrodes through the transistor and the drain and the two via contacts embedded in the active matrix. Thus, an electric field is generated between the upper electrodes and the lower electrodes, and the two strained layers between the upper and lower electrodes cause deformation. The strained layers each contract in a direction orthogonal to the electric field, so that the actuator comprising the strained layers and the membrane bends upward at a predetermined angle. Since the mirror reflecting the light incident from the light source is formed on the membrane, the mirror is inclined at the same driving angle as the actuator. Accordingly, the mirror reflects the incident light at a predetermined angle, and the reflected light may pass through the slit to form an image on the screen.

본 발명에 따르면, 구동부에 포함되는 멤브레인이 양측부는 드레인패드가 위치한 부분 및 이와 인접한 부분으로부터 연장되는 직사각의 형상을 갖고, 중앙부는 이러한 넓은 면적을 갖는 사각평판이 동일 평면 상에서 일체로 형성된 구조를 가지거나 2개의 소정의 간격으로 분리된 사각평판의 구조를 갖는다. 거울은 상기 멤브레인의 중앙부 상에 멤브레인의 중앙부와 동일한 형상 또는 보다 넓은 면적을 갖는 사각평판의 모양으로 형성된다. 이와 같이, 거울을 구동부와 분리하여 형성함으로서 광효율을 최대로 향상시킬 수 있으며, 화상의 화질을 종래에 비하여 현저하게 향상시킬 수 있다.According to the present invention, both sides of the membrane included in the driving unit have a rectangular shape extending from a portion where the drain pad is located and an adjacent portion, and the central portion has a structure in which a square flat plate having such a large area is integrally formed on the same plane. Or a rectangular flat plate separated at two predetermined intervals. The mirror is formed on the central portion of the membrane in the form of a square plate having the same shape as the central portion of the membrane or a larger area. In this manner, by forming the mirror separately from the driving unit, the light efficiency can be improved to the maximum, and the image quality of the image can be remarkably improved as compared with the prior art.

이하 첨부한 도면을 참조하여 본 발명의 바람직한 실시예들에 따른 박막형 광로조절 장치 및 그 제조방법을 상세하게 설명한다.Hereinafter, a thin film type optical path control device and a method of manufacturing the same according to preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

[실시예 1]Example 1

도 6은 본 발명의 실시예 1에 따른 박막형 광로조절 장치의 평면도를 도시한 것이고, 도 7은 도 6에 도시한 장치의 사시도를 도시한 것이며, 도 8은 도 7에 도시한 장치를 B-B' 선으로 자른 단면도를 도시한 것이다.FIG. 6 is a plan view of a thin film type optical path control device according to Embodiment 1 of the present invention, FIG. 7 is a perspective view of the device shown in FIG. 6, and FIG. 8 is a BB 'of the device shown in FIG. The cross-sectional view is shown in a line.

도 6, 도 7 및 도 8을 참조하면, 본 실시예에 따른 박막형 광로조절 장치는, 액티브매트릭스(100), 액티브매트릭스(100)의 상부에 형성된 액츄에이터(170) 및 거울(160)을 포함한다. 상기 액티브매트릭스(100)는, 드레인패드(105), 액티브매트릭스(100) 및 드레인패드(105)의 상부에 적층된 보호층(110) 그리고 보호층(110)의 상부에 적층된 식각방지층(115)을 포함한다.6, 7 and 8, the thin film type optical path adjusting apparatus according to the present embodiment includes an active matrix 100, an actuator 170 and a mirror 160 formed on the active matrix 100. . The active matrix 100 may include the protection layer 110 stacked on the drain pad 105, the active matrix 100, and the drain pad 105, and the etch stop layer 115 stacked on the protection layer 110. ).

도 8을 참조하면, 상기 액츄에이터(170), 상기 식각방지층(115) 중 아래에 드레인패드(105)가 위치한 부분에 그 일측이 접촉되며 타측이 에어 갭(118)을 개재하여 식각방지층(115)에 대하여 수평하게 적층된 멤브레인(120), 멤브레인(120)의 상부에 적층된 하부전극(125), 하부전극(125)의 상부에 적층된 변형층(130), 변형층(130)의 일측 상부에 적층된 상부전극(140), 변형층의 타측으로부터 변형층(130), 하부전극(125), 멤브레인(120), 식각방지층(115) 및 보호층(110)을 통하여 상기 드레인패드(105)까지 수직하게 형성된 비어홀(145), 그리고 비어홀(145) 내에 하부전극(125)과 드레인패드(105)가 서로 연결되도록 수직하게 형성된 비어컨택(150)을 포함한다.Referring to FIG. 8, one side of the actuator 170 and the etch stop layer 115 is in contact with a portion at which the drain pad 105 is positioned, and the other side thereof is disposed through the air gap 118. Membrane 120 stacked horizontally with respect to, lower electrode 125 stacked on top of membrane 120, strain layer 130 stacked on top of lower electrode 125, and one side upper portion of strain layer 130. The drain pad 105 through the upper electrode 140, the strained layer 130, the lower electrode 125, the membrane 120, the etch stop layer 115, and the protective layer 110 stacked on the other side of the upper electrode 140. The via hole 145 is formed vertically, and the via contact 150 is formed in the via hole 145 so that the lower electrode 125 and the drain pad 105 are vertically connected to each other.

또한, 도 7을 참조하면 상기 멤브레인(120)은 지지부인 양측부가 아래에 드레인패드(105)가 위치한 부분 및 이와 인접한 부분으로부터 수평하게 연장된 2개의 직사각형 형상의 암(arm)들의 사이에 중앙부인 사각 평판이 동일 평면상에서 상기 암들과 일체로 형성되어 있는 구조를 갖는다. 상기 멤브레인(120)의 중앙부 상에는 거울(160)이 형성된다. 상기 거울(160)은 사각 평판의 구조를 갖는다.In addition, referring to FIG. 7, the membrane 120 has a central portion between two sides of the support portion where the drain pad 105 is located below and two rectangular arms extending horizontally from an adjacent portion thereof. The rectangular flat plate has a structure formed integrally with the arms on the same plane. The mirror 160 is formed on the central portion of the membrane 120. The mirror 160 has a structure of a square plate.

이하 본 실시예에 따른 박막형 광로조절 장치의 제조 방법을 도면을 참조하여 상세하게 설명한다.Hereinafter, a method of manufacturing a thin film type optical path control device according to the present embodiment will be described in detail with reference to the accompanying drawings.

도 9 내지 도 14b는 본 발명의 실시예 1에 따른 박막형 광로조절 장치의 제조 공정도를 도시한 것이다. 도 9 내지 도 14b에 있어서, 도 6 내지 도 8과 동일한 부재들에 대해서는 동일한 참조번호를 사용한다.9 to 14b show a manufacturing process diagram of the thin film type optical path control apparatus according to the first embodiment of the present invention. In Figs. 9 to 14B, the same reference numerals are used for the same members as Figs.

도 9를 참조하면, M× N (M, N은 자연수)개의 MOS 트랜지스터(도시되지 않음)가 내장되고, 상기 MOS 트랜지스터의 드레인 영역으로부터 연장되는 드레인패드가 형성된 액티브매트릭스(100)의 상부에 보호층(110)을 적층한다. 보호층(110)은 인실리게이트유리(PSG)를 화학기상증착(CVD) 방법을 이용하여 약 0.1~1.0㎛ 정도의 두께를 갖게 형성한다. 상기 보호층(110)은 후속하는 공정 동안 MOS 트랜지스터가 내장된 액티브매트릭스(100)가 손상을 입는 것을 방지한다.Referring to FIG. 9, M × N (M, N is a natural number) MOS transistors (not shown) are embedded, and a protection pad is formed on the top of the active matrix 100 having a drain pad extending from the drain region of the MOS transistor. Layer 110 is stacked. The protective layer 110 is formed to have a thickness of about 0.1 to 1.0 μm using an in-situ glass (PSG) by chemical vapor deposition (CVD). The protective layer 110 prevents damage to the active matrix 100 in which the MOS transistor is embedded during the subsequent process.

상기 보호층(110)의 상부에는 식각방지층(115)이 적층된다. 식각방지층(115)은 질화물을 저압 화학기상증착(LPCVD) 방법으로 증착하여 약 1000~2000Å 정도의 두께로 형성한다. 식각방지층(115)은 액티브매트릭스(100) 및 보호층(110)이 후속되는 식각공정 동안 식각되는 것을 방지한다.An etch stop layer 115 is stacked on the passivation layer 110. The etch stop layer 115 is deposited by low pressure chemical vapor deposition (LPCVD) to form a thickness of about 1000 ~ 2000Å. The etch stop layer 115 prevents the active matrix 100 and the protective layer 110 from being etched during the subsequent etching process.

상기 식각방지층(115)의 상부에는 희생층(117)이 적층된다. 희생층(117)은 인실리게이트유리(PSG)를 대기압 화학기상증착(CVD) 방법으로 약 0.5~4.0㎛ 정도의 두께를 갖도록 형성한다. 이 경우, 희생층(117)은 MOS 트랜지스터가 내장된 액티브매트릭스(100)의 상부를 덮고 있으므로 그 표면의 평탄도가 매우 불량하다. 따라서, 상기 희생층(117)의 표면을 스핀 온 글래스(SOG)를 사용하는 방법 또는 화학기계적연마(CMP) 방법을 이용하여 평탄화시킨다. 이어서, 상기 희생층(117) 중 아래에 드레인패드(105)가 위치하는 부분을 식각하여 식각방지층(115)의 일부를 노출시킴으로서 액츄에이터(170)의 지지부가 형성될 곳을 만든다.The sacrificial layer 117 is stacked on the etch stop layer 115. The sacrificial layer 117 is formed to have a thickness of about 0.5 to 4.0 μm of the insulated gate glass (PSG) by atmospheric chemical vapor deposition (CVD). In this case, since the sacrificial layer 117 covers the upper portion of the active matrix 100 in which the MOS transistor is embedded, the surface flatness is very poor. Therefore, the surface of the sacrificial layer 117 is planarized by using spin on glass (SOG) or chemical mechanical polishing (CMP). Subsequently, a portion of the sacrificial layer 117 where the drain pad 105 is positioned is etched to expose a portion of the etch stop layer 115 to form a place where the support portion of the actuator 170 is to be formed.

도 10을 참조하면, 상기 노출된 식각방지층(115) 및 희생층(117)의 상부에 멤브레인(120)을 적층한다. 멤브레인(120)은 질화물을 저압 화학기상증착(LPCVD) 방법을 이용하여 약 0.1~1.0㎛ 정도의 두께를 가지도록 형성한다Referring to FIG. 10, the membrane 120 is stacked on the exposed etch stop layer 115 and the sacrificial layer 117. The membrane 120 is formed to have a thickness of about 0.1 ~ 1.0㎛ by using a low pressure chemical vapor deposition (LPCVD) method

이어서, 백금 또는 백금-탄탈륨 등의 금속으로 구성된 신호 전극인 하부전극(125)을 상기 멤브레인(120)의 상부에 적층한다. 상기 하부전극(125)은 스퍼터링 방법을 이용하여 약 0.1~1.0㎛ 정도의 두께를 가지도록 형성한다. 하부전극(125)에는 화상신호가 액티브매트릭스(100)에 내장된 트랜지스터로부터 드레인패드(105)를 통하여 인가된다.Subsequently, a lower electrode 125, which is a signal electrode composed of a metal such as platinum or platinum-tantalum, is stacked on the membrane 120. The lower electrode 125 is formed to have a thickness of about 0.1 ~ 1.0㎛ using a sputtering method. An image signal is applied to the lower electrode 125 through the drain pad 105 from a transistor embedded in the active matrix 100.

상기 하부전극(125)의 상부에는 변형층(130)이 적층된다. 변형층(130)은 PZT 또는 PLZT 등의 압전 물질을 졸-겔(Sol-Gel)법, 스퍼터링(sputtering) 방법 또는 화학 기상 증착(CVD) 방법을 이용하여 약 0.1~1.0㎛, 바람직하게는 약 0.4㎛ 정도의 두께로 형성한다. 이어서, 급속열처리(RTA) 방법을 이용하여 상기 변형층(130)을 구성하는 압전물질을 상변이시킨다.The strained layer 130 is stacked on the lower electrode 125. Deformation layer 130 is a piezoelectric material such as PZT or PLZT by using a sol-gel (Sol-Gel) method, sputtering method or chemical vapor deposition (CVD) method of about 0.1 ~ 1.0㎛, preferably about It is formed to a thickness of about 0.4㎛. Subsequently, the piezoelectric material constituting the strained layer 130 is phase shifted by using a rapid heat treatment (RTA) method.

상부전극(140)은 상기 변형층(130)의 상부에 적층된다. 상부전극(140)은 알루미늄, 백금 또는 은 등의 금속을 스퍼터링 방법을 이용하여 약 0.1~1.0㎛ 정도의 두께를 가지도록 형성한다. 상기 상부전극(140)은 공통전극으로서 바이어스 신호가 인가된다. 상기 하부전극(125)에 화상신호가 인가되고 상부전극(140)에 바이어스 신호가 인가되면, 상부전극(140)과 하부전극(125) 사이에 전위차에 따른 전기장이 발생한다. 이러한 전기장에 의하여 변형층(130)이 변형을 일으키게 된다.The upper electrode 140 is stacked on top of the strained layer 130. The upper electrode 140 is formed to have a thickness of about 0.1 to 1.0 μm using a sputtering method of a metal such as aluminum, platinum, or silver. The upper electrode 140 is applied with a bias signal as a common electrode. When an image signal is applied to the lower electrode 125 and a bias signal is applied to the upper electrode 140, an electric field is generated according to a potential difference between the upper electrode 140 and the lower electrode 125. The deformed layer 130 causes deformation by the electric field.

도 11a 및 도 11b를 참조하면, 상부전극(140)의 상부에 제1 포토레지스트(도시되지 않음)를 스핀 코팅(spin coating) 방법으로 도포한 후, 상부전극(140)이 거울상의 'ㄷ'자의 형상을 갖도록 패터닝한다. 이어서, 상기 제1 포토레지스트를 제거한 후, 상기 패터닝된 상부전극(140) 및 변형층(130)의 상부에 제2 포토레지스트(도시되지 않음)를 스핀 코팅 방법으로 도포한 후, 상기 변형층(130)이 상기 상부전극(140)보다 약간 넓은 거울상의 'ㄷ'자의 형상을 갖도록 패터닝한다. 계속하여, 상기 제2 포토레지스트를 제거한 후, 상기 상부전극(140), 변형층(130) 및 하부전극(125)의 상부에 제3 포토레지스트(도시되지 않음)를 스핀 코팅 방법으로 도포한 후, 상기 하부전극(125)을 상기 변형층(130)보다 약간 넓은 면적의 거울상의 'ㄷ'자의 형상을 갖도록 패터닝한다Referring to FIGS. 11A and 11B, after the first photoresist (not shown) is coated on the upper electrode 140 by spin coating, the upper electrode 140 is mirror image 'c'. Pattern to have the shape of a ruler. Subsequently, after the first photoresist is removed, a second photoresist (not shown) is coated on the patterned upper electrode 140 and the strained layer 130 by spin coating, and then the strained layer ( 130 is patterned to have a mirror-shaped 'c' shape slightly wider than the upper electrode 140. Subsequently, after the second photoresist is removed, a third photoresist (not shown) is applied on the upper electrode 140, the strained layer 130, and the lower electrode 125 by spin coating. The lower electrode 125 is patterned to have a mirror-shaped 'c' shape having a slightly larger area than the strained layer 130.

도 12a 및 도 12b를 참조하면, 상기 변형층(130) 중 아래에 드레인패드(105)가 형성되어 있는 부분으로부터 변형층(130), 하부전극(125), 멤브레인(120), 식각방지층(115), 그리고 보호층(110)을 차례로 식각하여 비어홀(145)을 형성한 후, 비어홀(145)의 내부에 텅스텐(W), 백금, 알루미늄 또는 티타늄 등의 금속을 스퍼터링 방법을 이용하여 상기 드레인패드(105)와 하부전극(125)이 전기적으로 연결되도록 비어컨택(150)을 형성한다. 비어컨택(150)은 상기 비어홀(145) 내에서 상기 하부전극(125)으로부터 드레인패드(105)의 상부까지 수직하게 형성된다. 따라서, 화상신호는 액티브매트릭스(100)에 내장된 트랜지스터로부터 드레인패드(105) 및 비어컨택(150)을 통하여 하부전극(125)에 인가된다. 이후에, 상기 제3 포토레지스트를 제거한다.12A and 12B, the strained layer 130, the lower electrode 125, the membrane 120, and the etch stop layer 115 are formed from a portion of the strained layer 130 in which the drain pad 105 is formed below. And the vias 145 are sequentially formed to form via holes 145, and then the drain pads are formed by sputtering a metal such as tungsten (W), platinum, aluminum, or titanium into the via holes 145. The via contact 150 is formed so that the 105 and the lower electrode 125 are electrically connected to each other. The via contact 150 is formed vertically from the lower electrode 125 to the top of the drain pad 105 in the via hole 145. Accordingly, the image signal is applied to the lower electrode 125 through the drain pad 105 and the via contact 150 from the transistor embedded in the active matrix 100. Thereafter, the third photoresist is removed.

도 13a 및 도 13b를 참조하면, 상기 패터닝된 하부전극(125) 및 비어홀(145)의 상부에 제4 포토레지스트(도시되지 않음)를 스핀 코팅 방법으로 도포한 후, 멤브레인(120)의 양측부는 하부전극(125)보다 약간 넓은 직사각형의 형상을 가지며, 이와 일체로 형성된 멤브레인(120)의 중앙부는 사각평판의 형상을 갖도록 패터닝한다. 즉 도 13b에 도시한 바와 같이 멤브레인(120)은 양측부가 상기 식각방지층(115) 중 아래에 드레인패드(105)가 위치한 부분 및 이와 인접한 부분으로부터 수평하게 연장된 직사각형의 암들의 형상을 갖고, 중앙부가 이러한 암들 사이에 암들보다 넓은 면적을 갖는 사각평판의 형상으로 동일 평면상에서 상기 암들과 일체로 형성된 구조를 가진다. 이이서, 상기 제4 포토레지스트를 제거한다. 상기와 같이 멤브레인(120)이 패터닝된 결과 상기 희생층(117)의 일부가 노출된다.13A and 13B, after a fourth photoresist (not shown) is coated on the patterned lower electrode 125 and the via hole 145 by spin coating, both sides of the membrane 120 may be formed. It has a rectangular shape slightly wider than the lower electrode 125, and the central portion of the membrane 120 formed integrally therewith is patterned to have a rectangular flat plate shape. That is, as shown in FIG. 13B, the membrane 120 has a shape in which both sides have a rectangular arm extending horizontally from a portion where the drain pad 105 is positioned below and an adjacent portion of the etch stop layer 115. Has a structure formed integrally with the arms on the same plane in the shape of a square plate having a larger area than the arms between these arms. Next, the fourth photoresist is removed. As a result of the patterning of the membrane 120, a portion of the sacrificial layer 117 is exposed.

도 14a 및 도 14b를 참조하면, 상기 노출된 희생층(117) 및 멤브레인(120)의 상부에 제5 포토레지스트(도시되지 않음)을 스핀코팅 방법으로 도포한 후, 상기 멤브레인(120)의 중앙부인 사각평판이 노출되도록 패터닝한다. 이어서, 상기 노출된 멤브레인(120)의 중앙부 상부에 은, 백금 또는 알루미늄 등의 금속을 약 0.3~2.0㎛ 정도의 두께로 스퍼터링한 후, 이를 패터닝하여 상기 노출된 멤브레인(120)의 형상과 동일한 형상을 갖는 거울(160)을 형성한다.14A and 14B, after a fifth photoresist (not shown) is coated on the exposed sacrificial layer 117 and the membrane 120 by a spin coating method, a central portion of the membrane 120 is applied. Pattern the phosphor plate to expose it. Subsequently, a metal, such as silver, platinum, or aluminum, is sputtered to a thickness of about 0.3 to 2.0 μm on the center of the exposed membrane 120, and then patterned to form the same shape as that of the exposed membrane 120. To form a mirror 160 having.

종래에는 광을 반사하는 거울부와 소정의 각도로 변형을 일으키는 구동부가 일체로 형성되었다. 이 경우, 거울부의 면적보다 구동부의 면적이 더 넓은 까닭으로 입사광속에 비하여 반사되는 광이 적게되어 소자의 실제 면적에 비하여 광효율이 떨어지게 된다. 또한, 구동부 중 거울부와 인접하는 부분에서 입사되는 광이 반사됨으로 인하여 거울부에서 반사되는 광과 광산란을 일으켜 스크린에 투영되는 화상의 화질을 저하시키게 된다. 그러나, 본 발명에서는 구동부의 하부인 멤브레인(120)의 양측부는 지지부로부터 수평하게 연장된 직사각형의 형상의 암의 형상을 갖고, 중앙부는 이러한 암들 사이에 암들보다 넓은 면적을 갖는 사각형의 평판이 동일 편면 상에서 상기 암들과 일체로 형성된 구조를 갖는다. 거울(160)은 상기 멤브레인의 중앙부의 상부에 멤브레인의 중앙부와 동일한 형상으로 형성된다. 상기와 같이 거울(160)을 구동부와 분리하여 형성함으로서, 광효율 및 화상의 화질을 종래에 비하여 현저하게 향상시킬 수 있다.Conventionally, a mirror portion for reflecting light and a driving portion for deforming at a predetermined angle are integrally formed. In this case, since the area of the driving part is larger than that of the mirror part, the light reflected is smaller than the incident light flux, so that the light efficiency is lowered compared to the actual area of the device. In addition, since the light incident from the portion adjacent to the mirror of the driving unit is reflected, the light reflected from the mirror may be generated and light scattering, thereby degrading the image quality of the image projected on the screen. However, in the present invention, both sides of the membrane 120, which is the lower part of the driving part, have the shape of a rectangular arm extending horizontally from the support part, and the central part has a square plate having a larger area than the arms between these arms. It has a structure formed integrally with the arms in the phase. Mirror 160 is formed in the same shape as the central portion of the membrane on top of the central portion of the membrane. By forming the mirror 160 separately from the driving unit as described above, the light efficiency and the image quality of the image can be remarkably improved as compared with the prior art.

계속하여, 상기 제5 포토레지스트 및 상기 희생층(117)을 식각한 후, 세정(rinse) 및 건조(dry)하여 M× N개의 TMA 소자를 완성한 후, 크롬(Cr), 니켈(Ni) 또는 금(Au) 등의 금속을 스퍼터링 방법 또는 증착(evaporation) 방법을 이용하여 액티브매트릭스(100)의 하단에 증착시켜 오믹컨택(도시되지 않음)을 형성한다. 그리고, 후속하는 공통전극인 상부전극(140)에 바이어스 신호를 인가하고 신호전극인 하부전극(125)에 화상신호를 인가하기 위한 TCP(Tape Carrier Package) 본딩(bonding)을 대비하여 액티브매트릭스(100)를 자른다. 이 경우, 후속되는 공정을 대비하여 액티브매트릭스(100)을 소정의 두께까지만 잘라낸다. 이어서, TMA 패널(panel)의 패드(pad)(도시되지 않음)과 TCP의 패드(도시되지 않음)을 연결하여 TMA 모듈(module)의 제조를 완성한다.Subsequently, the fifth photoresist and the sacrificial layer 117 are etched and then rinsed and dried to complete M × N TMA elements, followed by chromium (Cr), nickel (Ni) or A metal such as Au is deposited on the bottom of the active matrix 100 using a sputtering method or an evaporation method to form an ohmic contact (not shown). In addition, the active matrix 100 is prepared in preparation for bonding (Tape Carrier Package) bonding for applying a bias signal to a subsequent upper electrode 140 which is a common electrode and an image signal to a lower electrode 125 which is a signal electrode. Cut) In this case, the active matrix 100 is cut only to a predetermined thickness in preparation for the subsequent process. Subsequently, the pad (not shown) of the TMA panel and the pad (not shown) of the TCP are connected to complete the manufacture of the TMA module.

상술한 본 실시예에 따른 박막형 광로조절 장치에 있어서, 상부전극(140)에는 TCP의 패드 및 TMA 패널의 패드를 통하여 바이어스 신호가 인가된다. 동시에 상기 TCP의 패드 및 TMA 패널의 패드를 통하여 전달된 화상신호는 상기 액티브매트릭스(100)에 내장된 트랜지스터와 드레인패드(105) 및 비어컨택(150)을 통하여 하부전극(125)에 인가된다. 따라서, 상부전극(140)과 하부전극(125) 사이에 전기장이 발생하며, 이러한 전기장에 의하여 상부전극(140)과 하부전극(125) 사이의 변형층(130)이 변형을 일으킨다. 변형층(130)은 상기 전기장에 대하여 직교하는 방향으로 수축하며, 변형층(130) 및 멤브레인(120)을 포함하는 액츄에이터(170)는 소정의 각도를 가지고 상방으로 휘어진다. 광원으로부터 입사되는 광을 반사하는 거울(160)은 상기 멤브레인(120)의 상부에 형성되어 있으므로 액츄에이터(170)와 같은 각도로 휘어진다. 이에 따라, 거울(160)은 입사되는 광을 소정의 각도로 반사하며, 반사된 광은 슬릿을 통과하여 스크린에 투영되어 화상을 맺게 된다.In the thin film type optical path control device according to the present embodiment described above, a bias signal is applied to the upper electrode 140 through a pad of TCP and a pad of a TMA panel. At the same time, an image signal transmitted through the pad of the TCP and the pad of the TMA panel is applied to the lower electrode 125 through the transistor, the drain pad 105, and the via contact 150 embedded in the active matrix 100. Accordingly, an electric field is generated between the upper electrode 140 and the lower electrode 125, and the strained layer 130 between the upper electrode 140 and the lower electrode 125 causes deformation by the electric field. The strained layer 130 contracts in a direction perpendicular to the electric field, and the actuator 170 including the strained layer 130 and the membrane 120 is bent upward at a predetermined angle. Since the mirror 160 reflecting the light incident from the light source is formed on the membrane 120, the mirror 160 is bent at the same angle as the actuator 170. Accordingly, the mirror 160 reflects the incident light at a predetermined angle, and the reflected light passes through the slit and is projected onto the screen to form an image.

[실시예 2]Example 2

도 15는 본 발명의 실시예 2에 따른 박막형 광로조절 장치의 평면도를 도시한 것이고, 도 16은 도 15에 도시한 장치의 사시도를 도시한 것이며, 도 17은 도 16에 도시한 장치를 C-C' 선으로 자른 단면도를 도시한 것이다. 도 15 내지 도 17에 있어서 도 6 내지 도 8과 동일한 부재들에 대해서는 동일한 참조번호를 사용한다.FIG. 15 is a plan view showing a thin film type optical path adjusting device according to a second embodiment of the present invention, FIG. 16 is a perspective view of the device shown in FIG. 15, and FIG. 17 is a CC ′ of the device shown in FIG. The cross-sectional view is shown in a line. In FIGS. 15 to 17, the same reference numerals are used for the same members as FIGS. 6 to 8.

도 15, 내지 도 16 및 도 17을 참조하면, 본 실시예에 따른 박막형 광로조절 장치는, 액티브매트릭스(100), 액티브매트릭스(100)의 상부에 형성된 액츄에이터(170) 및 거울(160)을 포함한다. 액티브매트릭스(100)는, 드레인패드(105), 액티브매트릭스(100) 및 드레인패드(105)의 상부에 적층된 보호층(110) 그리고 보호층(110)의 상부에 적층된 식각방지층(115)을 포함한다.15, 16, and 17, the thin film type optical path adjusting apparatus according to the present embodiment includes an active matrix 100, an actuator 170, and a mirror 160 formed on the active matrix 100. do. The active matrix 100 includes a drain pad 105, an active matrix 100, and a protective layer 110 stacked on the drain pad 105, and an etch stop layer 115 stacked on the protective layer 110. It includes.

도 16 및 도 17을 참조하면, 상기 액츄에이터(170), 상기 식각방지층(115) 중 아래에 드레인패드(105)가 위치한 부분에 그 일측이 접촉되며 타측이 에어갭(118)을 개재하여 식각방지층(115)에 대하여 수평하게 적층된 멤브레인(120), 멤브레인(120)의 양측 상부에 나란하게 형성된 2개의 하부전극들(125), 하부전극들(125)의 상부에 적층된 변형층들(130), 변형층들(130)의 상부에 적층된 2개의 상부전극들(140), 변형층(130)의 타측으로부터 변형층(130), 하부전극들(125), 멤브레인(120), 식각방지층(115) 및 보호층(110)을 통하여 상기 드레인패드(105)까지 수직하게 형성된 2개의 비어홀들(145), 그리고 비어홀들(145) 내에 하부전극들(125)과 드레인패드(105)가 서로 연결되도록 수직하게 형성된 2개의 비어컨택들(150)을 포함한다.Referring to FIGS. 16 and 17, one side of the actuator 170 and the etch stop layer 115 is in contact with a portion where the drain pad 105 is located, and the other side of the actuator 170 and the etch stop layer 115 pass through the air gap 118. Membrane 120 stacked horizontally with respect to 115, two lower electrodes 125 formed side by side on both sides of membrane 120, and deformed layers 130 stacked on top of lower electrodes 125. ), Two upper electrodes 140 stacked on top of the strained layers 130, the strained layer 130, the lower electrodes 125, the membrane 120, and the etch stop layer from the other side of the strained layer 130. Two via holes 145 vertically formed through the 115 and the protection layer 110 to the drain pad 105, and the lower electrodes 125 and the drain pad 105 are disposed in the via holes 145. It includes two via contacts 150 formed vertically to be connected.

또한, 도 16을 참조하면 상기 멤브레인(120)은 지지부인 양측부가 상기 식각 방지층(115) 중 아래에 드래인패드(105)가 위치한 부분으로부터 수평하게 연장된 2개의 직사각의 형상을 가지며, 중앙부는 사각평판의 형상을 갖는 구조로 이루어진다. 따라서, 상기 2개의 하부전극들(125)은 각기 상기 멤브레인(120)의 양측부 상에 적층되며, 2개의 변형층들(130)은 각기 하부전극들(125) 보다 약간 좁은 면적을 갖는 직사각형의 형상으로 상기 2개의 하부전극들(125)의 상부에 적층되며, 2개의 상부전극들(140)은 각기 변형층들(130) 보다 약간 좁은 면적을 갖는 직사각형의 형상으로 상기 2개의 변형층들(130)의 일측 상부에 적층되며, 상기 2개의 변형층들(130)의 타측에는 각기 비어홀들(145)과 비어컨택들(150)이 형성된다. 그리고, 상기 멤브레인(120)의 양측부 상에는 각기 거울지지부들(175)이 형성되며, 상기 멤브레인(120)의 중앙부 상에는 거울지지부들(175)과 일체로 거울(160)이 형성된다. 그러므로 상기 거울(160)은 양측에 거울지지부들(175)이 돌출한 사각평판의 형상을 갖는다.In addition, referring to FIG. 16, the membrane 120 has two rectangular shapes in which both sides of the support part extend horizontally from a portion where the drain pad 105 is positioned below the etch stop layer 115. It has a structure having a shape of a square flat plate. Accordingly, the two lower electrodes 125 are respectively stacked on both sides of the membrane 120, and the two deformation layers 130 each have a rectangular shape having a slightly smaller area than the lower electrodes 125. The two upper electrodes 140 are stacked on top of the two lower electrodes 125, and the two upper electrodes 140 each have a rectangular shape having a slightly narrower area than the deformation layers 130. Stacked on one side of the 130, via holes 145 and via contacts 150 are formed on the other side of the two deforming layers 130, respectively. Mirror supports 175 are formed on both sides of the membrane 120, and mirrors 160 are integrally formed with the mirror supports 175 on the central portion of the membrane 120. Therefore, the mirror 160 has a shape of a square plate protruding from the mirror support parts 175 on both sides.

이하 본 실시예에 따른 박막형 광로조절 장치의 제조 방법을 도면을 참조하여 설명한다.Hereinafter, a manufacturing method of a thin film type optical path control device according to the present embodiment will be described with reference to the drawings.

도 18내지 도 22b는 본 발명의 실시예 2에 따른 박막형 광로조절 장치의 제조 공정도를 도시한 것이다. 도 18 내지 도 22b에 있어서, 도 15 내지 도 17과 동일한 부재들에 대해서는 동일한 참조번호를 사용한다.18 to 22b show a manufacturing process diagram of the thin film type optical path control apparatus according to the second embodiment of the present invention. In Figs. 18 to 22b, the same reference numerals are used for the same members as Figs. 15 to 17.

도 18를 참조하면, M× N (M, N은 자연수)개의 MOS 트랜지스터(도시되지 않음)가 내장되고, 상기 MOS 트랜지스터의 드레인 영역으로부터 연장되는 드레인패드(105)가 형성된 액티브매트릭스(100)의 상부에 보호층(110)을 적층한다. 보호층(110)은 인실리게이트유리(PSG)를 화학기상증착(CVD) 방법을 증착하여 약 0.1~1.0㎛ 정도의 두께로 형성한다. 상기 보호층(110)은 후속하는 공정 동안 MOS 트랜지스터가 내장된 액티브매트릭스(100)가 손상을 입는 것을 방지한다.Referring to FIG. 18, an M × N (M, N is a natural number) MOS transistor (not shown) is built in the active matrix 100 having a drain pad 105 extending from the drain region of the MOS transistor. The protective layer 110 is stacked on top. The protective layer 110 is formed of a thickness of about 0.1-1.0 μm by depositing in-situ glass (PSG) by chemical vapor deposition (CVD). The protective layer 110 prevents damage to the active matrix 100 in which the MOS transistor is embedded during the subsequent process.

상기 보호층(110)의 상부에는 식각방지층(115)이 적층된다. 식각방지층(115)은 질화물을 저압 화학기상증착(LPCVD) 방법을 이용하여 약 1000~2000Å 정도의 두께를 갖도록 형성한다. 상기 식각방지층(115)은 광원으로부터 입사된 광에 의한 광전류를 차단하며 동시에 상기 액티브매트릭스(100) 및 보호층(110)이 후속되는 식각공정 동안 식각되는 것을 방지한다.An etch stop layer 115 is stacked on the passivation layer 110. The etch stop layer 115 is formed to have a thickness of about 1000 ~ 2000Å by using a low pressure chemical vapor deposition (LPCVD) method. The etch stop layer 115 blocks photocurrent due to light incident from the light source and simultaneously prevents the active matrix 100 and the protective layer 110 from being etched during the subsequent etching process.

상기 식각방지층(115)의 상부에는 희생층(117)이 적층된다. 희생층(117)은 인실리게이트유리(PSG)를 대기압 화학기상증착(APCVD) 방법으로 0.5~4.0㎛ 정도의 두께를 갖게 형성한다. 이 경우, 희생층(117)은 상기 MOS 트랜지스터가 내장된 액티브매트릭스(100)의 상부를 덮고 있으므로 그 표면의 평탄도가 매우 불량하다. 따라서, 상기 희생층(117)의 표면을 스핀 온 글래스(SOG)를 사용하는 방법 또는 화학기계적연마(CMP) 방법을 이용하여 평탄화시킨다. 이어서, 희생층(117) 중 아래에 드레인패드(105)가 형성되어 있는 부분을 식각하여 상기 식각방지층(117)의 일부를 노출시킴으로서 액츄에이터(170)의 지지부가 형성될 곳을 만든다.The sacrificial layer 117 is stacked on the etch stop layer 115. The sacrificial layer 117 is formed to have a thickness of about 0.5 μm to about 4.0 μm by using in-situ glass (PSG) by atmospheric chemical vapor deposition (APCVD). In this case, since the sacrificial layer 117 covers the upper portion of the active matrix 100 in which the MOS transistor is embedded, the surface flatness is very poor. Therefore, the surface of the sacrificial layer 117 is planarized by using spin on glass (SOG) or chemical mechanical polishing (CMP). Subsequently, a portion of the sacrificial layer 117 in which the drain pad 105 is formed is etched to expose a portion of the etch stop layer 117, thereby forming a place where the support portion of the actuator 170 is to be formed.

상기 노출된 식각방지층(115) 및 희생층(117)의 상부에 멤브레인(120)을 적층한다. 멤브레인(120)은 질화물을 저압 화학기상증착(LPCVD) 방법으로 증착하여 약 0.1~1.0㎛ 정도의 두께를 갖게 형성한다. 이어서, 백금 또는 백금-탄탈륨 등의 금속으로 구성된 신호전극인 하부전극(125)을 멤브레인(120)의 상부에 적층한다. 상기 하부전극(125)은 스퍼터링 방법을 이용하여 약 0.1~1.0㎛ 정도의 두께를 갖도록 형성한다. 하부전극(125)에는 화상신호가 액티브매트릭스(100)에 내장된 MOS 트랜지스터로부터 드레인패드(105)를 통하여 인가된다. 상기 하부전극(125)의 상부에는 변형층(130)이 적층된다. 변형층(130)은 PZT 또는 PLZT 등의 압전 물질을 졸-겔(Sol-Gel)법, 스퍼터링 방법 또는 화학기상증착(CVD) 방법을 이용하여 약 0.1~1.0㎛, 바람직하게는 약 0.4㎛ 정도의 두께를 갖게 형성한다. 이어서, 급속열처리(RTA) 방법을 이용하여 상기 변형층(130)을 구성하는 압전물질을 상변이시킨다.The membrane 120 is stacked on the exposed etch stop layer 115 and the sacrificial layer 117. The membrane 120 is formed to have a thickness of about 0.1 ~ 1.0㎛ by depositing nitride by low pressure chemical vapor deposition (LPCVD) method. Subsequently, the lower electrode 125, which is a signal electrode made of metal such as platinum or platinum-tantalum, is stacked on the membrane 120. The lower electrode 125 is formed to have a thickness of about 0.1 to 1.0 μm using a sputtering method. An image signal is applied to the lower electrode 125 through the drain pad 105 from the MOS transistor embedded in the active matrix 100. The strained layer 130 is stacked on the lower electrode 125. Deformation layer 130 is a piezoelectric material such as PZT or PLZT using a sol-gel (Sol-Gel) method, sputtering method or chemical vapor deposition (CVD) method of about 0.1 ~ 1.0㎛, preferably about 0.4㎛ Form to have a thickness of. Subsequently, the piezoelectric material constituting the strained layer 130 is phase shifted by using a rapid heat treatment (RTA) method.

상부전극(140)은 상기 변형층(130)의 상부에 적층된다. 상부전극(140)은 알루미늄, 백금 또는 은 등을 스퍼터링 방법을 이용하여 약 0.1~1.0㎛ 정도의 두께를 가지도록 형성한다. 상기 상부전극(140)은 공통전극으로서 바이어스 신호가 인가된다. 따라서, 상기 하부전극(125)에 화상신호가 인가되고 상부전극(140)에 바이어스 신호가 인가되면, 상부전극(140)과 하부전극(125) 사이에 전위차에 따른 전기장이 발생한다. 이 전기장에 의하여 변형층(130)이 변형을 일으키게 된다.The upper electrode 140 is stacked on top of the strained layer 130. The upper electrode 140 is formed to have a thickness of about 0.1 to 1.0 μm using aluminum, platinum, or silver by a sputtering method. The upper electrode 140 is applied with a bias signal as a common electrode. Therefore, when an image signal is applied to the lower electrode 125 and a bias signal is applied to the upper electrode 140, an electric field is generated according to a potential difference between the upper electrode 140 and the lower electrode 125. The deformed layer 130 causes deformation by this electric field.

도 19a 및 도 19b를 참조하면, 상기 상부전극(140)의 상부에 제6 포토레지스트(도시되지 않음)를 스핀코팅 방법으로 도포한 후, 이를 패터닝하여 2개의 나란한 직사각형의 상부전극들(140)을 형성한다. 이어서, 상기 제6 포토레지스트를 제거한 후, 상기 패터닝된 상부전극들(140) 및 변형층(130)의 상부에 제7 포토레지스트(도시되지 않음)를 스핀코팅 방법으로 도포한 후, 패터닝하여 서로 나란한 2개의 변형층들(130)이 각기 상부전극들(140)보다 약간 넓은 직사각형의 형상을 갖도록 한다. 계속하여, 상기 제7 포토레지스트를 제거한 후, 상기 상부전극들(140), 변형층들(130) 및 하부전극(125)의 상부에 제8 포토레지스트(도시되지 않음)를 스핀코팅 방법으로 도포한 후, 이를 패터닝하여 각기 상기 변형층들(130)보다 약간 넓으며 일측이 길게 연장된 직사각형의 형상을 갖는 2개의 하부전극들(125)을 형성한다. 상기 하부전극들(125)의 일측 연장된 부분의 상부에는 각기 거울지지부들(175)이 형성된다.19A and 19B, a sixth photoresist (not shown) is coated on the upper electrode 140 by spin coating, and then patterned to form two parallel rectangular upper electrodes 140. To form. Subsequently, after the sixth photoresist is removed, a seventh photoresist (not shown) is coated on the patterned upper electrodes 140 and the deformation layer 130 by spin coating, and then patterned to each other. Two side-by-side deformation layers 130 have a rectangular shape slightly wider than the upper electrodes 140, respectively. Subsequently, after the seventh photoresist is removed, an eighth photoresist (not shown) is applied on the upper electrodes 140, the deformation layers 130, and the lower electrode 125 by spin coating. Afterwards, the lower electrode 125 is formed to have two lower electrodes 125 each having a rectangular shape slightly wider than the deformation layers 130 and extending from one side thereof. Mirror support parts 175 are formed on upper portions of one side of the lower electrodes 125, respectively.

도 20a 및 도 20b를 참조하면, 상기 2개의 변형층들(130) 중 아래에 드레인패드(105)가 위치한 부분으로부터 변형층들(130), 하부전극들(125), 멤브레인(120), 식각방지층(115), 그리고 보호층(110)을 차례로 식각하여 2개의 비어홀들(145)을 형성한 후, 상기 비어홀들(145)의 내부에 텅스텐, 알루미늄, 백금 또는 티타늄 등의 금속을 스퍼터링방법으로 증착하여 상기 드레인패드(105)와 하부전극들(125)이 전기적으로 연결되도록 2개의 비어컨택(150)을 형성한다. 상기 2개의 비어컨택들(150)은 각기 상기 비어홀들(145) 내에서 하부전극(125)로부터 드레인패드(105)의 상부까지 수직하게 형성된다. 화상신호는 액티브매트릭스(100)에 내장된 MOS 트랜지스터로부터 드레인패드(105) 및 비어컨택들(150)을 통하여 하부전극들(125)에 인가된다. 이후에, 상기 제8 포토레지스트를 제거한다.Referring to FIGS. 20A and 20B, the strained layers 130, the lower electrodes 125, the membrane 120, and the etching may be formed from a portion of the two strained layers 130 at which the drain pad 105 is disposed below. After the protective layer 115 and the protective layer 110 are sequentially etched to form two via holes 145, a metal such as tungsten, aluminum, platinum or titanium is sputtered inside the via holes 145. Deposition is performed to form two via contacts 150 to electrically connect the drain pad 105 and the lower electrodes 125. The two via contacts 150 are vertically formed from the lower electrode 125 to the top of the drain pad 105 in the via holes 145, respectively. The image signal is applied to the lower electrodes 125 through the drain pad 105 and the via contacts 150 from the MOS transistor embedded in the active matrix 100. Thereafter, the eighth photoresist is removed.

도 21a 및 도 21b를 참조하면, 상기 패터닝된 2개의 하부전극들(125) 및 비어홀들(145)의 상부에 제9 포토레지스트(도시되지 않음)를 스핀코팅 방법으로 도포한 후, 멤브레인(120)의 양측부는 각기 하부전극들(125) 보다 약간 넓은 직사각형의 형상을 가지며, 이와 일체로 형성된 멤브레인(120)의 중앙부는 사각평판의 구조를 갖도록 멤브레인(120)을 패터닝한다. 즉, 도 21b에 도시한 바와 같이 멤브레인(120)의 비어홀(145)이 형성된 지지부로부터 2개의 직사각형의 암들이 형성되고, 이러한 암들 사이에 암들보다 넓은 면적을 갖는 사각평판이 동일 평면상에서 형성된 형상를 가진다. 이어서, 상기 제9 포토레지스트를 제거한다. 상기와 같이 멤브레인(120)이 패터닝된 결과 상기 희생층(117)의 일부가 노출된다.21A and 21B, after a ninth photoresist (not shown) is coated on the patterned lower electrodes 125 and the via holes 145 by a spin coating method, the membrane 120 is applied. Each side portion of the N) has a rectangular shape slightly wider than the lower electrodes 125, and the center portion of the membrane 120 integrally formed thereon patterns the membrane 120 to have a square plate structure. That is, as shown in FIG. 21B, two rectangular arms are formed from the support portion on which the via hole 145 of the membrane 120 is formed, and a square plate having a larger area than the arms is formed on the same plane between the arms. . Subsequently, the ninth photoresist is removed. As a result of the patterning of the membrane 120, a portion of the sacrificial layer 117 is exposed.

도 22a 및 도 22b를 참조하면, 상기 노출된 희생층(117) 및 멤브레인(120)의 상부에 제10 포토레지스트(도시되지 않음)을 스핀코팅 방법으로 도포한 후, 상기 멤브레인(120)의 중앙부인 사각평판 및 하부전극들(125)의 일측이 각기 노출되도록 제10 포토레지스트를 패터닝한다. 이어서, 상기 노출된 멤브레인(120)의 상부 및 하부전극들(125)일측 상에 은, 백금 또는 알루미늄 등의 금속을 약 0.3~2.0㎛ 정도의 두께로 스퍼터링한 후, 이를 패터닝하여 상기 노출된 멤브레인(120)의 형상과 동일한 형상을 갖는 거울(160)과 하부전극들(125)의 일측 상부에 거울(160)과 일체로 사각형의 형상을 갖는 거울지지부들(175)을 동시에 형성한다. 따라서, 상기 거울(160)은 양측에 거울지지부들(175)이 돌출된 평판의 형상을 가진다. 하부전극들(125) 및 거울(160)에 부착된 거울지지부들(175)은 거울(160)이 소정의 각도를 가지고 변형을 일으킬 때, 거울(160)을 지지하여 소정의 경사 각도를 유지하게 한다.22A and 22B, after a tenth photoresist (not shown) is coated on the exposed sacrificial layer 117 and the membrane 120 by a spin coating method, a central portion of the membrane 120 is applied. The tenth photoresist is patterned such that one side of the phosphor plate and the lower electrodes 125 are exposed. Subsequently, a metal such as silver, platinum, or aluminum is sputtered to a thickness of about 0.3 to 2.0 μm on one side of the upper and lower electrodes 125 of the exposed membrane 120, and then patterned to expose the exposed membrane. The mirror 160 having the same shape as the shape of 120 and the mirror support parts 175 having a rectangular shape integrally with the mirror 160 are simultaneously formed on one side of the lower electrodes 125. Therefore, the mirror 160 has a shape of a flat plate protruding the mirror support parts 175 on both sides. The lower electrodes 125 and the mirror supports 175 attached to the mirror 160 support the mirror 160 to maintain the predetermined tilt angle when the mirror 160 is deformed at a predetermined angle. do.

계속하여, 상기 제10 포토레지스트 및 상기 희생층(117)을 식각한 후, 세정 및 건조하여 M× N개의 TMA 소자를 완성한 후, 크롬(Cr), 니켈(Ni) 또는 금(Au) 등의 금속을 스퍼터링 방법 또는 증착(evaporation) 방법을 이용하여 액티브매트릭스(100)의 하단에 증착시켜 오믹컨택(도시되지 않음)을 형성한다. 그리고, 후속하는 공통전극인 2개의 상부전극들(140)에 바이어스 신호를 인가하고 신호전극인 2개의 하부전극(125)에 화상신호를 인가하기 위한 TCP 본딩을 대비하여 액티브매트릭스(100)를 자른다. 이 경우, 후속되는 공정을 대비하여 액티브매트릭스(100)의 두께까지만 잘라낸다. 이어서, TMA 패널(panel)의 패드(도시되지 않음)과 TCP의 패드(도시되지 않음)을 연결하여 TMA 모듈의 제조를 완성한다.Subsequently, the tenth photoresist and the sacrificial layer 117 are etched, washed and dried to complete M × N TMA elements, and then chromium (Cr), nickel (Ni), gold (Au), or the like. The metal is deposited on the bottom of the active matrix 100 using a sputtering method or an evaporation method to form an ohmic contact (not shown). Then, the active matrix 100 is cut in preparation for TCP bonding for applying a bias signal to two upper electrodes 140, which are the common electrodes, and an image signal, for the two lower electrodes 125, which are signal electrodes. . In this case, only the thickness of the active matrix 100 is cut in preparation for the subsequent process. Subsequently, the pad (not shown) of the TMA panel and the pad (not shown) of the TCP are connected to complete the manufacture of the TMA module.

상술한 본 실시예에 따른 박막형 광로조절 장치에 있어서, 2개의 상부전극들(140)에는 TCP의 패드 및 TMA 패널의 패드를 통하여 바이어스 신호가 인가된다. 동시에 상기 TCP의 패드 및 TMA 패널의 패드를 통하여 전달된 화상신호는 상기 액티브매트릭스(100)에 내장된 MOS 트랜지스터와 드레인패드(105) 및 2개의 비어컨택들(150)을 통하여 2개의 하부전극들(125)에 인가된다. 따라서, 상기 상부전극들(140)과 2개의 하부전극들(125) 사이에 각각 전기장이 발생하며, 이 전기장에 의하여 상부전극(140)과 하부전극(125) 사이의 2개의 변형층들(130)이 변형을 일으킨다. 상기 변형층들(130)은 각기 상기 전기장에 대하여 직교하는 방향으로 수축하며, 상기 변형층들(130) 및 멤브레인(120)을 포함하는 액츄에이터(170)는 소정의 각도를 가지고 상방으로 휘어진다. 광원으로부터 입사되는 광을 반사하는 거울(160)은 상기 멤브레인(120)의 상부에 형성되어 있으므로 액츄에이터(170)와 같은 구동 각도로 경사지게 된다. 이에 따라서 거울(160)은 입사광을 소정의 각도로 반사하며, 반사된 광은 슬릿을 통과하여 스크린에 화상을 맺는다.In the above-described thin film type optical path control device according to the present embodiment, a bias signal is applied to two upper electrodes 140 through a pad of a TCP and a pad of a TMA panel. At the same time, the image signal transmitted through the pad of the TCP and the pad of the TMA panel is transferred through the MOS transistor and the drain pad 105 embedded in the active matrix 100 and the two bottom electrodes 150 through the two via contacts 150. Is applied to 125. Accordingly, an electric field is generated between the upper electrodes 140 and the two lower electrodes 125, respectively, and the two strained layers 130 between the upper electrode 140 and the lower electrode 125 are generated by the electric field. ) Causes this deformation. The strained layers 130 respectively contract in a direction orthogonal to the electric field, and the actuator 170 including the strained layers 130 and the membrane 120 is bent upward at a predetermined angle. Since the mirror 160 reflecting the light incident from the light source is formed on the membrane 120, the mirror 160 is inclined at the same driving angle as the actuator 170. Accordingly, the mirror 160 reflects incident light at a predetermined angle, and the reflected light passes through the slit to form an image on the screen.

[실시예 3]Example 3

도 23는 본 발명의 실시예 3에 따른 박막형 광로조절 장치의 평면도를 도시한 것이고, 도 24는 도 23에 도시한 장치의 사시도를 도시한 것이며, 도 25는 도 24에 도시한 장치를 D-D' 선으로 자른 단면도를 도시한 것이다. 도 23 내지 도 25에 있어서 도 6 내지 도 8과 동일한 부재들에 대해서는 동일한 참조 번호를 사용한다.FIG. 23 is a plan view showing a thin film type optical path adjusting device according to Embodiment 3 of the present invention, FIG. 24 is a perspective view of the device shown in FIG. 23, and FIG. 25 is a DD 'of the device shown in FIG. The cross-sectional view is shown in a line. In FIGS. 23 to 25, the same reference numerals are used for the same members as in FIGS. 6 to 8.

도 23, 도 24 및 도 25를 참조하면, 본 실시예에 따른 박막형 광로조절 장치는 액티브매트릭스(100), 액티브매트릭스(100)의 상부에 형성된 액츄에어터(170), 그리고 거울(160)을 포함한다. 액티브매트릭스(100)는, 드레인패드(105), 액티브매트릭스(100) 및 드레인패드(105)의 상부에 적층된 보호층(110) 그리고 보호층(110)의 상부에 적층된 식각방지층(115)을 포함한다.Referring to FIGS. 23, 24, and 25, the thin film type optical path control apparatus according to the present embodiment includes an active matrix 100, an actuator 170 formed on the active matrix 100, and a mirror 160. Include. The active matrix 100 includes a drain pad 105, an active matrix 100, and a protective layer 110 stacked on the drain pad 105, and an etch stop layer 115 stacked on the protective layer 110. It includes.

도 23 및 도 24를 참조하면, 액츄에이터(170), 상기 식각방지층(115) 중 아래에 드레인패드(105)가 위치한 부분에 그 일측이 접촉되며 타측이 에어갭(118)을 개재하여 식각방지층(115)과 대하여 수평하게 적층된 멤브레인(120), 멤브레인(120)의 양측부 상에 평행하게 적층된 2개의 하부전극들(125), 하부전극들(125)의 상부에 적층된 2개의 변형층들(130), 변형층들(130)의 상부에 적층된 2개의 상부전극들(140), 변형층들(130)의 타측으로부터 변형층들(130), 하부전극(125), 멤브레인(120), 식각방지층(115) 및 보호층(110)을 통하여 상기 드레인패드(105)까지 수직하게 형성된 2개의 비어홀들(145), 그리고 비어홀들(145) 내에 상기 하부전극들(125)과 드레인패드(105)가 서로 연결되도록 형성된 2개의 비어컨택들(150)을 포함한다.Referring to FIGS. 23 and 24, one side of the actuator 170 and the etch stop layer 115 may be in contact with a portion where the drain pad 105 is disposed, and the other side thereof may be disposed through the air gap 118. Membrane 120 stacked horizontally with respect to 115, two lower electrodes 125 stacked in parallel on both sides of membrane 120, and two strained layers stacked on top of lower electrodes 125. , 130, two upper electrodes 140 stacked on top of the strained layers 130, strained layers 130, a lower electrode 125, and a membrane 120 from the other side of the strained layers 130. ), Two via holes 145 vertically formed through the etch stop layer 115 and the protective layer 110 to the drain pad 105, and the lower electrodes 125 and the drain pad in the via holes 145. 105 includes two via contacts 150 formed to be connected to each other.

또한, 도 24을 참조하면 상기 멤브레인(120)의 지지부인 양측부는 상기 식각방지층(115) 중 아래에 드래인패드(105)가 위치한 부분으로부터 수평하게 형성된 2개의 직사각형의 암들의 형상을 갖고, 멤브레인(120)의 중앙부는 상기 암들 사이에 소정의 간격을 개재하여 2개의 사각 평판이 동일 평면상에서 각기 상기 암들과 일체로 형성된 형상을 갖는다. 상기 멤브레인(120)의 중앙부인 2개의 사각평판들은 각기 거울(160)을 지지한다. 상기 2개의 하부전극들(125)은 각기 상기 멤브레인(120)의 양측부 상에 적층되며, 2개의 변형층들(130)은 각기 하부전극들(125) 보다 약간 좁은 면적을 갖는 직사각형의 형상으로 상기 하부전극들(125)의 상부에 적층되며, 2개의 상부전극들(140)은 각기 변형층들(130) 보다 약간 좁은 면적을 갖는 직사각형의 형상으로 상기 변형층들(130)의 일측 상부에 적층되며, 상기 변형층들(130)의 타측에는 각기 비어홀들(145)과 비어컨택들(150)이 형성된다. 상기 멤브레인(120)의 중앙부 상에는 거울(160)이 형성된다. 거울(160) 사각평판의 구조를 갖는다.In addition, referring to FIG. 24, both sides of the support portion of the membrane 120 have the shape of two rectangular arms formed horizontally from a portion of the anti-etching layer 115 where the drain pad 105 is located below. The central portion of 120 has a shape in which two rectangular flat plates are integrally formed with the arms on the same plane, with a predetermined gap between the arms. Two square plates, which are the central portions of the membrane 120, each support the mirror 160. The two lower electrodes 125 are respectively stacked on both sides of the membrane 120, and the two deformation layers 130 have a rectangular shape with a slightly smaller area than the lower electrodes 125. Stacked on top of the lower electrodes 125, the two upper electrodes 140 each have a rectangular shape with a slightly narrower area than the strained layers 130, and is disposed on one side of the strained layers 130. The via holes 145 and the via contacts 150 are formed on the other side of the deformation layers 130. The mirror 160 is formed on the central portion of the membrane 120. The mirror 160 has a square flat structure.

본 실시예에 있어서, 멤브레인(120)을 패터닝하는 공정과 거울(160)을 형성하는 공정을 제외하면 상술한 실시예 2와 그 제조방법이 동일하다. 본 실시예에 따른 멤브레인(120)은 양측부가 지지부로부터 수평하게 연장된 2개의 직사각의 형상을 가지며, 중앙부가 소정의 간격을 두고 2개의 사각평판이 양측부와 일체로 형성된 구조를 갖도록 패터닝되며, 이러한 패터닝 공정은 멤브레인(120)의 형상을 제외하면 실시예 2에 따른 멤브레인의 패터닝 공정과 동일하다. 또한, 거울(160)을 형성하는 공정도 양측의 거울지지부들을 제외하면 실시예 2의 경우와 동일하다. 즉, 본 실시예에 있어서는 실시예 2에 비하여 멤브레인(120)이 다른 형상을 가지며, 거울(160)도 거울지지부가 없는 사각형 평판의 형상를 갖는다.In the present embodiment, except for the process of patterning the membrane 120 and the process of forming the mirror 160 is the same as the second embodiment and the manufacturing method described above. The membrane 120 according to the present embodiment is patterned so that both sides have two rectangular shapes extending horizontally from the support portion, and the center portion has a structure in which two square plates are integrally formed with both sides at predetermined intervals. This patterning process is the same as the patterning process of the membrane according to Example 2 except for the shape of the membrane 120. In addition, the process of forming the mirror 160 is also the same as in the second embodiment except for the mirror support on both sides. That is, in this embodiment, compared with the second embodiment, the membrane 120 has a different shape, and the mirror 160 also has a shape of a rectangular flat plate without a mirror support.

그리고, 이후의 TMA 모듈을 제조하는 공정 및 본 실시예에 따른 박막형 광로조절 장치의 동작은 상술한 본 발명의 실시예 2의 경우와 동일하다.The process of manufacturing the TMA module and the operation of the thin film type optical path control apparatus according to the present embodiment are the same as those of the second embodiment of the present invention.

종래의 박막형 광로조절 장치에 있어서는 거울부와 구동부가 일체로 형성됨으로서 거울부의 면적보다 구동부의 면적이 더 넓게 되어 입사되는 광에 비하여 반사광속이 적게되어 실제 소자의 면적에 비하여 광효율이 떨어졌었다. 또한, 구동부의 일부에서 입사되는 광이 반사됨으로 인하여 거울부에서 반사되는 광과 광산란을 일으켜 스크린에 투영되는 화상의 화질을 저하시키게 된다. 그러나, 본 발명에 따르면, 구동부의 하부인 멤브레인의 양측부는 드레인패드가 위치한 부분 및 이와 인접한 부분으로부터 연장된 직사각형의 형상을 갖고, 중앙부는 넓은 면적의 사각평판의 형상을 갖거나, 2개의 소정의 간격으로 분리된 사각평판의 형상를 갖는다. 거울은 상기 멤브레인의 중앙부 상부에 동일한 형상 또는 보다 넓은 면적을 갖는 사각평판의 구조를 갖는다. 따라서, 상기와 같이 거울을 구동부와 분리하여 형성하기 때문에, 입사광의 광효율을 최대로 향상시킬 수 있으며 화상의 화질을 종래에 비하여 현저하게 향상시킬 수 있다.In the conventional thin film type optical path control device, since the mirror part and the driving part are integrally formed, the area of the driving part is wider than the area of the mirror part, so that the reflected light beam is smaller than that of the incident light, thereby reducing the light efficiency compared to the actual device area. In addition, the light incident from a portion of the driving unit is reflected, causing light scattering with the light reflected from the mirror unit, thereby degrading the image quality of the image projected on the screen. However, according to the present invention, both sides of the membrane, which is the lower part of the driving unit, have a rectangular shape extending from a portion where the drain pad is located and an adjacent portion thereof, and the central portion has a shape of a square flat plate having a large area, or two predetermined portions. It has the shape of square flat plates separated by intervals. The mirror has a rectangular flat structure having the same shape or a larger area above the central portion of the membrane. Therefore, since the mirror is formed separately from the driving unit as described above, the light efficiency of incident light can be improved to the maximum, and the image quality of the image can be remarkably improved as compared with the prior art.

이상, 본 발명을 바람직한 실시예들에 의하여 상세하게 설명 및 도시하였지만, 본 발명은 이에 의하여 제한되는 것이 아니라 당 분야에서 통상의 지식을 가진 자가 통상적인 범위 내에서 이를 변형하는 것이나 개량하는 것이 가능하다.The present invention has been described and illustrated in detail by the preferred embodiments, but the present invention is not limited thereto, and it is possible for a person skilled in the art to modify or improve the present invention within a conventional range. .

Claims (13)

M× N(M, N은 자연수)개의 MOS 트랜지스터가 내장되고, 상기 트랜지스터의 드레인으로부터 연장되는 드레인패드가 형성된 액티브매트릭스를 제공하는 단계; 상기 액티브매트릭스의 상부에 멤브레인을 형성하는 단계; 상기 멤브레인의 상부에 하부전극을 형성하는 단계; 상기 하부전극의 상부에 변형층을 형성하는 단게; 상기 변형층의 상부에 상부전극을 형성하는 단계; 상기 상부전극, 상기 변형층, 상기 하부전극을 차례로 패터닝하는 단계; 상기 멤브레인을 패터닝하여 양측부가 상기 드레인패드가 위치한 부분 및 이와 인접한 부분으로부터 수평하게 연장된 직사각형의 형상을 가지며, 중앙부가 사각평판의 형상을 갖는 구조의 멤브레인을 형성하는 단게; 그리고 상기 패터닝된 멤브레인의 상부에 거울을 형성하는 단계를 포함하는 박막형 광로조절 장치의 제조방법.Providing an active matrix having M × N (M, N is a natural number) MOS transistors embedded therein and having drain pads extending from the drains of the transistors; Forming a membrane on top of the active matrix; Forming a lower electrode on the membrane; Forming a strained layer on the lower electrode; Forming an upper electrode on the strain layer; Patterning the upper electrode, the strain layer, and the lower electrode in sequence; Patterning the membrane so that both sides have a rectangular shape extending horizontally from a portion where the drain pad is located and an adjacent portion thereof, and a central portion forming a membrane having a rectangular flat plate shape; And forming a mirror on top of the patterned membrane. 제1항에 있어서, 상기 액티브매트릭스를 제공하는 단계는, ⅰ) 상기 액티브매트릭스와 상기 드레인패드의 상부에 상기 액티브매트릭스를 보호하는 보호층을 형성하는 단계, ⅱ) 상기 보호층의 상부에 상기 보호층과 상기 액티브매트릭스가 식각되는 것을 방지하는 식각방지층을 형성하는 단계, ⅲ) 상기 식각방지층의 상부에 희생층을 형성하는 단계, 그리고 ⅳ) 상기 희생층을 패터닝하여 상기 식각방지층 중 아래에 상기 드레인패드가 위치한 부분을 노출시키는 단계를 더 포함하는 것을 특징으로 하는 박막형 광로조절 장치의 제조방법.The method of claim 1, wherein the providing of the active matrix comprises: i) forming a protective layer on the active matrix and the drain pad to protect the active matrix; ii) forming the protective layer on top of the protective layer. Forming an etch stop layer that prevents the layer and the active matrix from being etched; iii) forming a sacrificial layer on top of the etch stop layer, and iii) patterning the sacrificial layer to form a drain below the etch stop layer. The method of manufacturing a thin film type optical path control device further comprising the step of exposing the pad position. 제2항에 있어서, 상기 멤브레인을 패터닝하는 단계는 상기 변형층으로부터 상기 하부전극, 상기 멤브레인, 상기 식각방지층 및 상기 보호층을 통하여 상기 드레인패드까지 비어홀을 형성하는 단계 및 상기 비어홀 내에 상기 하부전극과 상기 드레인패드를 서로 연결하는 비어컨택을 형성하는 단게 후에 수행되는 것을 특징으로 하는 박막형 광로조절 장치의 제조방법.3. The method of claim 2, wherein the patterning of the membrane comprises: forming a via hole from the strained layer to the drain pad through the lower electrode, the membrane, the etch stop layer, and the protective layer; And a step of forming via contacts connecting the drain pads to each other. 제1항에 있어서, 상기 상부전극, 상기 변형층 및 상기 하부전극을 차례로 패터닝하는 단계는 상기 상부전극, 상기 변형층 및 상기 하부전극이 각기 거울상의 'ㄷ'자의 형상을 갖도록 상기 상부전극, 상기 변형층 및 상기 하부전극을 순차적으로 식각하는 단계인 것을 특징으로 하는 박막형 광로조절 장치의 제조방법.The method of claim 1, wherein the patterning of the upper electrode, the strained layer, and the lower electrode in sequence comprises: forming the upper electrode, the strained layer, and the lower electrode so as to have a mirror-shaped 'c' shape. A method of manufacturing a thin film type optical path control device, characterized in that the step of sequentially etching the strained layer and the lower electrode. 제4항에 있어서, 상기 상부전극, 상기 변형층 및 상기 하부전극을 차례로 패터닝하는 단계는, 상기 변형층이 상기 하부전극 보다 좁은 면적을 가지며, 상기 상부전극이 상기 변형층 보다 좁은 면적을 가지고, 상기 하부전극, 상기 변형층 및 상기 상부전극이 함께 피라미드의 구조로 패터닝하는 단계인 것을 특징으로 하는 박막형 광로조절 장치의 제조방법.The method of claim 4, wherein the patterning of the upper electrode, the strain layer, and the lower electrode in sequence comprises: the strain layer has a smaller area than the lower electrode, and the upper electrode has a smaller area than the strain layer, And the lower electrode, the strain layer and the upper electrode are patterned together into a pyramid structure. 제5항에 있어서, 상기 거울을 형성하는 단계는, ⅰ) 상기 멤브레인의 상부에 포토레지스트를 도포하는 단계, ⅱ) 상기 포토레지스트를 패터닝하여 상기 멤브레인의 중앙부를 노출시킨 후, 은(Ag), 알루미늄(Al) 또는 백금(Pt)을 스터퍼링하는 단계 및 ⅲ) 상기 스퍼터링된 은, 알루미늄 또는 백금을 사각평판의 형상으로 패터닝하는 단계를 더 포함하는 것을 특징으로 하는 박막형 광로조절 장치의 제조방법.The method of claim 5, wherein the forming of the mirror comprises: i) applying a photoresist on top of the membrane, ii) patterning the photoresist to expose a central portion of the membrane, followed by silver (Ag), Step of sputtering aluminum (Al) or platinum (Pt) and iii) Patterning the sputtered silver, aluminum or platinum in the shape of a square flat plate further comprising the step of manufacturing a thin film type optical path control device. M× N(M, N은 자연수)개의 MOS 트랜지스터가 내장되고, 상기 트랜지스터의 드레인으로부터 연장되는 드레인패드가 형성된 액티브매트릭스를 제공하는 단계; 상기 액티브매트릭스의 상부에 멤브레인을 형성하는 단계; 상기 멤브레인의 상부에 하부전극을 형성하는 단계; 상기 하부전극의 상부에 변형층을 형성하는 단계; 상기 변형층의 상부에 상부전극을 형성하는 단계; 상기 상부전극, 상기 변형층 및 상기 하부전극을 차례로 패터닝하여 각기 2개의 상부전극들, 2개의 변형층들 및 2개의 하부전극들을 형성하는 단계; 상기 멤브레인을 패터닝하는 단계; 그리고 상기 패터닝된 멤브레인의 상부에 거울을 형성하는 단계를 포함하는 박막형 광로조절 장치의 제조방법.Providing an active matrix having M × N (M, N is a natural number) MOS transistors embedded therein and having drain pads extending from the drains of the transistors; Forming a membrane on top of the active matrix; Forming a lower electrode on the membrane; Forming a strained layer on the lower electrode; Forming an upper electrode on the strain layer; Patterning the upper electrode, the strain layer, and the lower electrode in order to form two upper electrodes, two strain layers, and two lower electrodes, respectively; Patterning the membrane; And forming a mirror on top of the patterned membrane. 제7항에 있어서, 상기 액티브매트릭스를 제공하는 단계는, ⅰ) 상기 액티브매트릭스 및 상기 드레인패드의 상부에 상기 액티브매트릭스를 보호하는 보호층을 형성하는 단계, ⅱ) 상기 보호층의 상부에 상기 보호층 및 상기 액티브매트릭스가 식각되는 것을 방지하는 식각방지층을 형성하는 단계, ⅲ) 상기 식각방지층의 상부에 희생층을 형성하는 단계 그리고 ⅳ) 상기 희생층의 일부를 식각하여 상기 식각방지층 중 아래에 상기 드레인패드가 위치한 부분을 노출시키는 단계를 더 포함하며, 상기 하부전극들을 형성하는 단계는 각기 상기 변형층들로부터 상기 하부전극들, 상기 멤브레인, 상기 식각방지층 및 상기 보호층을 통하여 상기 드레인패드까지 2개의 비어홀들을 형성하는 단계 그리고 상기 비어홀들 내에 상기 하부전극들과 상기 드레인패드를 각기 연결하는 2개의 비어컨택들을 형성하는 단계를 더 포함하는 것을 특징으로 하는 박막형 광로조절 장치의 제조방법.The method of claim 7, wherein the providing of the active matrix comprises: i) forming a protective layer on the active matrix and the drain pad to protect the active matrix; ii) forming the protective layer on top of the protective layer. Forming an etch stop layer preventing the layer and the active matrix from being etched; iii) forming a sacrificial layer on top of the etch stop layer; and iii) etching a portion of the sacrificial layer to etch the lower portion of the etch stop layer. And exposing a portion where the drain pad is located, wherein forming the lower electrodes is performed from the strained layers to the drain pad through the lower electrodes, the membrane, the etch stop layer, and the protective layer, respectively. Forming two via holes and forming the lower electrodes and the drain pad in the via holes. The method of manufacturing a thin film type optical path control device, characterized in that it further comprises the step of forming two via contacts respectively connecting. 제7항에 있어서, 상기 2개의 상부전극들, 상기 2개의 변형층들 및 상기 2개의 하부전극들을 형성하는 단계는, 상기 변형층들이 각기 상기 상부전극들 보다 넓은 면적의 직사각형의 형상을 가지고, 상기 하부전극들은 각기 일측이 길게 연장되어 상기 변형층들 보다 넓은 직사각형의 형상을 가지며, 상기 하부전극들, 상기 변형층들 및 상기 상부전극들이 함께 피라미드의 구조로 적층되도록 패터닝하는 단계인 것을 특징으로 하는 박막형 광로조절 장치의 제조방법.The method of claim 7, wherein the forming of the two upper electrodes, the two deforming layers, and the two lower electrodes has a rectangular shape having a larger area than the upper electrodes, respectively. Each of the lower electrodes extends one side thereof to have a rectangular shape wider than the strained layers, and patterning the lower electrodes, the strained layers, and the upper electrodes stacked together in a pyramid structure. Method of manufacturing a thin film type optical path control device. 제9항에 있어서, 상기 멤브레인을 패터닝하는 단계는, 양측부가 상기 드레인패드가 위치한 부분으로부터 수평하게 연장된 직사각형의 형상을 가지며, 중앙부가 사각평판의 형상을 갖는 구조의 멤브레인을 형성하는 단계인 것을 특징으로 하는 박막형 광로조절 장치의 제조방법.The method of claim 9, wherein the patterning of the membrane comprises: forming a membrane having a rectangular shape having both sides extending horizontally from a portion where the drain pad is located, and a central portion having a rectangular flat plate shape. Method of manufacturing a thin film type optical path control device characterized in that. 제10항에 있어서, 상기 거울을 형성하는 단계는, ⅰ) 상기 멤브레인 및 상기 하부전극들의 상부에 포토레지스트를 도포하는 단계, ⅱ) 상기 포토레지스터를 패터닝하여 상기 멤브레인의 중앙부 상부 및 상기 하부전극들의 연장된 부분을 노출시킨 후, 은(Ag), 알루미늄(Al) 또는 백금(Pt)을 스터퍼링하는 단계 그리고 ⅲ) 상기 스퍼터링된 은, 알루미늄 또는 백금을 양측부가 돌출한 사각평판의 형상으로 패터닝하는 단계를 더 포함하는 것을 특징으로 하는 박막형 광로조절 장치의 제조방법.The method of claim 10, wherein the forming of the mirror comprises: i) applying photoresist on the membrane and the lower electrodes; ii) patterning the photoresist to form the upper and lower electrodes of the central portion of the membrane. Exposing the extended portion, and then sputtering silver (Ag), aluminum (Al) or platinum (Pt) and iii) patterning the sputtered silver, aluminum or platinum into the shape of a square plate with both sides protruding. Method of manufacturing a thin film type optical path control device further comprising the step. 제7항에 있어서, 상기 멤브레인을 패터닝하는 단계는, 양측부가 상기 드레인패드가 위치한 부분으로부터 수평하게 연장된 직사각형의 형상을 가지며, 중앙부가 서로 분리된 사각평판의 형상을 갖는 구조의 멤브레인을 형성하는 단계인 것을 특징으로 하는 박막형 광로조절 장치의 제조방법.The method of claim 7, wherein the patterning of the membrane comprises: forming a membrane having a rectangular shape in which both sides have a rectangular shape extending horizontally from a portion where the drain pad is located, and a central flat plate having a central portion separated from each other; Method of manufacturing a thin film type optical path control device, characterized in that step. 제12항에 있어서, 상기 거울을 형성하는 단계는, ⅰ) 상기 멤브레인의 상부에 포토레지스트를 도포하는 단계, ⅱ) 상기 포토레지스트를 패터닝하여 상기 멤브레인의 중앙부를 노출시킨 후, 은, 알루미늄 또는 백금을 스터퍼링하는 단계, 그리고 ⅲ) 상기 스퍼터링된 은, 알루미늄 또는 백금을 사각평판의 형상으로 패터닝하는 단계를 더 포함하는 것을 특징으로 하는 박막형 광로조절 장치의 제조방법.The method of claim 12, wherein forming the mirror comprises: i) applying a photoresist on top of the membrane, ii) patterning the photoresist to expose a central portion of the membrane, and then silver, aluminum or platinum. And iii) patterning the sputtered silver, aluminum or platinum in the shape of a square flat plate.
KR1019960059192A 1996-11-28 1996-11-28 Method for manufacturing actuated mirror arrays having enhanced light efficiency KR100238804B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960059192A KR100238804B1 (en) 1996-11-28 1996-11-28 Method for manufacturing actuated mirror arrays having enhanced light efficiency

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960059192A KR100238804B1 (en) 1996-11-28 1996-11-28 Method for manufacturing actuated mirror arrays having enhanced light efficiency

Publications (2)

Publication Number Publication Date
KR19980040068A KR19980040068A (en) 1998-08-17
KR100238804B1 true KR100238804B1 (en) 2000-01-15

Family

ID=19484403

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960059192A KR100238804B1 (en) 1996-11-28 1996-11-28 Method for manufacturing actuated mirror arrays having enhanced light efficiency

Country Status (1)

Country Link
KR (1) KR100238804B1 (en)

Also Published As

Publication number Publication date
KR19980040068A (en) 1998-08-17

Similar Documents

Publication Publication Date Title
US6204080B1 (en) Method for manufacturing thin film actuated mirror array in an optical projection system
KR100238803B1 (en) Actuated mirror arrays having enhanced light efficiency
KR100238804B1 (en) Method for manufacturing actuated mirror arrays having enhanced light efficiency
KR100209961B1 (en) Thin film lightpath modulation device for the light efficiency
KR100209960B1 (en) Thin film lightpath modulation device and its fabrication thod for increasing the light efficiency
RU2180158C2 (en) Thin-film matrix of controlled mirrors for optical projection system and its manufacturing process
KR100244520B1 (en) Fabrication method of thin film actuated mirror array
KR100225587B1 (en) Thin film type actuated mirror arrays
KR100265943B1 (en) Manufacturing method of tma
KR100251106B1 (en) Method for fabricating thin film type light-path controlling device
KR100270990B1 (en) Thin film actuated mirror array and method for manufacturing the same
KR100244518B1 (en) Fabrication method of thin film actuated mirror array
KR100244513B1 (en) Thin film actuated mirror array and its fabrication method
KR100233370B1 (en) Thin film actuated mirror array with large deformable actuator and its fabrication method
KR100270991B1 (en) Thin film actuated mirror array and method for manufacturing the same
KR100209945B1 (en) An actuated mirror arrays having large deformable actuators therein
KR100276664B1 (en) Thin film type optical path control device and its manufacturing method
KR100276665B1 (en) Thin film type optical path control device and its manufacturing method_
JP2002512701A (en) Thin-film optical path adjusting device and method of manufacturing the same
JPH11183810A (en) Thin film type optical path adjusting device and its manufacture
KR19980054835A (en) Thin film type optical path control device and method for manufacturing the same that can prevent initial bending of actuator
JP2002511153A (en) Thin-film optical path adjusting device and method of manufacturing the same
KR20000004783A (en) Thin film actuated mirror array and method for manufacturing thereof
KR20000032305A (en) Fabrication method of thin film actuated mirror array
KR19980078611A (en) Thin film type optical path control device and its manufacturing method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111004

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee