KR19980054835A - Thin film type optical path control device and method for manufacturing the same that can prevent initial bending of actuator - Google Patents

Thin film type optical path control device and method for manufacturing the same that can prevent initial bending of actuator Download PDF

Info

Publication number
KR19980054835A
KR19980054835A KR1019960074020A KR19960074020A KR19980054835A KR 19980054835 A KR19980054835 A KR 19980054835A KR 1019960074020 A KR1019960074020 A KR 1019960074020A KR 19960074020 A KR19960074020 A KR 19960074020A KR 19980054835 A KR19980054835 A KR 19980054835A
Authority
KR
South Korea
Prior art keywords
active matrix
layer
membrane
actuator
forming
Prior art date
Application number
KR1019960074020A
Other languages
Korean (ko)
Inventor
정상철
Original Assignee
배순훈
대우전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 배순훈, 대우전자 주식회사 filed Critical 배순훈
Priority to KR1019960074020A priority Critical patent/KR19980054835A/en
Publication of KR19980054835A publication Critical patent/KR19980054835A/en

Links

Abstract

액츄에이터의 초기 휘어짐을 방지할 수 있는 박막형 광로 조절 장치 및 그 제조 방법이 개시되어 있다. 상기 장치는, M×N(M, N은 정수)개의 트랜지스터가 내장되고, 일측 상부에 드레인이 형성된 액티브 매트릭스, 그리고 ⅰ) 상기 액티브 매트릭스의 상부에 일측이 접촉되며 타측이 에어 갭을 개재하여 상기 액티브 매트릭스와 평행하게 적층되며, 상기 일측의 양측부에 제1 지지부 및 제2 지지부가 형성된 멤브레인, ⅱ) 상기 멤브레인의 상부에 적층된 하부전극, ⅲ) 상기 하부전극의 상부에 적층된 변형층 및 ⅳ) 상기 변형층의 상부에 적층된 상부전극을 포함하며, 상기 액티브 매트릭스의 상부에 형성된 액츄에이터를 포함한다. 상기 장치는, 액티브 매트릭스 상에 형성된 액츄에이터에 대하여 수직 방향으로 양측에 제1 지지부 및 제2 지지부를 형성함으로써 수평 방향으로 발생하는 응력을 최소화하여 액츄에이터 초기 휘어짐을 방지할 수 있다.Disclosed are a thin film type optical path adjusting apparatus capable of preventing initial bending of an actuator and a method of manufacturing the same. The device includes an active matrix having M × N (M, N is an integer) transistors, a drain formed on one side thereof, and iii) one side contacting an upper portion of the active matrix, and the other side being interposed with an air gap. A membrane stacked in parallel with the active matrix and having a first support part and a second support part formed on both sides of the one side; ii) a lower electrode stacked on top of the membrane, iii) a strained layer stacked on top of the lower electrode; Iii) an upper electrode stacked on top of the strained layer, and an actuator formed on the active matrix. The apparatus can prevent the initial bending of the actuator by minimizing the stress generated in the horizontal direction by forming the first support and the second support on both sides in the vertical direction with respect to the actuator formed on the active matrix.

Description

액츄에이터의 초기 휘어짐을 방지할 수 있는 박막형 광로 조절 장치 및 그 제조 방법Thin-film optical path control device capable of preventing the initial bending of the actuator and its manufacturing method

본 발명은 박막형 광로 조절 장치인 AMA(Actuated Mirror Arrays) 및 그 제조 방법에 관한 것으로서, 보다 상세하게는 액츄에이터(actuator)의 양측에 지지부를 형성함으로써 액츄에이터의 초기 휘어짐(initial tilting)을 방지할 수 있는 박막형 광로 조절 장치 및 그 제조 방법에 관한 것이다.The present invention relates to Actuated Mirror Arrays (AMA), which is a thin film type optical path control device, and a method of manufacturing the same. More particularly, the present invention can prevent initial tilting of an actuator by forming supports on both sides of an actuator. It relates to a thin film type optical path control device and a method of manufacturing the same.

일반적으로 광속을 조절하여 화상을 형성할 수 있는 광로 조절 장치는 크게 두 종류로 구분된다. 그 한 종류는 직시형 화상 표시 장치로서 CRT(Cathode Ray Tube) 등이 있으며, 다른 한 종류는 투사형 화상 표시 장치로서 액정 표시 장치(Liquid Crystal Display:LCD), 또는 DMD(Deformable Mirror Device), AMA 등이 이에 해당한다. 상기 CRT 장치는 화상의 질은 우수하지만 화면의 대형화에 따라 장치의 중량과 용적이 증가하며 그 제조 비용이 상승하게 되는 문제점이 있다. 이에 비하여 액정 표시 장치(LCD)는 광학적 구조가 간단하여 얇게 형성할 수 있어 그 중량 및 용적을 줄일 수 있는 장점이 있다. 그러나 상기 액정 표시 장치(LCD)는 입사되는 광속의 편광으로 인하여 1∼2%의 광효율을 가질 정도로 효율이 저하되며, 액정 물질의 응답 속도가 느리고 내부가 과열되기 쉬운 문제점이 있다.In general, an optical path adjusting device capable of forming an image by adjusting a light beam is classified into two types. One type is a direct view type image display device, such as a CRT (Cathode Ray Tube), and the other type is a projection type image display device, a Liquid Crystal Display (LCD), or a DMD (Deformable Mirror Device), AMA, etc. This corresponds to this. Although the CRT device has excellent image quality, the weight and volume of the device increases as the screen is enlarged, and the manufacturing cost thereof increases. In contrast, a liquid crystal display (LCD) has an advantage in that its optical structure is simple and can be formed thin, thereby reducing its weight and volume. However, the liquid crystal display (LCD) has a problem that the efficiency is lowered to have a light efficiency of 1 to 2% due to the polarization of the incident light beam, and the response speed of the liquid crystal material is slow and the inside is easily overheated.

따라서 상기 문제점들을 해결하기 위하여 DMD, 또는 AMA 등의 화상 표시 장치가 개발되었다. 현재, DMD 장치가 5% 정도의 광효율을 가지는 것에 비하여 AMA 장치는 10% 이상의 광효율을 얻을 수 있다. 또한 AMA 장치는 콘트라스트(contrast)를 향상시켜 보다 밝고 선명한 화상을 맺을 수 있으며, 입사되는 광속의 극성에 영향을 받지 않을 뿐만 아니라 반사되는 광속의 극성에 영향을 끼치지도 않는다. 이러한 미합중국 특허 제5,126,836호(issued to Gregory Um)에 개시된 AMA의 엔진 시스템의 개략도를 도 1에 도시하였다.Accordingly, an image display device such as a DMD or an AMA has been developed to solve the above problems. Currently, AMA devices can achieve 10% or more light efficiency, while DMD devices have about 5% light efficiency. In addition, the AMA device improves contrast to produce brighter and clearer images, and is not affected by the polarity of the incident luminous flux and does not affect the polarity of the reflected luminous flux. A schematic diagram of the engine system of AMA disclosed in this US Patent No. 5,126,836 (issued to Gregory Um) is shown in FIG.

도 1에 도시한 바와 같이, 광원(1)으로부터 입사된 광속은 제1 슬릿(3) 및 제1 렌즈(5)를 지나면서 R·G·B(Red·Green·Blue) 표색계에 따라 분광된다. 상기 R·G·B 별로 분광된 광속은 각기 제1 거울(7), 제2 거울(9) 및 제3 거울(11)에 의하여 반사되어 각각의 거울에 대응하여 설치된 AMA 소자들(13)(15)(17)로 입사된다. 상기 R·G·B 별로 형성된 AMA 소자들(13)(15)(17)은 각기 내부에 구비된 거울들을 소정의 각도로 경사지게 하여 입사된 광속을 반사시킨다. 이 때, 상기 거울은 거울의 하부에 형성된 변형층(active layer)의 변형에 따라 기울게 된다. 상기 AMA 소자들(13)(15)(17)로부터 반사된 빛은 제2 렌즈(19) 및 제2 슬릿(21)을 통과한 후, 투영렌즈(23)에 의하여 스크린(도시되지 않음)에 투영되어 화상을 맺게 된다.As shown in FIG. 1, the light beams incident from the light source 1 are spectroscopically observed through the R, G, B (Red, Green, Blue) colorimeter while passing through the first slit 3 and the first lens 5. . The luminous flux spectra for R, G, and B are respectively reflected by the first mirror 7, the second mirror 9, and the third mirror 11, and are arranged in correspondence with the respective mirrors. 15) (17). The AMA elements 13, 15, and 17 formed for each of R, G, and B reflect the incident light beams by inclining the mirrors provided therein at a predetermined angle. At this time, the mirror is inclined according to the deformation of the active layer formed under the mirror. The light reflected from the AMA elements 13, 15, 17 passes through the second lens 19 and the second slit 21, and then is projected to the screen (not shown) by the projection lens 23. Projected to form an image.

상기 변형층의 구성 물질로서는 대부분의 경우 산화아연(ZnO)이 사용된다. 그러나, PZT(lead zirconate titanate, Pb(Zr, Ti)O3)가 산화아연 보다 더 우수한 압전 특성을 가진다는 사실이 근래에 알려져왔다. 상기 PZT는 PbZrO3와 PbTiO3의 완전 고용체(solid solution)로서 고온에서는 결정 구조가 입방정(cubic)인 상유전상(paraelectric phase)으로 존재하며, 상온에서는 Zr과 Ti의 조성비에 따라 결정 구조가 사방정(orthorhombic)인 반강유전상(antiferroelectric phase), 능면체정(rhombohedral)인 강유전상(ferroelectric phase), 그리고 정방정(tetragonal)인 강유전상으로 존재한다.In most cases, zinc oxide (ZnO) is used as a constituent material of the strained layer. However, it has recently been known that PZT (lead zirconate titanate, Pb (Zr, Ti) O 3 ) has better piezoelectric properties than zinc oxide. The PZT is a complete solid solution (solid solution) of PbZrO 3 and PbTiO 3 high temperature in the crystal structure of the cubic crystal (cubic) of paraelectric phase inversion (paraelectric phase) in the presence, and is the normal temperature determined by the composition ratio of Zr and Ti structure orthorhombic It exists as an orthorhombic antiferroelectric phase, a rhombohedral ferroelectric phase, and a tetragonal ferroelectric phase.

이러한 PZT의 이원 상태도(binary phase diagram)를 도 2에 도시하였다. 도 2를 참조하면, Zr과 Ti의 조성비가 약 1:1인 조성에서 정방정상(tetragonal phase)과 능면체정상(rhombohedral phase)의 상경계(morphotropic phase boundary:MPB)가 있으며, PZT는 상기 상경계(MPB)의 조성에서 최대의 유전 특성(dielectric property) 및 압전 특성을 나타낸다. 상기 상경계는 특정 조성에 위치하지 않고 비교적 넓은 조성 범위에 걸쳐 정방정상과 능면체정상이 공존하는 영역으로 되어 있으며, 상공존 영역(phase coexistent region)은 연구자에 따라 2∼3mol%에서 15mol%에 이르기까지 각기 다르게 보고되어 있다. 이러한 상공존의 원인으로서는 열역학적 안정성(thermodynamic stability), 조성의 불균일성(compositional fluctuation), 내부 응력(internal stress) 등의 여러 가지 이론들이 제시되고 있다. 현재, PZT 박막(thin film)은 스핀 코팅(spin coating) 방법, 화학 기상 증착(Chemical Vapor Deposition:CVD) 방법, 스퍼터링(sputtering) 방법 등과 같은 다양한 공정을 이용하여 제조할 수 있다.A binary phase diagram of this PZT is shown in FIG. 2. Referring to FIG. 2, there is a tetragonal phase and a rhombohedral phase in a composition having a ratio of Zr and Ti of about 1: 1, and PZT is a phase boundary (MPB). It exhibits maximum dielectric and piezoelectric properties in the composition of MPB). The phase boundary is not located in a specific composition but is a region in which a tetragonal phase and a rhombohedral phase coexist over a relatively wide composition range, and the phase coexistent region ranges from 2 to 3 mol% to 15 mol% depending on the researcher. Are reported differently. Many theories such as thermodynamic stability, compositional fluctuation, and internal stress have been suggested as the causes of such coexistence. Currently, PZT thin films can be manufactured using various processes such as spin coating, chemical vapor deposition (CVD), sputtering, and the like.

이러한 광로 조절 장치인 AMA는 크게 벌크(bulk)형과 박막(thin film)형으로 구분된다. 상기 벌크형 광로 조절 장치는 미합중국 특허 제5,085,497호(issued to Gregory Um et al.)에 개시되어 있다. 벌크형 광로 조절 장치는 다층 세라믹을 얇게 절단하여 내부에 금속 전극이 형성된 세라믹 웨이퍼(wafer)를 트랜지스터가 내장된 액티브 매트릭스(active matrix) 상에 장착한 후, 쏘잉(sawing) 방법으로 가공하고 그 상부에 거울을 설치하여 이루어진다. 그러나 벌크형 광로 조절 장치는 설계 및 제조에 있어서 높은 정밀도가 요구되고 변형층의 응답 속도가 느리다는 문제점이 있다. 이에 따라 반도체 공정을 이용하여 제조할 수 있는 박막형 광로 조절 장치가 개발되었다.AMA, which is an optical path control device, is classified into a bulk type and a thin film type. The bulk optical path control device is disclosed in US Pat. No. 5,085,497 (issued to Gregory Um et al.). The bulk optical path control device cuts a thin layer of multilayer ceramic, mounts a ceramic wafer having a metal electrode therein on an active matrix in which a transistor is built, and then processes it by sawing. This is done by installing a mirror. However, the bulk optical path control device has a problem in that high precision is required in design and manufacturing, and the response speed of the deformation layer is slow. Accordingly, a thin film type optical path control apparatus that can be manufactured using a semiconductor process has been developed.

상기 박막형 광로 조절 장치는 본 출원인이 1996년 9월 24일 특허출원한 특허출원 제96-42197호(발명의 명칭:멤브레인의 스트레스를 조절할 수 있는 박막형 광로 조절 장치 및 그 제조 방법)에 개시되어 있다. 도 3은 상기 선행 출원에 기재된 박막형 광로 조절 장치의 평면도를 도시한 것이며, 도 4는 도 3에 도시한 장치를 A­A′선으로 자른 단면도를 도시한 것이며, 도 5a 내지 도 5c는 도 4에 도시한 장치의 제조 공정도이다.The thin film type optical path adjusting device is disclosed in Patent Application No. 96-42197 (name of the invention: thin film type optical path adjusting device which can control the stress of membrane and its manufacturing method), filed by the applicant on September 24, 1996. . FIG. 3 is a plan view of the thin film type optical path adjusting device described in the preceding application, FIG. 4 is a cross-sectional view taken along line AA ′ of the device shown in FIG. 3, and FIGS. 5A to 5C are shown in FIG. 4. It is a manufacturing process diagram of one apparatus.

도 3 및 도 4를 참조하면, 상기 박막형 광로 조절 장치는 일측 상부에 드레인(drain)(49)이 형성된 액티브 매트릭스(41)와 액티브 매트릭스(41)의 상부에 형성된 액츄에이터(43)를 포함한다.3 and 4, the thin film type optical path control apparatus includes an active matrix 41 having a drain 49 formed on one side thereof, and an actuator 43 formed on the active matrix 41.

상기 액티브 매트릭스(41)는 액티브 매트릭스(41) 및 드레인(49)의 상부에 적층된 보호층(passivation layer)(51)과 보호층(51)의 상부에 적층된 식각 방지층(etch stop layer)(53)을 포함한다. 상기 액티브 매트릭스(41)의 내부에는 M×N개의 MOS(Metal Oxide Semiconductor) 트랜지스터(도시되지 않음)가 내장되어 있다.The active matrix 41 may include a passivation layer 51 stacked on the active matrix 41 and a drain 49 and an etch stop layer stacked on the passivation layer 51. 53). M x N MOS transistors (not shown) are embedded in the active matrix 41.

상기 액츄에이터(43)는 상기 식각 방지층(53) 중 아래에 드레인(49)이 형성된 부분에 일측이 접촉되며 타측이 에어 갭(air gap)(55)을 개재하여 상기 식각 방지층(53)과 평행하도록 적층된 멤브레인(membrane)(57), 멤브레인(57)의 상부에 적층된 하부전극(bottom electrode)(61), 하부전극(61)의 상부에 적층된 변형층(63), 변형층(63)의 일측 상부에 적층된 상부전극(top electrode)(65), 변형층(63)의 타측으로부터 하부전극(61), 멤브레인(57), 식각 방지층(53) 및 보호층(51)을 통하여 상기 드레인(49)까지 형성된 비어 홀(via hole)(68), 그리고 비어 홀(68) 내에 상기 하부전극(61)과 드레인(49)이 서로 전기적으로 연결되도록 형성된 비어 컨택(via contact)(69)을 포함한다.One side of the actuator 43 is in contact with a portion in which the drain 49 is formed in the lower portion of the etch stop layer 53, and the other side thereof is parallel to the etch stop layer 53 through an air gap 55. The stacked membrane 57, the bottom electrode 61 stacked on the membrane 57, the strain layer 63 stacked on the lower electrode 61, and the strain layer 63. The upper electrode 65 stacked on one side of the top, the drain electrode from the other side of the deformation layer 63 through the lower electrode 61, the membrane 57, the etch stop layer 53 and the protective layer 51 A via hole 68 formed up to 49 and a via contact 69 formed so that the lower electrode 61 and the drain 49 are electrically connected to each other in the via hole 68. Include.

도 3을 참조하면, 멤브레인(57)의 일측은 그 중앙부에 사각형 형상의 오목한 부분을 가지며, 이러한 오목한 부분이 양쪽 가장자리로 갈수록 계단형으로 넓어지는 형상으로 형성된다. 상기 멤브레인(57)의 타측은 상기 오목한 부분에 대응하여 중앙부로 갈수록 계단형으로 좁아지는 사각형 형상의 돌출부를 가진다. 그러므로, 상기 멤브레인(57)의 오목한 부분에 인접한 액츄에이터의 멤브레인의 오목한 부분이 끼워지고, 상기 사각형 형상의 돌출부가 인접한 멤브레인의 오목한 부분에 끼워지게 된다.Referring to FIG. 3, one side of the membrane 57 has a rectangular concave portion at a central portion thereof, and the concave portion is formed in a stepped shape toward both edges. The other side of the membrane 57 has a rectangular protrusion that narrows stepwise toward the central portion corresponding to the concave portion. Therefore, the recessed portion of the membrane of the actuator adjacent to the recessed portion of the membrane 57 is fitted, and the rectangular projection is fitted to the recessed portion of the adjacent membrane.

이하 상술한 박막형 광로 조절 장치의 제조 방법을 도면을 참조하여 설명한다.Hereinafter, a method of manufacturing the above-described thin film type optical path control apparatus will be described with reference to the drawings.

도 5a 내지 도 5d는 도 4에 도시한 장치의 제조 공정도를 도시한 것이다. 도 5a내지 도 5d에 있어서, 도 4와 동일한 부재들에 대해서는 동일한 참조 번호를 사용한다.5A to 5D show a manufacturing process diagram of the apparatus shown in FIG. 4. 5A to 5D, the same reference numerals are used for the same members as in FIG.

도 5a를 참조하면, M×N개의 MOS(Metal Oxide Semiconductor) 트랜지스터(도시되지 않음)가 내장되고 일측 상부에 드레인(49)이 형성된 액티브 매트릭스(41)의 상부에 인 실리케이트 유리(Phospho-Silicate Glass:PSG)로 구성된 보호층(51)을 적층한다. 보호층(51)은 화학 기상 증착(CVD) 방법을 이용하여 1.0∼2.0㎛ 정도의 두께를 가지도록 형성한다. 상기 보호층(51)은 후속하는 공정 동안 액티브 매트릭스(41)를 보호한다.Referring to FIG. 5A, Phospho-Silicate Glass is formed on top of an active matrix 41 having M × N metal oxide semiconductor (MOS) transistors (not shown) and a drain 49 formed on one side thereof. : A protective layer 51 composed of PSG is laminated. The protective layer 51 is formed to have a thickness of about 1.0 to 2.0 µm using the chemical vapor deposition (CVD) method. The protective layer 51 protects the active matrix 41 during subsequent processing.

상기 보호층(51)의 상부에는 질화물(nitride)로 구성된 식각 방지층(53)이 적층된다. 식각 방지층(53)은 저압 화학 기상 증착(Low Pressure CVD:LPCVD) 방법을 이용하여 1000∼2000Å 정도의 두께를 가지도록 형성한다. 식각 방지층(53)은 후속하는 식각 공정 동안 보호층(51) 및 액티브 매트릭스(41) 등이 식각되어 손상을 입는 것을 방지한다. 식각 방지층(53)의 상부에는 희생층(sacrificial layer)(56)이 적층된다. 희생층(56)은 인(P)의 농도가 높은 인 실리케이트 유리(PSG)를 대기압 화학 기상 증착(Atmospheric Pressure CVD:APCVD) 방법을 이용하여 1.0∼2.0㎛ 정도의 두께를 가지도록 형성한다. 이 경우, 희생층(56)은 트랜지스터가 내장된 액티브 매트릭스(41)의 상부를 덮고 있으므로 그 표면의 평탄도가 매우 불량하다. 따라서, 희생층(56)의 표면을 스핀 온 글래스(Spin On Galss:SOG)를 사용하는 방법, 또는 CMP(Chemical Mechanical Polishing) 방법을 이용하여 평탄화시킨다. 이어서, 희생층(56) 중 아래에 드레인(49)이 형성되어 있는 부분을 식각하여 식각 방지층(53)의 일부를 노출시킨다.An etch stop layer 53 made of nitride is stacked on the passivation layer 51. The etch stop layer 53 is formed to have a thickness of about 1000 to 2000 kPa using a low pressure chemical vapor deposition (LPCVD) method. The etch stop layer 53 prevents the protective layer 51 and the active matrix 41 from being etched and damaged during the subsequent etching process. A sacrificial layer 56 is stacked on the etch stop layer 53. The sacrificial layer 56 is formed of phosphorous silicate glass (PSG) having a high concentration of phosphorus (PG) so as to have a thickness of about 1.0 to 2.0 μm using the Atmospheric Pressure Vapor Deposition (APCVD) method. Form. In this case, since the sacrificial layer 56 covers the upper portion of the active matrix 41 in which the transistors are embedded, the flatness of the surface thereof is very poor. Accordingly, the surface of the sacrificial layer 56 is planarized by using a spin on galss (SOG) method or a chemical mechanical polishing (CMP) method. Subsequently, a portion of the sacrificial layer 56 in which the drain 49 is formed below is etched to expose a portion of the etch stop layer 53.

도 5b를 참조하면, 멤브레인(57)은 상기 노출된 식각 방지층(53)의 상부 및 희생층(56)의 상부에 0.1∼1.0㎛ 정도의 두께로 적층된다. 상기 멤브레인(57)은 실리콘 카바이드(silicon carbide)를 PECVD(Plasma Enhanced CVD) 방법을 이용하여 200∼300℃의 온도에서 형성된다. 이 때, 상기 실리콘 카바이드는 액상(liquid) C6H18Si2로부터 발생한 실리콘(Si)과 탄소(C)를 증착시켜 제조한다. 또는, 상기 실리콘 카바이드는 SiH4와 CH4의 혼합체로부터 발생한 실리콘과 탄소를 증착시켜 제조할 수 있다. 계속하여, 멤브레인(57) 내의 스트레스를 조절하기 위하여 600℃ 이하의 온도에서 실리콘 카바이드로 구성된 멤브레인(57)을 열처리(annealing)한다.Referring to FIG. 5B, the membrane 57 is stacked on the exposed etch stop layer 53 and on the sacrificial layer 56 at a thickness of about 0.01 to 1.0 μm. The membrane 57 is formed of silicon carbide at a temperature of 200 to 300 ° C. using a Plasma Enhanced CVD (PECVD) method. At this time, the silicon carbide is prepared by depositing silicon (Si) and carbon (C) generated from the liquid (liquid) C 6 H 18 Si 2 . Alternatively, the silicon carbide may be prepared by depositing silicon and carbon generated from a mixture of SiH 4 and CH 4 . Subsequently, the membrane 57 made of silicon carbide is annealed at a temperature of 600 ° C. or less to control the stress in the membrane 57.

상기 멤브레인(57)의 상부에는 백금(Pt), 또는 탄탈륨(Ta) 등의 금속으로 구성된 하부전극(61)이 적층된다. 하부전극(61)은 스퍼터링 방법을 이용하여 500∼2000Å 정도의 두께를 가지도록 형성한다. 신호 전극인 하부전극(61)에는 액티브 매트릭스(41)에 내장된 트랜지스터로부터 발생한 화상 신호가 상기 드레인(49) 및 비어 컨택(69)을 통하여 인가된다. 그리고, 하부전극(61)을 각 픽셀(pixel)별로 분리하기 위하여 식각하여 패터닝한다.A lower electrode 61 made of a metal such as platinum (Pt) or tantalum (Ta) is stacked on the membrane 57. The lower electrode 61 is formed to have a thickness of about 500 to 2000 mW using a sputtering method. An image signal generated from a transistor embedded in the active matrix 41 is applied to the lower electrode 61, which is a signal electrode, through the drain 49 and the via contact 69. The lower electrode 61 is etched and patterned to separate the pixels.

도 5c를 참조하면, 상기 하부전극(61)의 상부에 PZT, 또는 PLZT로 구성된 변형층(63)을 적층한다. 변형층(63)은 졸-겔(Sol-Gel)법을 이용하여 0.1∼ 1.0㎛, 바람직하게는 0.4㎛ 정도의 두께를 가지도록 형성한 후, 급속 열처리(Rapid Thermal Annealing:RTA) 방법으로 열처리하여 상변이시킨다. 변형층(63)은 상기 상부전극(65)과 하부전극(61) 사이에 발생하는 전계로 인하여 변형을 일으킨다. 상부전극(67)은 변형층(63)의 일측 상부에 적층된다. 상부전극(67)은 알루미늄(Al), 또는 백금 등의 전기 전도성 및 반사성이 우수한 금속을 스퍼터링 방법을 이용하여 500∼2000Å 정도의 두께를 가지도록 형성한다. 공통 전극인 상부전극(57)에는 바이어스 전압이 인가되어 하부전극(61)과 상부전극(57) 사이에 전계가 발생하게 된다. 또한, 상부전극(57)은 광원으로부터 입사되는 광속을 반사하는 거울의 기능도 함께 수행한다. 이어서, 상부전극(65)을 패터닝(patterning)하여 중앙부에 스트라이프(stripe)(67)를 형성한다. 스트라이프(67)는 상부전극(65)을 균일하게 작동시켜 입사되는 광속이 난반사되는 것을 방지한다.Referring to FIG. 5C, a strain layer 63 including PZT or PLZT is stacked on the lower electrode 61. The strained layer 63 is formed to have a thickness of about 0. 1 to 1.0 μm, preferably about 0.4 μm using a Sol-Gel method, and then rapid thermal annealing. : It heat-processes by a RTA method and makes a phase change. The strained layer 63 causes deformation due to an electric field generated between the upper electrode 65 and the lower electrode 61. The upper electrode 67 is stacked on one side of the strained layer 63. The upper electrode 67 is formed of a metal having excellent electrical conductivity and reflectivity, such as aluminum (Al) or platinum, to have a thickness of about 500 to 2000 kW using a sputtering method. A bias voltage is applied to the upper electrode 57, which is a common electrode, to generate an electric field between the lower electrode 61 and the upper electrode 57. In addition, the upper electrode 57 also functions as a mirror that reflects the light beam incident from the light source. Subsequently, the upper electrode 65 is patterned to form a stripe 67 at the center thereof. The stripe 67 uniformly operates the upper electrode 65 to prevent diffuse reflection of the incident light beam.

도 5d를 참조하면, 상부전극(65)을 소정의 형상으로 패터닝한 후, 변형층(63)의 타측 상부로부터 드레인(49)의 상부까지 변형층(63), 하부전극(61), 멤브레인(57), 식각 방지층(53) 및 보호층(51)을 순차적으로 식각하여 상기 변형층(63)으로부터 드레인(49)까지 수직하게 비어 홀(68)을 형성한다. 이어서, 텅스텐(W), 백금, 또는 티타늄(Ti) 등의 금속을 스퍼터링 방법을 이용하여 상기 드레인(49)과 하부전극(61)이 전기적으로 연결되도록 비어 컨택(69)을 형성한다. 따라서, 비어 컨택은(69)은 상기 비어 홀(68) 내에서 상기 하부전극(61)으로부터 드레인(49)의 상부까지 수직하게 형성된다. 그러므로, 액티브 매트릭스(41)에 내장된 트랜지스터로부터 발생한 화상 신호는 드레인(49) 및 비어 컨택(69)을 통하여 하부전극(61)에 인가된다. 계속해서, 상기 변형층(63), 하부전극(61), 멤브레인(57)을 차례로 패터닝한 후, 상기 희생층(56)을 플루오르화 수소(HF) 증기로 식각하여 에어 갭(55)을 형성한다. 상기와 같이 박막형 AMA 소자를 완성한 후, 백금-탄탈륨(Pt-Ta)을 스퍼터링 방법을 이용하여 액티브 매트릭스(41)의 하단에 증착시켜 저항 컨택(ohmic contact)(도시하지 않음)을 형성한다. 이어서, 액티브 매트릭스(41) 상부에 포토 레지스트(photo resist)(도시하지 않음)를 코팅(coating)한 후, 후속하는 공통 전극인 상부전극(65)에 바이어스 전압을 인가하는 동시에 신호 전극인 하부전극(61)에 화상 신호를 인가하기 위한 TCP(Tape Carrier Package)(도시되지 않음) 본딩(bonding)을 대비하여 액티브 매트릭스(41)를 자른다. 이 때, 후속되는 공정을 위하여 액티브 매트릭스(41)를 ⅓정도의 두께까지만 잘라 낸다. 계속하여, TCP 본딩에 요구되는 AMA 패널(panel)의 패드(도시하지 않음)를 노출시키기 위해 AMA 패널의 패드 부위를 건식 식각 방법을 이용하여 식각한다. 상기와 같이 박막형 AMA 소자가 형성된 액티브 매트릭스(41)를 소정의 형상으로 완전히 잘라낸 후, AMA 패널의 패드와 TCP를 연결하여 박막형 AMA 모듈(module)의 제조를 완성한다.Referring to FIG. 5D, after the upper electrode 65 is patterned into a predetermined shape, the strained layer 63, the lower electrode 61, and the membrane (from the upper side of the strained layer 63 to the upper portion of the drain 49). 57, the etch stop layer 53, and the protective layer 51 are sequentially etched to form a via hole 68 vertically from the strained layer 63 to the drain 49. Subsequently, a via contact 69 is formed to electrically connect the drain 49 and the lower electrode 61 by sputtering a metal such as tungsten (W), platinum, or titanium (Ti). Thus, the via contact 69 is formed vertically from the lower electrode 61 to the top of the drain 49 in the via hole 68. Therefore, the image signal generated from the transistor embedded in the active matrix 41 is applied to the lower electrode 61 through the drain 49 and the via contact 69. Subsequently, the strained layer 63, the lower electrode 61, and the membrane 57 are sequentially patterned, and then the sacrificial layer 56 is etched with hydrogen fluoride (HF) vapor to form an air gap 55. do. After completing the thin-film AMA device as described above, platinum-tantalum (Pt-Ta) is deposited on the lower end of the active matrix 41 using a sputtering method to form an ohmic contact (not shown). Subsequently, after coating a photo resist (not shown) on the active matrix 41, a bias voltage is applied to the upper electrode 65, which is a subsequent common electrode, and a lower electrode, which is a signal electrode. The active matrix 41 is cut in preparation for TCP (Tape Carrier Package) (not shown) bonding for applying an image signal to 61. At this time, the active matrix 41 is cut out to a thickness of about ⅓ for the subsequent process. Subsequently, the pad portion of the AMA panel is etched using a dry etching method to expose a pad (not shown) of the AMA panel required for TCP bonding. After the active matrix 41 in which the thin film type AMA element is formed is completely cut into a predetermined shape, the pad of the AMA panel and the TCP are connected to complete the manufacture of the thin film type AMA module.

그러나 상기 선행출원에 기재된 박막형 광로 조절 장치에 있어서, 액츄에이터의 일측에만 지지부를 형성하기 때문에 액츄에이터의 초기 휘어짐이 크게 나타나는 문제점이 있었다. 즉, 희생층의 일부를 패터닝하여 지지부가 형성될 위치를 만든 후, 멤브레인, 하부전극, 변형부 및 상부전극을 적층하는 동안 지지부 부분의 층들의 두께가 구동하는 부분의 층들의 두께 보다 두꺼워서 지지부 쪽으로 구동부를 끌어당기는 응력이 발생하며, 이러한 응력으로 인하여 액츄에이터 전체가 지지부 쪽으로 초기 휘어짐이 크게 나타나는 문제점이 있었다.However, in the thin film type optical path adjusting device described in the preceding application, since the support part is formed only on one side of the actuator, there is a problem that the initial bending of the actuator is large. That is, after the portion of the sacrificial layer is patterned to form the position where the support is to be formed, the thickness of the layers of the support portion is thicker than the thickness of the driving portion toward the support portion during lamination of the membrane, the lower electrode, the deformation portion and the upper electrode. The stress that attracts the driving unit is generated, and due to such stress, there is a problem that the initial bending of the entire actuator is large toward the support unit.

따라서, 본 발명의 목적은 액티브 매트릭스 상에 형성된 액츄에이터에 대하여 수직 방향으로 양측에 지지부를 형성함으로써 수평 방향으로 발생하는 응력을 최소화하여 이러한 수평 방향으로 발생하는 응력으로 인한 액츄에이터의 초기 휘어짐을 방지할 수 있는 박막형 광로 조절 장치 및 그 제조 방법을 제공함에 있다.Accordingly, an object of the present invention is to minimize the stress generated in the horizontal direction by forming support portions on both sides in the vertical direction with respect to the actuator formed on the active matrix to prevent the initial bending of the actuator due to the stress generated in the horizontal direction The present invention provides a thin film type optical path control device and a method of manufacturing the same.

도 1은 종래의 광로 조절 장치의 엔진 시스템의 개략도이다.1 is a schematic diagram of an engine system of a conventional optical path control apparatus.

도 2는 PZT의 이원 상태도이다.2 is a binary state diagram of the PZT.

도 3은 본 출원인이 선행 출원한 박막형 광로 조절 장치의 평면도이다.3 is a plan view of a thin film-type optical path control device previously applied by the present applicant.

도 4는 도 3에 도시한 장치를 A­A′선으로 자른 단면도이다.4 is a cross-sectional view of the apparatus shown in FIG. 3 taken along line A′A ′.

도 5a 내지 도 5d는 도 4에 도시한 장치의 제조 공정도이다.5A to 5D are manufacturing process diagrams of the apparatus shown in FIG. 4.

도 6은 본 발명에 따른 박막형 광로 조절 장치의 평면도이다.6 is a plan view of a thin film type optical path control apparatus according to the present invention.

도 7은 도 6에 도시한 장치를 B­B′선으로 자른 단면도이다.FIG. 7 is a cross-sectional view taken along line B′B ′ of the apparatus shown in FIG. 6.

도 8은 도 6에 도시한 장치를 C­C′선으로 자른 단면도이다.FIG. 8 is a cross-sectional view taken along line C′C ′ of the apparatus shown in FIG. 6.

도 9a 내지 도 12b는 도 7 및 도 8에 도시한 장치의 제조 공정도이다.9A to 12B are manufacturing process diagrams of the apparatus shown in FIGS. 7 and 8.

〈도면의 주요 부분에 대한 부호의 설명〉<Explanation of symbols for main parts of drawing>

100 : 액티브 매트릭스 105 : 드레인100: active matrix 105: drain

110 : 보호층 115 : 식각 방지층110: protective layer 115: etch stop layer

120 : 희생층 125 : 에어 갭120: sacrificial layer 125: air gap

130 : 멤브레인 130a : 제1 지지부130 membrane 130a first support part

130b : 제2 지지부 135 : 하부전극130b: second support 135: lower electrode

140 : 변형층 145 : 상부전극140: strained layer 145: upper electrode

150 : 비어 홀 155 : 비어 컨택150: beer hall 155: beer contact

160 : 거울 포스트 165 : 거울160: mirror post 165: mirror

170 : 액츄에이터170: actuator

상기 목적을 달성하기 위하여 본 발명은,The present invention to achieve the above object,

M×N(M, N은 정수)개의 트랜지스터가 내장되고, 일측 상부에 드레인이 형성된 액티브 매트릭스; 그리고An active matrix in which M × N (M and N are integer) transistors are formed and a drain is formed on one side; And

ⅰ) 상기 액티브 매트릭스의 상부에 일측이 접촉되며 타측이 에어 갭을 개재하여 상기 액티브 매트릭스와 평행하게 적층되며, 일측의 양측부에 제1 지지부 및 제2 지지부가 형성된 멤브레인, ⅱ) 상기 멤브레인의 상부에 적층된 하부전극, ⅲ) 상기 하부전극의 상부에 적층된 변형층 및 ⅳ) 상기 변형층의 상부에 적층된 상부전극을 포함하며, 상기 액티브 매트릭스의 상부에 형성된 액츄에이터를 포함하는 박막형 광로 조절 장치를 제공한다.Iii) a membrane in which one side is in contact with an upper portion of the active matrix and the other side is stacked in parallel with the active matrix via an air gap, and a first support and a second support are formed at both sides of one side, and ii) an upper portion of the membrane. A thin film type optical path control device comprising: a lower electrode stacked on the lower electrode; iii) a strained layer stacked on top of the lower electrode; and iii) an upper electrode stacked on the upper portion of the strained layer. To provide.

또한, 상기 목적을 달성하기 위하여 본 발명은,In addition, the present invention to achieve the above object,

M×N(M, N은 정수)개의 트랜지스터가 내장되고, 일측 상부에 드레인이 형성된 액티브 매트릭스를 제공하는 단계; 그리고Providing an active matrix having M × N (M, N is an integer) transistors formed therein and having a drain formed on one side thereof; And

ⅰ) 상기 액티브 매트릭스의 상부에 멤브레인을 형성하는 단계, ⅱ) 상기 멤브레인을 패터닝하여 제1 지지부 및 제2 지지부를 형성하는 단계, ⅲ) 상기 패터닝된 멤브레인의 상부에 하부전극을 형성하는 단계, ⅳ) 상기 하부전극의 상부에 변형층을 형성하는 단계 및 ⅴ) 상기 변형층의 상부에 상부전극을 형성하는 단계를 포함하는, 상기 액티브 매트릭스의 상부에 액츄에이터를 형성하는 단계를 포함하는 박막형 광로 조절 장치의 제조 방법을 제공한다.Iii) forming a membrane on top of the active matrix, ii) patterning the membrane to form a first support and a second support, iii) forming a bottom electrode on top of the patterned membrane, iii) A thin film type optical path control device comprising the step of forming an actuator on top of the active matrix, comprising the step of forming a strained layer on top of the lower electrode and iii) forming an upper electrode on the top of the strained layer. It provides a method for producing.

본 발명에 따른 박막형 광로 조절 장치에 있어서, 상부전극에는 TCP의 패드 및 AMA 패널의 패드를 통하여 바이어스 전압이 인가된다. 동시에 상기 TCP의 패드 및 AMA 패널의 패드를 통하여 전달된 화상 신호는 상기 액티브 매트릭스에 내장된 트랜지스터와 드레인 및 비어 컨택을 통하여 하부전극에 인가된다. 따라서, 상부전극과 하부전극 사이에 전계가 발생하며, 이 전계에 의하여 상부전극과 하부전극 사이의 변형층이 변형을 일으킨다. 변형층은 전계에 대하여 수직한 방향으로 수축하며, 따라서 변형층을 포함하는 액츄에이터는 소정의 각도로 휘어진다. 광속을 반사하는 거울은 거울 포스트를 통하여 액츄에이터의 상부에 형성되어 있으므로 액츄에이터와 함께 경사진다. 이에 따라서, 거울은 광원으로부터 입사되는 광속을 소정의 각도로 반사하며, 반사된 광속은 슬릿을 통과하여 스크린에 화상을 맺게 된다.In the thin film type optical path adjusting device according to the present invention, a bias voltage is applied to the upper electrode through a pad of TCP and a pad of an AMA panel. At the same time, the image signal transmitted through the pad of the TCP and the pad of the AMA panel is applied to the lower electrode through the transistor and the drain and via contact embedded in the active matrix. Accordingly, an electric field is generated between the upper electrode and the lower electrode, and the strained layer between the upper electrode and the lower electrode causes deformation by this electric field. The strained layer contracts in a direction perpendicular to the electric field, so the actuator including the strained layer is bent at a predetermined angle. The mirror reflecting the light beam is inclined with the actuator because it is formed on the actuator through the mirror post. Accordingly, the mirror reflects the light beam incident from the light source at a predetermined angle, and the reflected light beam passes through the slit to form an image on the screen.

본 발명에 따른 박막형 광로 조절 장치 및 그 제조 방법은 액티브 매트릭스 상에 형성된 액츄에이터에 대하여 수직 방향으로 양측에 제1 지지부 및 제2 지지부를 형성함으로써 수평 방향으로 발생하는 응력을 최소화하여 액츄에이터 초기 휘어짐을 방지할 수 있다. 따라서, 광원으로부터 입사되어 엑츄에이터의 구동 각도에 따라 액츄에이터 상부에 형성된 거울에 의하여 반사되는 광속의 광효율을 향상시킬 수 있다.The thin film type optical path adjusting device and the method of manufacturing the same according to the present invention minimize the stress generated in the horizontal direction by forming first and second support parts on both sides in the vertical direction with respect to the actuator formed on the active matrix to prevent the initial bending of the actuator. can do. Therefore, it is possible to improve the light efficiency of the light beam incident from the light source and reflected by the mirror formed on the actuator according to the driving angle of the actuator.

이하 첨부된 도면들을 참조로 하여 본 발명의 바람직한 실시예를 상세하게 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 6은 본 발명에 따른 박막형 광로 조절 장치의 평면도를 도시한 것이며, 도 7은 도 6에 도시한 장치를 B­B′선으로 자른 단면도를 도시한 것이며, 도 8은 도 6에 도시한 장치를 C­C′선으로 자른 단면도를 도시한 것이며, 도 9a 내지 도 12b는 도 7 및 도 8에 도시한 장치의 제조 공정도를 도시한 것이다. 도 9a 내지 도 12b에 있어서, 도 7 및 도 8과 동일한 부재들에 대해서는 동일한 참조 번호를 사용한다.6 is a plan view showing a thin film type optical path control device according to the present invention, Figure 7 is a cross-sectional view taken along the line BB 'of the device shown in Figure 6, Figure 8 is a CC of the device shown in Figure 6 A cross-sectional view taken along the line ′ is shown, and FIGS. 9A to 12B show a manufacturing process diagram of the apparatus shown in FIGS. 7 and 8. In Figs. 9A to 12B, the same reference numerals are used for the same members as Figs. 7 and 8.

도 6 및 도 7을 참조하면, 본 발명에 따른 박막형 광로 조절 장치는 내부에 M×N(M, N은 정수)개의 트랜지스터(도시하지 않음)가 내장되고 일측 상부에 드레인(105)이 형성된 액티브 매트릭스(100)와 액티브 매트릭스(100)의 상부에 형성된 액츄에이터(170)를 포함한다. 상기 액티브 매트릭스(100)는 액티브 매트릭스(100) 및 드레인(105)의 상부에 적층된 보호층(110)과 보호층(110)의 상부에 적층된 식각 방지층(115)을 포함한다.6 and 7, the thin film type optical path adjusting apparatus according to the present invention has an active MxN (M, N is an integer) transistor (not shown) embedded therein and a drain 105 formed on one side thereof. An actuator 170 is formed on the matrix 100 and the active matrix 100. The active matrix 100 includes a protective layer 110 stacked on the active matrix 100 and a drain 105 and an etch stop layer 115 stacked on the protective layer 110.

상기 액츄에이터(170)는 에어 갭(125)을 개재하여 상기 식각 방지층(115)과 평행하게 적층된 멤브레인(130), 멤브레인(130)의 상부에 적층된 하부전극(135), 하부전극(135)의 상부에 적층된 변형층(active layer)(140), 변형층(140)의 상부에 적층된 상부전극(145)을 포함한다. 상부전극(145)의 일측 상부에는 거울 포스트(post)(160)가 형성된다. 거울(165)은 상기 거울 포스트(160)에 일측 하부가 접촉되며 상부전극(145)과 평행하게 상부전극(145)을 덮도록 형성된다.The actuator 170 includes a membrane 130 stacked in parallel with the etch stop layer 115 via an air gap 125, a lower electrode 135 stacked on the membrane 130, and a lower electrode 135. An active layer 140 stacked on top of the upper layer includes an upper electrode 145 stacked on top of the deformation layer 140. A mirror post 160 is formed on one side of the upper electrode 145. The mirror 165 is formed to cover the upper electrode 145 in parallel with the upper electrode 145 and the lower side of one side is in contact with the mirror post 160.

도 8을 참조하면, 상기 액티브 매트릭스(100) 상에 형성된 액츄에이터(170)에 대하여 수직방향으로 멤브레인(130)의 일측에는 제1 지지부(130a) 및 제2 지지부(130b)가 형성되어, 상기 제1 지지부(130a) 및 제2 지지부(130b)가 각기 식각 방지층(115)에 접촉되며, 그 중앙부가 사각형의 형상을 갖고 에어 갭(125)을 개재하여 위로 돌출한 형상을 가진다. 상기 멤브레인(130)의 제1 지지부(130a)에는 변형층(140), 하부전극(135), 멤브레인(130)의 제1 지지부(130a), 식각 방지층(115) 및 보호층(110)을 통하여 상기 드레인(105)까지 수직하게 비어 홀(150)이 형성되며, 비어 홀(150)의 내부에는 하부전극(135)과 드레인(105)을 전기적으로 연결하는 비어 컨택(135)이 형성된다.Referring to FIG. 8, a first support part 130a and a second support part 130b are formed at one side of the membrane 130 in a direction perpendicular to the actuator 170 formed on the active matrix 100. Each of the first support part 130a and the second support part 130b is in contact with the etch stop layer 115, and a central part thereof has a quadrangular shape and protrudes upward through the air gap 125. The first support part 130a of the membrane 130 is formed through the strained layer 140, the lower electrode 135, the first support part 130a of the membrane 130, the etch stop layer 115, and the protective layer 110. The via hole 150 is vertically formed to the drain 105, and a via contact 135 is formed in the via hole 150 to electrically connect the lower electrode 135 and the drain 105.

이하 본 발명에 따른 박막형 광로 조절 장치의 제조 방법을 도면을 참조하여 상세하게 설명한다.Hereinafter, a method of manufacturing a thin film type optical path control device according to the present invention will be described in detail with reference to the drawings.

도 9a는 희생층(120)을 패터닝한 액티브 매트릭스(100) 상에 형성된 액츄에이터(170)에 대하여 수평 방향의 단면도를 도시한 것이며, 도 9b는 희생층(120)을 패터닝한 액티브 매트릭스(100) 상에 형성된 액츄에이터(170)에 대하여 수직 방향의 단면도를 도시한 것이다. 도 9a 및 도 9b를 참조하면, 집적도를 높일 수 있는 특징을 가지며 반도체 기억 소자로서 대규모 집적 회로에 널리 쓰이는 M×N(M, N은 정수)개의 MOS 트랜지스터(도시하지 않음)가 내장되어 있고, 일측 표면에 드레인(105)이 형성된 액티브 매트릭스(100)를 제공한다. 바람직하게는, 상기 액티브 매트릭스(100)는 실리콘(Si)과 같은 반도체로 이루어진다. 다음에는, 상기 액티브 매트릭스(100)의 상부에 보호층(110)을 화학 기상 증착(CVD) 방법을 이용하여 0.1∼1.0㎛ 정도의 두께를 갖도록 적층한다. 바람직하게는, 상기 보호층(110)은 인 실리케이트 유리(PSG)로 이루어지며, 후속 공정에서 형성되는 희생층(120)의 표면을 평탄화시킬 때 상기 액티브 매트릭스(100)가 손상되는 것을 방지한다.FIG. 9A illustrates a cross-sectional view in a horizontal direction with respect to the actuator 170 formed on the active matrix 100 patterned on the sacrificial layer 120, and FIG. 9B illustrates the active matrix 100 patterned on the sacrificial layer 120. It shows the cross-sectional view in the vertical direction with respect to the actuator 170 formed on. 9A and 9B, M × N (M and N are integers) MOS transistors (not shown) are built in a semiconductor memory device, which has a feature of increasing the degree of integration and is widely used in large scale integrated circuits. An active matrix 100 having a drain 105 formed on one surface thereof is provided. Preferably, the active matrix 100 is made of a semiconductor such as silicon (Si). Next, the protective layer 110 is deposited on the active matrix 100 to have a thickness of about 0.01 to 1.0 탆 using a chemical vapor deposition (CVD) method. Preferably, the protective layer 110 is made of in-silicate glass (PSG), and prevents the active matrix 100 from being damaged when the surface of the sacrificial layer 120 formed in a subsequent process is planarized.

다음에는, 상기 보호층(110)의 상부에 질화물로 이루어진 식각 방지층(115)을 1000∼2000Å 정도의 두께로 적층한다. 상기 식각 방지층(115)은 박막을 증착시키는 저압 화학 기상 증착(LPCVD) 공정을 이용하여 증착시킨다. 즉, 저압의 반응 용기 내에서 열 에너지에 의한 화학 반응을 이용하여 상기 보호층(110)의 상부에 질화물을 증착시킴으로써 식각 방지층(115)을 형성한다. 상기 식각 방지층(115)은 희생층(120)을 식각할 때 상기 액티브 매트릭스(100) 및 보호층(110)이 식각되어 손상되는 것을 방지하는 역할을 한다.Next, an etch stop layer 115 made of nitride is stacked on the protective layer 110 to a thickness of about 1000 to 2000 kPa. The etch stop layer 115 is deposited using a low pressure chemical vapor deposition (LPCVD) process for depositing a thin film. That is, the etch stop layer 115 is formed by depositing nitride on the protective layer 110 using a chemical reaction by thermal energy in a low pressure reaction vessel. The etch stop layer 115 serves to prevent the active matrix 100 and the protective layer 110 from being etched and damaged when the sacrificial layer 120 is etched.

이어서, 상기 식각 방지층(115) 상에 희생층(120)을 적층한다. 상기 희생층(120)은 액츄에이터(170)를 형성하기 위한 적층을 용이하게 하는 기능을 수행하며, 상기 액츄에이터(170)의 형성이 완료된 후에는 플루오르화 수소(HF) 증기에 의해서 제거된다. 상기 희생층(120)은 높은 인(P) 농도를 갖는 인 실리케이트 유리(PSG)를 대기압 화학 기상 증착(APCVD) 공정을 이용하여 0.5∼2.0㎛ 정도의 두께로 형성된다. 즉, 대기압 하의 반응 용기 내에서 열 에너지에 의한 화학 반응을 이용하여 희생층(120)을 증착시킨다. 이 경우, 상기 희생층(120)은 트랜지스터들이 내장된 액티브 매트릭스(100)의 표면을 덮고 있으므로, 그 표면의 평탄도가 매우 불량하다. 따라서, 알코올-기지 솔벤트에 혼합된 실록산, 또는 실리케이트로 이루어진 스핀 온 글래스(Spin On Glass:SOG)를 이용하거나 CMP(Chemical Mechanical Polishing) 공정을 이용하여 희생층(120)의 표면을 평탄화시킨다.Subsequently, the sacrificial layer 120 is laminated on the etch stop layer 115. The sacrificial layer 120 functions to facilitate lamination to form the actuator 170, and is removed by hydrogen fluoride (HF) vapor after the formation of the actuator 170 is completed. The sacrificial layer 120 is formed of phosphorus silicate glass (PSG) having a high phosphorus (P) concentration to a thickness of about 0.5 to about 2.0 μm using an atmospheric chemical vapor deposition (APCVD) process. That is, the sacrificial layer 120 is deposited using a chemical reaction by thermal energy in a reaction vessel under atmospheric pressure. In this case, since the sacrificial layer 120 covers the surface of the active matrix 100 in which the transistors are embedded, the flatness of the surface is very poor. Accordingly, the surface of the sacrificial layer 120 is planarized by using spin on glass (SOG) made of siloxane or silicate mixed with an alcohol-based solvent, or by using a chemical mechanical polishing (CMP) process.

다음으로는, 건식 식각 공정 또는 습식 식각 공정을 이용하여 상기 희생층(120)을 패터닝함으로서 제1 지지부(130a) 및 제2 지지부(130b)가 형성될 위치를 만든다. 즉, 예를 들어 플루오르화 수소(HF)와 같은 식각 용액을 이용하여 희생층(120)을 식각하거나, 또는 플라즈마나 이온 빔(ion beam)을 이용하여 희생층(120)을 식각하여 도 9a 및 도 9b에 도시한 바와 같이, 아래에 드레인(105)이 형성된 식각 방지층(115)의 상부에 제1 지지부(130a)가 형성될 위치를 만들고, 이와 인접한 부분에 제2 지지부(130b)가 형성될 위치를 만든다.Next, the sacrificial layer 120 is patterned using a dry etching process or a wet etching process to form a position at which the first support 130a and the second support 130b are to be formed. That is, for example, the sacrificial layer 120 is etched using an etching solution such as hydrogen fluoride (HF), or the sacrificial layer 120 is etched using a plasma or an ion beam. As shown in FIG. 9B, the first support portion 130a is formed at an upper portion of the etch stop layer 115 having the drain 105 formed thereon, and the second support portion 130b is formed at an adjacent portion thereof. Make a location.

도 10a는 멤브레인(130)을 패터닝한 상기 수평 방향의 단면도를 도시한 것이며, 도 10b는 멤브레인(130)을 패터닝한 상기 수직 방향의 단면도를 도시한 것이다. 도 10a 및 도 10b를 참조하면, 질화물로 이루어진 멤브레인(130)을 0.1∼1.0㎛ 정도의 두께로 적층한다. 상기 멤브레인(130)은 질화물로 이루어진 식각 방지층(115)의 형성 방법과 유사하게 저압 화학 기상 증착(LPCVD) 공정을 이용하여 증착시킨다. 이때, 저압의 반응 용기 내에서 반응성 가스의 비(ratio)를 시간별로 변화시키면서 멤브레인(130)을 형성함으로써 멤브레인(130) 내부의 스트레스(stress)를 조절한다.FIG. 10A illustrates the cross-sectional view in the horizontal direction patterned membrane 130, and FIG. 10B illustrates the cross-sectional view in the vertical direction patterned membrane 130. 10A and 10B, the membrane 130 made of nitride is laminated to a thickness of about 0.01 to 1.0 mu m. The membrane 130 is deposited using a low pressure chemical vapor deposition (LPCVD) process similar to the method of forming the etch stop layer 115 made of nitride. At this time, the stress inside the membrane 130 is controlled by forming the membrane 130 while changing the ratio of the reactive gas with time in the low pressure reaction vessel.

이어서, 상기 멤브레인(130) 상부에 포토 레지스트(photo resist)층(도시하지 않음)을 도포한 후, 멤브레인(130)을 패터닝하여 도 10b에 도시한 바와 같이 제1 지지부(130a) 및 제2 지지부(130b)를 형성한다. 제1 지지부(130a)는 아래에 드레인(105)이 형성된 식각 방지층(115)에 접촉되며, 제2 지지부(130b)는 제1 지지부(130a)와 상기 수직 방향으로 인접한 부분에서 식각 방지층(115)과 접촉된다. 종래에는 액티브 매트릭스 상에 형성된 액츄에이터에 대하여 수평 방향으로만 액츄에이터의 지지부가 형성되어 지지부 쪽의 각 층들의 두께가 구동부 쪽의 두께보다 두꺼워 지지부 쪽으로 잡아당기는 응력이 발생하며, 이러한 응력으로 인하여 액츄에이터의 초기 휘어짐이 크게 나타났었다. 그러나, 본 발명에서는 상술한 바와 같이, 액티브 매트릭스(100) 상에 형성된 액츄에이터(170)에 대하여 수직 방향으로 액츄에이터(170)의 양측에 제1 지지부(130a) 및 제2 지지부(130b)를 형성한다. 따라서, 구동부의 두께를 일정하게 할 수 있으며, 수평 방향으로 발생하는 응력을 최소화하여 액츄에이터(170)가 초기에 휘어지는 것을 방지할 수 있다.Subsequently, after applying a photoresist layer (not shown) on the membrane 130, the membrane 130 is patterned to form a first support 130a and a second support as shown in FIG. 10B. 130b is formed. The first support part 130a is in contact with the etch stop layer 115 having a drain 105 formed therein, and the second support part 130b is in contact with the first support part 130a in the vertical direction. Contact with Conventionally, the support portion of the actuator is formed only in the horizontal direction with respect to the actuator formed on the active matrix so that the thickness of each layer on the support side is thicker than the thickness on the drive side, so that a stress that pulls toward the support portion is generated, which causes the initial stage of the actuator. The warpage was large. However, in the present invention, as described above, the first support 130a and the second support 130b are formed on both sides of the actuator 170 in a direction perpendicular to the actuator 170 formed on the active matrix 100. . Therefore, the thickness of the driving unit can be constant, and the stress generated in the horizontal direction can be minimized to prevent the actuator 170 from being initially bent.

도 11a는 상부전극(145)을 적층한 상기 수평 방향의 단면도를 도시한 것이며, 도 11b는 상부전극(145)을 적층한 상기 수직 방향의 단면도를 도시한 것이다. 도 11a 및 도 11b를 참조하면, 상기 패터닝된 멤브레인(130)의 상부에 스퍼터링 공정을 이용하여 백금(Pt), 또는 백금(Pt)-탄탈륨(Ta)을 0.1∼1.0㎛ 정도의 두께로 증착시켜서, 신호 전극인 하부전극(135)을 형성한다. 상기 하부전극(135)을 형성한 후에는, 하부전극(135)을 각각의 화소(pixel) 별로 분리하기 위하여 iso-cut을 한다. 이어서, 졸-겔(Sol-Gel)법을 이용하여 압전 세라믹, 또는 전왜 세라믹을 적층하여 압전층인 변형층(140)을 형성한다. 예를 들면, 압전 세라믹인 BaTiO3, PZT(Pb(Zr,Ti)O3), 또는 PLZT((Pb,La)(Zr,Ti)O3)를 증착시키거나, 전왜 세라믹인 Pb(Mg,Nb)O3를 증착시킨다. 바람직하게는, PZT(Pb(Zr,Ti)O3)를 0.1∼1.0㎛ 정도의 두께로 적층하여 변형층(140)을 형성한다. 다음에는, 상기 변형층(140)을 급속 열처리(RTA) 공정을 이용하여 열처리하여 상변이 시킨다. 이어서, 변형층(140)의 상부에 알루미늄(Al)이나 백금(Pt)을 스퍼터링한다. 그 결과, 0.1∼1.0㎛ 정도의 두께를 갖는 공통 전극인 상부전극(145)이 형성된다. 계속하여 상부전극(145), 변형층(140), 하부전극(135)을 화소 형상으로 순차적으로 패터닝한다. 즉, 상부전극(145) 위에 식각될 재료에 대해서 내성을 갖는 포토 레지스트층(도시하지 않음)을 형성한 후, 상기 상부전극(145)을 패터닝한다. 이어서, 상기 상부전극(145)과 변형층(140) 상부에 포토 레지스트 보호층(도시되지 않음)을 형성한 후, 상기 변형층(140)을 패터닝한다. 이와 같은 방식으로 하부전극(135) 역시 소정의 화소 형상으로 패터닝한다.FIG. 11A illustrates a cross-sectional view in the horizontal direction in which the upper electrode 145 is stacked, and FIG. 11B illustrates a cross-sectional view in the vertical direction in which the upper electrode 145 is stacked. Referring to FIGS. 11A and 11B, platinum (Pt) or platinum (Pt) -tantalum (Ta) of about 0.01 to 1.0 μm using a sputtering process on the patterned membrane 130. By depositing at a thickness, the lower electrode 135 as a signal electrode is formed. After the lower electrode 135 is formed, an iso-cut is performed to separate the lower electrode 135 for each pixel. Subsequently, piezoelectric ceramics or electrostrictive ceramics are laminated using a sol-gel method to form a strained layer 140 as a piezoelectric layer. For example, BaTiO 3 , PZT (Pb (Zr, Ti) O 3 ), which is a piezoelectric ceramic, or PLZT ((Pb, La) (Zr, Ti) O 3 ) is deposited, or Pb (Mg, Nb) O 3 is deposited. Preferably, PZT (Pb (Zr, Ti) O 3 ) is laminated to a thickness of about 0.1 to 1.0 탆 to form a strained layer 140. Next, the strained layer 140 is subjected to heat treatment using a rapid heat treatment (RTA) process to cause phase change. Subsequently, aluminum (Al) or platinum (Pt) is sputtered on the strained layer 140. As a result, the upper electrode 145, which is a common electrode having a thickness of about 0.01 to 1.0 mu m, is formed. Subsequently, the upper electrode 145, the strained layer 140, and the lower electrode 135 are sequentially patterned in a pixel shape. That is, after forming a photoresist layer (not shown) resistant to the material to be etched on the upper electrode 145, the upper electrode 145 is patterned. Subsequently, after forming a photoresist protective layer (not shown) on the upper electrode 145 and the strained layer 140, the strained layer 140 is patterned. In this manner, the lower electrode 135 is also patterned into a predetermined pixel shape.

도 12a는 거울(165)을 형성한 상기 수평 방향의 단면도를 도시한 것이며, 도 12b는 비어 컨택(155)을 형성한 상기 수직 방향의 단면도를 도시한 것이다. 도 12b를 참조하면, 전술한 바와 같이 패터닝이 완료된 후, 포토리쏘그래피 공정을 이용하여 상기 제1 지지부(130a) 상의 변형층(140)의 일측으로부터 드레인(105)의 상부까지 변형층(140), 하부전극(135), 멤브레인(130), 식각 방지층(115) 및 보호층(110)을 순차적으로 식각함으로써 비어 홀(150)을 형성한다. 식각이 종료되어 비어 홀(150)이 형성되면, 스퍼터링 공정을 이용하여 상기 비어 홀(150) 내부에 도전성 재료를 충전시킨다. 즉, 도전성이 좋은 텅스텐(W)이나 티타늄(Ti)을 금속 스퍼터링 공정을 이용하여 비어 홀(150) 내부를 충전시킨다. 이와 같이, 도전성 재료를 비어 홀(150) 내에 충전시킴으로써 상기 드레인(105)과 하부전극(135)이 전기적으로 연결되는 비어 컨택(155)이 형성된다. 도 12a를 참조하면, 상기와 같이 비어 컨택(155)을 형성한 후, 상기 결과물 전면에 포토 레지스트층(도시하지 않음)을 도포한다.FIG. 12A illustrates a cross-sectional view in the horizontal direction in which the mirror 165 is formed, and FIG. 12B illustrates a cross-sectional view in the vertical direction in which the via contact 155 is formed. Referring to FIG. 12B, after the patterning is completed as described above, the strained layer 140 from one side of the strained layer 140 on the first support 130a to the top of the drain 105 using a photolithography process. The via hole 150 is formed by sequentially etching the lower electrode 135, the membrane 130, the etch stop layer 115, and the protective layer 110. When the etching is completed and the via hole 150 is formed, a conductive material is filled in the via hole 150 using a sputtering process. That is, tungsten (W) or titanium (Ti) having good conductivity is filled in the via hole 150 using a metal sputtering process. As such, the via contact 150 is filled with the conductive material to form the via contact 155 to electrically connect the drain 105 and the lower electrode 135. Referring to FIG. 12A, after forming the via contact 155 as described above, a photoresist layer (not shown) is coated on the entire surface of the resultant product.

이어서, 상기 상부전극(145)의 일측이 노출되도록 패터닝하여 거울 포스트(160)가 형성될 위치를 만든다. 계속하여, 상기 노출된 상부전극(145)의 일측 상부 및 상기 포토 레지스트층의 상부에 은, 알루미늄, 또는 백금 등의 금속을 스퍼터링한 후, 패터닝하여 거울(165)과 거울 포스트(160)를 동시에 형성한다. 상기 거울(165)은 500∼2000Å 정도의 두께를 갖도록 형성된다. 상기 포토 레지스트층을 식각한 후, 희생층(120)을 플루오르화 수소(HF) 증기를 이용하여 제거한다. 그리고, 남아 있는 식각 용액을 제거하기 위하여 헹굼(rinsing) 및 건조(drying) 처리를 수행한다. 이와 같이 희생층(120)이 제거되면 에어 갭(125)이 형성된다.Subsequently, one side of the upper electrode 145 is patterned to expose the mirror post 160. Subsequently, after sputtering a metal such as silver, aluminum, or platinum on one side of the exposed upper electrode 145 and on the photoresist layer, patterning is performed to simultaneously mirror and mirror 165 and mirror post 160. Form. The mirror 165 is formed to have a thickness of about 500 ~ 2000Å. After etching the photoresist layer, the sacrificial layer 120 is removed using hydrogen fluoride (HF) vapor. Then, rinsing and drying are performed to remove the remaining etching solution. As such, when the sacrificial layer 120 is removed, the air gap 125 is formed.

상술한 바와 같이 M×N개의 박막형 AMA 소자를 완성한 후, 백금-탄탈륨(Pt-Ta)을 스퍼터링 방법을 이용하여 액티브 매트릭스(100)의 하단에 증착시켜 저항 컨택(도시하지 않음)을 형성한다. 그리고, 후속하는 공통 전극인 상부전극(145)에 바이어스 전압을 인가하고 신호 전극인 하부전극(135)에 화상 신호를 인가하기 위한 TCP(Tape Carrier Package)(도시하지 않음) 본딩(bonding)을 대비하여 통상의 포토리쏘그래피 방법을 이용하여 액티브 매트릭스(100)를 자른다. 이 경우, 후속되는 공정을 대비하여 액티브 매트릭스(100)를정도의 두께까지만 잘라낸다. 이어서, TCP 본딩에 대비하여 충분한 높이를 가지도록 AMA 패널의 패드(도시하지 않음) 상부에 포토 레지스트층(도시하지 않음)을 형성한 후, 상기 포토 레지스트층 중 아래에 상기 패드가 형성되어 있는 부분을 패터닝하여 AMA 패널의 패드를 노출시킨다. 이 후에, 상기 포토 레지스트층을 제거한다. 계속하여, AMA 패널의 패드와 TCP의 패드를 연결하여 박막형 AMA 모듈의 제조를 완성한다.After completing the M × N thin-film AMA devices as described above, platinum-tantalum (Pt-Ta) is deposited on the bottom of the active matrix 100 using a sputtering method to form a resistive contact (not shown). In addition, a bias (Tape Carrier Package) (not shown) bonding is applied to apply a bias voltage to a subsequent upper electrode 145 which is a common electrode and an image signal to a lower electrode 135 which is a signal electrode. To cut the active matrix 100 using a conventional photolithography method. In this case, the active matrix 100 is prepared in preparation for the subsequent process. Only cut to thickness. Subsequently, after forming a photoresist layer (not shown) on the pad (not shown) of the AMA panel to have a sufficient height in preparation for TCP bonding, a portion of the photoresist layer below which the pad is formed. Pattern to expose the pads of the AMA panel. After that, the photoresist layer is removed. Subsequently, the pad of the AMA panel and the pad of TCP are connected to complete the manufacture of the thin film AMA module.

상술한 본 발명에 따른 박막형 광로 조절 장치에 있어서, 상부전극(145)에는 TCP의 패드 및 AMA 패널의 패드를 통하여 바이어스 전압이 인가된다. 동시에 상기 TCP의 패드 및 AMA 패널의 패드를 통하여 전달된 화상 신호는 상기 액티브 매트릭스(100)에 내장된 트랜지스터와 드레인(105) 및 비어 컨택(155)을 통하여 하부전극(135)에 인가된다. 따라서, 상부전극(145)과 하부전극(135) 사이에 전계가 발생하며, 이 전계에 의하여 상부전극(145)과 하부전극(135) 사이의 변형층(140)이 변형을 일으킨다. 변형층(140)은 전계에 대하여 수직한 방향으로 수축하며, 따라서 변형층(140)을 포함하는 액츄에이터(170)는 소정의 각도로 휘어진다. 광속을 반사하는 거울(165)은 거울 포스트(160)를 통하여 액츄에이터(170)의 상부에 형성되어 있으므로 액츄에이터(170)와 함께 경사진다. 이에 따라서, 거울(165)은 광원으로부터 입사되는 광속을 소정의 각도로 반사하며, 반사된 광속은 슬릿을 통과하여 스크린에 화상을 맺게 된다.In the above-described thin film type optical path control device according to the present invention, a bias voltage is applied to the upper electrode 145 through a pad of TCP and a pad of an AMA panel. At the same time, the image signal transmitted through the pad of the TCP and the pad of the AMA panel is applied to the lower electrode 135 through the transistor, the drain 105 and the via contact 155 embedded in the active matrix 100. Accordingly, an electric field is generated between the upper electrode 145 and the lower electrode 135, and the strained layer 140 between the upper electrode 145 and the lower electrode 135 causes deformation by the electric field. The strained layer 140 contracts in a direction perpendicular to the electric field, and thus the actuator 170 including the strained layer 140 is bent at a predetermined angle. Since the mirror 165 reflecting the light beam is formed on the actuator 170 through the mirror post 160, the mirror 165 is inclined together with the actuator 170. Accordingly, the mirror 165 reflects the light beam incident from the light source at a predetermined angle, and the reflected light beam passes through the slit to form an image on the screen.

선행 출원에 기재된 박막형 광로 조절 장치에 있어서는, 액츄에이터의 지지부를 액티브 매트릭스 상에 형성된 액츄에이터에 대하여 수평 방향으로 액츄에이터하부의 한 곳에만 형성함으로 인하여 지지부 쪽의 각 층들의 두께가 구동부 쪽의 각 층들의 두께 보다 두꺼워 지지부 쪽으로 잡아당기는 응력이 발생하였다. 이러한 액티브 매트릭스 상에 형성된 액츄에이터에 대하여 수평 방향으로 발생하는 응력으로 인하여 액츄에이터의 초기 휘어짐이 크게 나타나 결국 광원으로부터 입사되는 광속의 광효율을 저하시키는 문제가 있었다. 그러나 본 발명에서는, 액티브 매트릭스 상에 형성된 액츄에이터에 대하여 수직 방향으로 양측에 제1 지지부 및 제2 지지부를 형성함으로써 수평 방향으로 발생하는 응력을 최소화하여 액츄에이터 초기 휘어짐을 방지할 수 있다. 이에 의하여, 광원으로부터 입사되어 액츄에이터의 구동각도에 따라 액츄에이터 상부의 거울에 의하여 반사되는 광속의 광효율을 향상시킬 수 있다.In the thin film type optical path adjusting device described in the prior application, the thickness of each layer on the support side is greater than the thickness of each layer on the driving side because the support portion of the actuator is formed only in one position under the actuator in the horizontal direction with respect to the actuator formed on the active matrix. Thickness caused stress to pull towards the support. Due to the stress generated in the horizontal direction with respect to the actuator formed on the active matrix, the initial bending of the actuator is large, resulting in a problem of lowering the light efficiency of the luminous flux incident from the light source. However, in the present invention, by forming the first support and the second support on both sides in the vertical direction with respect to the actuator formed on the active matrix, it is possible to minimize the stress generated in the horizontal direction to prevent the initial bending of the actuator. As a result, it is possible to improve the light efficiency of the light beam incident from the light source and reflected by the mirror on the actuator according to the driving angle of the actuator.

상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.As described above, although described with reference to a preferred embodiment of the present invention, those skilled in the art can understand that the present invention can be variously modified and changed without departing from the spirit and scope of the present invention. There will be.

Claims (10)

M×N(M, N은 정수)개의 트랜지스터가 내장되고, 일측 상부에 드레인(105)이 형성된 액티브 매트릭스(100); 그리고An active matrix 100 having M × N (M, N is an integer) transistors and a drain 105 formed on one side thereof; And ⅰ) 상기 액티브 매트릭스(100)의 상부에 일측이 접촉되며 타측이 에어 갭(125)을 개재하여 상기 액티브 매트릭스(100)와 평행하게 적층되며, 일측의 양측부에 제1 지지부(130a) 및 제2 지지부(130b)가 형성된 멤브레인(130), ⅱ) 상기 멤브레인(130)의 상부에 적층된 하부전극(135), ⅲ) 상기 하부전극(135)의 상부에 적층된 변형층(140) 및 ⅳ) 상기 변형층(140)의 상부에 적층된 상부전극(145)을 포함하며, 상기 액티브 매트릭스(100)의 상부에 형성된 액츄에이터(170)를 포함하는 박막형 광로 조절 장치.Iii) one side is in contact with the upper portion of the active matrix 100 and the other side is stacked in parallel with the active matrix 100 via the air gap 125, the first support portion 130a and the first side portion on both sides 2, a membrane 130 having a supporting portion 130b, ii) a lower electrode 135 stacked on the membrane 130, iii) a strained layer 140 stacked on the lower electrode 135, and A thin film type optical path control device including an upper electrode (145) stacked on top of the deforming layer (140), and an actuator (170) formed on the active matrix (100). 제1항에 있어서, 상기 액티브 매트릭스(100)는 상기 액티브 매트릭스(100) 및 상기 드레인(105)의 상부에 적층된 보호층(110)과 상기 보호층(110)의 상부에 적층된 식각 방지층(115)을 더 포함하는 것을 특징으로 하는 박막형 광로 조절 장치.The active matrix 100 of claim 1, wherein the active matrix 100 includes a protective layer 110 stacked on the active matrix 100 and the drain 105 and an etch stop layer stacked on the protective layer 110. Thin film type optical path control device characterized in that it further comprises. 제2항에 있어서, 상기 멤브레인(130)의 제1 지지부(130a)는 상기 변형층(140)의 타측으로부터 상기 변형층(140), 상기 하부전극(135), 상기 멤브레인(130), 상기 식각 방지층(115)을 통하여 상기 드레인(105)의 상부까지 수직하게 형성된 비어 홀(150)과 상기 비어 홀(150) 내에 상기 하부전극(135)과 상기 드레인(105)을 연결하는 비어 컨택(155)을 더 포함하는 것을 특징으로 하는 박막형 광로 조절 장치.3. The method of claim 2, wherein the first support part 130a of the membrane 130 is formed from the strained layer 140, the lower electrode 135, the membrane 130, and the etching from the other side of the strained layer 140. The via hole 150 vertically formed to the upper portion of the drain 105 through the prevention layer 115 and the via contact 155 connecting the lower electrode 135 and the drain 105 in the via hole 150. Thin film type optical path control device further comprising a. 제1항에 있어서, 상기 액츄에이터(170)는 상기 상부전극(145)의 일측 상부에 형성된 거울 포스트(160) 및 상기 거울 포스트(160)에 일측 하부가 접촉되어 상기 상부전극(145)을 덮도록 형성된 거울(165)을 더 포함하는 것을 특징으로 하는 박막형 광로 조절 장치.The method of claim 1, wherein the actuator 170 is to contact the mirror post 160 formed on one side of the upper electrode 145 and the lower side of the mirror post 160 to cover the upper electrode 145. Thin film type optical path control device further comprises a mirror (165) formed. 제4항에 있어서, 상기 거울(165)은 은, 알루미늄, 또는 백금을 사용하여 1000∼2000Å의 두께를 가지며, 상기 거울 포스트(160)는 상기 거울과 동일한 물질로 형성되는 것을 특징으로 하는 박막형 광로 조절 장치.The thin film type optical path of claim 4, wherein the mirror 165 has a thickness of 1000 to 2000 μs using silver, aluminum, or platinum, and the mirror post 160 is formed of the same material as the mirror. Regulator. 제1항에 있어서, 상기 멤브레인(130)의 제1 지지부(130a) 및 제2 지지부(130b)는 상기 액티브 매트릭스(100) 상에 형성된 액츄에이터(170)에 대하여 수직한 방향으로 나란하게 배열되어 있는 것을 특징으로 하는 박막형 광로 조절 장치.The method of claim 1, wherein the first support portion 130a and the second support portion 130b of the membrane 130 are arranged side by side in a direction perpendicular to the actuator 170 formed on the active matrix 100. Thin film type optical path control device, characterized in that. M×N(M, N은 정수)개의 트랜지스터가 내장되고, 일측 상부에 드레인이 형성된 액티브 매트릭스를 제공하는 단계; 그리고Providing an active matrix having M × N (M, N is an integer) transistors formed therein and having a drain formed on one side thereof; And ⅰ) 상기 액티브 매트릭스의 상부에 멤브레인을 형성하는 단계, ⅱ) 상기 멤브레인을 패터닝하여 제1 지지부 및 제2 지지부를 형성하는 단계, ⅲ) 상기 패터닝된 멤브레인의 상부에 하부전극을 형성하는 단계, ⅳ) 상기 하부전극의 상부에 변형층을 형성하는 단계 및 ⅴ) 상기 변형층의 상부에 상부전극을 형성하는 단계를 포함하는, 상기 액티브 매트릭스의 상부에 액츄에이터를 형성하는 단계를 포함하는 박막형 광로 조절 장치의 제조 방법.Iii) forming a membrane on top of the active matrix, ii) patterning the membrane to form a first support and a second support, iii) forming a bottom electrode on top of the patterned membrane, iii) A thin film type optical path control device comprising the step of forming an actuator on top of the active matrix, comprising the step of forming a strained layer on top of the lower electrode and iii) forming an upper electrode on the top of the strained layer. Method of preparation. 제7항에 있어서, 상기 멤브레인을 형성하는 단계는 ⅰ) 상기 액티브 매트릭스 및 상기 드레인의 상부에 보호층을 형성하는 단계, ⅱ) 상기 보호층의 상부에 식각 방지층을 형성하는 단계, ⅲ) 상기 식각 방지층의 상부에 희생층을 형성하는 단계, 그리고 ⅳ) 상기 액티브 매트릭스 상에 형성된 액츄에이터에 대하여 수직한 방향으로 상기 희생층 중 아래에 드레인이 형성된 부분 및 이와 인접한 부분을 식각하여 상기 식각 방지층의 일부를 노출시키는 단계 후에 수행되는 것을 특징으로 하는 박막형 광로 조절 장치의 제조 방법.The method of claim 7, wherein the forming of the membrane comprises: i) forming a protective layer on top of the active matrix and the drain, ii) forming an etch stop layer on top of the protective layer; Forming a sacrificial layer on top of the barrier layer, and iii) etching a portion of the sacrificial layer with a drain formed below and an adjacent portion thereof in a direction perpendicular to an actuator formed on the active matrix to remove a portion of the etch barrier layer. A method of manufacturing a thin film type optical path control device, characterized in that it is carried out after the step of exposing. 제7항에 있어서, 상기 멤브레인의 제1 지지부를 형성하는 단계는 상기 변형층으로부터 상기 하부전극, 상기 멤브레인의 제1 지지부를 통하여 상기 드레인의 상부까지 수직하게 형성된 비어 홀을 형성하는 단계 및 상기 비어 홀 내에 상기 하부전극과 상기 드레인을 연결하는 비어 컨택을 형성하는 단계를 더 포함하는 것을 특징으로 하는 박막형 광로 조절 장치의 제조 방법.The method of claim 7, wherein the forming of the first support of the membrane comprises: forming a via hole vertically formed from the strained layer to the upper portion of the drain through the lower electrode, the first support of the membrane; And forming a via contact connecting the lower electrode and the drain in a hole. 제7항에 있어서, 상기 액츄에이터를 형성하는 단계는, 상기 상부전극의 상부에 포토 레지스트를 도포한 후, 상기 상부전극의 일측이 노출되게 상기 포토 레지스트를 패터닝하는 단계, 상기 노출된 상부전극 및 상기 포토 레지스트의 상부에 은, 알루미늄, 또는 백금을 스퍼터링하는 단계, 그리고 상기 스퍼터링된 은, 알루미늄, 또는 백금을 패터닝하여 거울 포스트 및 거울을 동시에 형성하는 단계를 더 포함하는 것을 특징으로 하는 박막형 광로 조절 장치의 제조 방법.The method of claim 7, wherein the forming of the actuator comprises: applying a photoresist on the upper electrode, and patterning the photoresist so that one side of the upper electrode is exposed, the exposed upper electrode and the Sputtering silver, aluminum, or platinum on top of the photoresist, and patterning the sputtered silver, aluminum, or platinum to form a mirror post and a mirror simultaneously. Method of preparation.
KR1019960074020A 1996-12-27 1996-12-27 Thin film type optical path control device and method for manufacturing the same that can prevent initial bending of actuator KR19980054835A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960074020A KR19980054835A (en) 1996-12-27 1996-12-27 Thin film type optical path control device and method for manufacturing the same that can prevent initial bending of actuator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960074020A KR19980054835A (en) 1996-12-27 1996-12-27 Thin film type optical path control device and method for manufacturing the same that can prevent initial bending of actuator

Publications (1)

Publication Number Publication Date
KR19980054835A true KR19980054835A (en) 1998-09-25

Family

ID=66382579

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960074020A KR19980054835A (en) 1996-12-27 1996-12-27 Thin film type optical path control device and method for manufacturing the same that can prevent initial bending of actuator

Country Status (1)

Country Link
KR (1) KR19980054835A (en)

Similar Documents

Publication Publication Date Title
US6204080B1 (en) Method for manufacturing thin film actuated mirror array in an optical projection system
US5920421A (en) Thin film actuated mirror array in an optical projection system and method for manufacturing the same
US5815305A (en) Thin film actuated mirror array in an optical projection system and method for manufacturing the same
US5917645A (en) Thin film actuated mirror array in an optical projection system and method for manufacturing the same
US5815304A (en) Thin film actuated mirror array in a optical projection system and method for manufacturing the same
JP2000513460A (en) Thin-film optical path adjusting device and method of manufacturing the same
US6005706A (en) Thin film actuated mirror array in an optical projection system
RU2180158C2 (en) Thin-film matrix of controlled mirrors for optical projection system and its manufacturing process
KR100238803B1 (en) Actuated mirror arrays having enhanced light efficiency
KR100209960B1 (en) Thin film lightpath modulation device and its fabrication thod for increasing the light efficiency
KR100225587B1 (en) Thin film type actuated mirror arrays
KR100244520B1 (en) Fabrication method of thin film actuated mirror array
KR19980054835A (en) Thin film type optical path control device and method for manufacturing the same that can prevent initial bending of actuator
KR100209961B1 (en) Thin film lightpath modulation device for the light efficiency
KR100251106B1 (en) Method for fabricating thin film type light-path controlling device
KR100238804B1 (en) Method for manufacturing actuated mirror arrays having enhanced light efficiency
KR100265943B1 (en) Manufacturing method of tma
EP0966842B1 (en) Thin film actuated mirror array in an optical projection system and method for manufacturing the same
KR100265951B1 (en) Tma and manufacturing method of the same
KR100244518B1 (en) Fabrication method of thin film actuated mirror array
KR100256869B1 (en) Method for manufacturing thin flim actuated mirror array
KR100209945B1 (en) An actuated mirror arrays having large deformable actuators therein
JP2002512701A (en) Thin-film optical path adjusting device and method of manufacturing the same
KR19980054845A (en) Manufacturing method of thin film type optical path control device
KR19990035332A (en) Manufacturing method of thin film type optical path control device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application