KR100225587B1 - Thin film type actuated mirror arrays - Google Patents

Thin film type actuated mirror arrays

Info

Publication number
KR100225587B1
KR100225587B1 KR1019970006132A KR19970006132A KR100225587B1 KR 100225587 B1 KR100225587 B1 KR 100225587B1 KR 1019970006132 A KR1019970006132 A KR 1019970006132A KR 19970006132 A KR19970006132 A KR 19970006132A KR 100225587 B1 KR100225587 B1 KR 100225587B1
Authority
KR
South Korea
Prior art keywords
membrane
lower electrode
active matrix
mirror
layer
Prior art date
Application number
KR1019970006132A
Other languages
Korean (ko)
Other versions
KR19980069200A (en
Inventor
민용기
최윤준
Original Assignee
전주범
대우전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전주범, 대우전자주식회사 filed Critical 전주범
Priority to KR1019970006132A priority Critical patent/KR100225587B1/en
Publication of KR19980069200A publication Critical patent/KR19980069200A/en
Application granted granted Critical
Publication of KR100225587B1 publication Critical patent/KR100225587B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/74Projection arrangements for image reproduction, e.g. using eidophor

Abstract

박막형 광로 조절 장치가 개시되어 있다. 상기 장치는, M×N(M, N은 정수)개의 트랜지스터가 내장되고 일측 상부에 드레인 패드가 형성된 액티브 매트릭스, 각기 ⅰ) 상기 액티브 매트릭스의 상부에 형성된 멤브레인, ⅱ) 상기 멤브레인의 상부에 각기 형성된 하부 전극, ⅲ) 상기 하부 전극의 상부에 각기 형성된 변형층 및 ⅳ) 상기 변형층의 상부에 형성된 상부 전극을 포함하며 서로 같은 방향으로 구동하는 복수개의 액츄에이팅부, 그리고 상기 액츄에이팅부들의 상부에 형성된 거울을 포함한다. 상기 장치에 따르면, 액티브 매트릭스 상부의 드레인 패드가 형성된 부분을 피하여 액츄에이팅부들을 형성한 후, 금속선을 통하여 드레인 패드로부터 하부 전극들에 화상 신호를 인가하기 때문에, 액티브 매트릭스에 내장된 트랜지스터가 손상을 입는 것을 최소화할 수 있다. 또한, 액츄에이팅부들의 일측에 두껍게 공통 전극선을 형성함으로써, 공통 전극선 내부의 전압 강하를 최소화하여 상부 전극들에 변형층들이 변형을 일으키는 데 필요한 충분한 전압을 인가할 수 있다. 그리고, 제2 희생층을 도포하고 복수 개의 지지부를 통하여 거울을 지지함으로써, 거울의 수평도를 향상시킬 수 있다.A thin film type optical path control device is disclosed. The device includes an active matrix having M × N (M, N is an integer) transistors formed thereon and a drain pad formed on one side thereof, respectively iii) a membrane formed on top of the active matrix, ii) formed on top of the membrane, respectively. A lower electrode, iii) a deformable layer each formed on an upper portion of the lower electrode, and iii) a plurality of actuating parts including upper electrodes formed on an upper portion of the deformable layer and driving in the same direction, and an upper portion of the actuating parts. It includes a mirror formed in. According to the above apparatus, since the actuators are formed to avoid the portion where the drain pad is formed on the active matrix and then the image signal is applied from the drain pad to the lower electrodes through the metal line, the transistor embedded in the active matrix is damaged. Wearing can be minimized. In addition, by forming a common electrode line thickly on one side of the actuating portions, it is possible to minimize the voltage drop inside the common electrode line to apply sufficient voltage to the upper electrodes to cause deformation of the strain layers. In addition, by applying the second sacrificial layer and supporting the mirror through the plurality of support parts, the horizontality of the mirror may be improved.

Description

박막형 광로 조절 장치Thin Film Type Light Path Regulator

본 발명은 박막형 광로 조절 장치인 AMA(Actuated Mirror Array)에 관한 것으로서, 보다 상세하게는 상부 전극 및 하부 전극의 전기 배선을 안정화하고, 복수 개의 지지부를 통하여 거울을 형성함으로써 거울의 수평도를 향상시켜 광효율을 향상시키며, 액티브 매트릭스에 내장된 트랜지스터의 손상을 방지할 수 있는 박막형 광로 조절 장치에 관한 것이다.The present invention relates to an Actuated Mirror Array (AMA), which is a thin film type optical path control device, and more particularly, stabilizes electrical wiring of an upper electrode and a lower electrode, and improves the horizontal level of a mirror by forming a mirror through a plurality of supports. The present invention relates to a thin film type optical path control device that improves light efficiency and can prevent damage to a transistor embedded in an active matrix.

일반적으로 광속을 조절하여 화상을 형성할 수 있는 광로 조절 장치는 크게 두 종류로 구분된다. 그 한 종류는 직시형 화상 표시 장치로서 CRT(Cathode Ray Tube) 등이 있으며, 다른 한 종류는 투사형 화상 표시 장치로서 액정 표시 장치(Liquid Crystal Display:LCD), 또는 DMD(Deformable Mirror Device), AMA 등이 이에 해당한다. 상기 CRT 장치는 화상의 질은 우수하지만 화면의 대형화에 따라 장치의 중량과 용적이 증가하며 그 제조 비용이 상승하게 되는 문제점이 있다. 이에 비하여 액정 표시 장치(LCD)는 광학적 구조가 간단하여 얇게 형성할 수 있어 그 중량 및 용적을 줄일 수 있는 장점이 있다. 그러나 상기 액정 표시 장치(LCD)는 입사되는 광속의 편광으로 인하여 1∼2%의 광효율을 가질 정도로 효율이 저하되며, 액정 물질의 응답 속도가 느리고 내부가 과열되기 쉬운 문제점이 있다.In general, an optical path adjusting device capable of forming an image by adjusting a light beam is classified into two types. One type is a direct view type image display device, such as a CRT (Cathode Ray Tube), and the other type is a projection type image display device, a Liquid Crystal Display (LCD), or a DMD (Deformable Mirror Device), AMA, etc. This corresponds to this. Although the CRT device has excellent image quality, the weight and volume of the device increases as the screen is enlarged, and the manufacturing cost thereof increases. In contrast, a liquid crystal display (LCD) has an advantage in that its optical structure is simple and can be formed thin, thereby reducing its weight and volume. However, the liquid crystal display (LCD) has a problem that the efficiency is lowered to have a light efficiency of 1 to 2% due to the polarization of the incident light beam, and the response speed of the liquid crystal material is slow and the inside is easily overheated.

따라서 상기 문제점들을 해결하기 위하여 DMD(Deformable Mirrors Device), 또는 AMA 등의 화상 표시 장치가 개발되었다. 현재, DMD 장치가 5% 정도의 광효율을 가지는 것에 비하여 AMA 장치는 10% 이상의 광효율을 얻을 수 있다. 또한 AMA 장치는 콘트라스트(contrast)를 향상시켜 보다 밝고 선명한 화상을 맺을 수 있으며, 입사되는 광속의 극성에 영향을 받지 않을 뿐만 아니라 광속의 극성에 영향을 끼치지도 않는다. 이러한 미합중국 특허 제5,126,836호(issued to Gregory Um)에 개시된 AMA의 엔진 시스템의 개략도를 도 1에 도시하였다.Accordingly, an image display device such as a deformable mirror device (DMD) or an AMA has been developed to solve the above problems. Currently, AMA devices can achieve 10% or more light efficiency, while DMD devices have about 5% light efficiency. In addition, the AMA device improves contrast, resulting in brighter and clearer images, and is not affected by the polarity of the incident luminous flux and does not affect the polarity of the luminous flux. A schematic diagram of the engine system of AMA disclosed in this US Patent No. 5,126,836 (issued to Gregory Um) is shown in FIG.

도 1에 도시한 바와 같이, 광원(1)으로부터 입사된 광속은 제1 슬릿(3) 및 제1 렌즈(5)를 지나면서 R·G·B(Red·Green·Blue) 표색계에 따라 분광된다. 상기 R·G·B 별로 분광된 광속은 각기 제1 거울(7), 제2 거울(9) 및 제3 거울(11)에 의하여 반사되어 각각의 거울에 대응하여 설치된 AMA 소자들(13)(15)(17)로 입사된다. 상기 R·G·B 별로 형성된 AMA 소자들(13)(15)(17)은 각기 내부에 구비된 거울들을 소정의 각도로 경사지게 하여 입사된 광속을 반사시킨다. 이 때, 상기 거울은 거울의 하부에 형성된 변형부의 변형에 따라 기울게 된다. 상기 AMA 소자들(13)(15)(17)로부터 반사된 빛은 제2 렌즈(19) 및 제2 슬릿(21)을 통과한 후, 투영렌즈(23)에 의하여 스크린(도시되지 않음)에 투영되어 화상을 맺게 된다.As shown in FIG. 1, the light beams incident from the light source 1 are spectroscopically observed through the R, G, B (Red, Green, Blue) colorimeter while passing through the first slit 3 and the first lens 5. . The luminous flux spectra for R, G, and B are respectively reflected by the first mirror 7, the second mirror 9, and the third mirror 11, and are arranged in correspondence with the respective mirrors. 15) (17). The AMA elements 13, 15, and 17 formed for each of R, G, and B reflect the incident light beams by inclining the mirrors provided therein at a predetermined angle. At this time, the mirror is inclined according to the deformation of the deformation portion formed in the lower portion of the mirror. The light reflected from the AMA elements 13, 15, 17 passes through the second lens 19 and the second slit 21, and then is projected to the screen (not shown) by the projection lens 23. Projected to form an image.

상기 변형부의 구성 물질로서는 대체로 산화아연(ZnO)이 사용된다. 그러나, PZT(lead zirconate titanate, Pb(Zr, Ti)O3)가 산화아연 보다 더 우수한 압전 특성을 가진다는 사실이 근래에 알려져왔다. 상기 PZT는 PbZrO3와 PbTiO3의 완전 고용체(solid solution)로서 고온에서는 결정 구조가 입방정(cubic)인 상유전상(paraelectric phase)으로 존재하며, 상온에서는 Zr과 Ti의 조성비에 따라 결정 구조가 사방정(orthorhombic)인 반강유전상(antiferroelectric phase), 능면체정(rhombohedral)인 강유전상(ferroelectric phase), 그리고 정방정(tetragonal)인 강유전상으로 존재한다.Zinc oxide (ZnO) is generally used as a constituent material of the deformable portion. However, it has recently been known that PZT (lead zirconate titanate, Pb (Zr, Ti) O 3 ) has better piezoelectric properties than zinc oxide. The PZT is a complete solid solution (solid solution) of PbZrO 3 and PbTiO 3 high temperature in the crystal structure of the cubic crystal (cubic) of paraelectric phase inversion (paraelectric phase) in the presence, and is the normal temperature determined by the composition ratio of Zr and Ti structure orthorhombic It exists as an orthorhombic antiferroelectric phase, a rhombohedral ferroelectric phase, and a tetragonal ferroelectric phase.

이러한 PZT의 이원 상태도(binary phase diagram)을 도 2에 도시하였다. 도 2를 참조하면, Zr과 Ti의 조성비가 약 1:1인 조성에서 정방정상(tetragonal phase)과 능면체정상(rhombohedral phase)의 상경계(morphotropic phase boundary:MPB)가 있으며, PZT는 상기 상경계(MPB)의 조성에서 최대의 유전 특성(dielectric property) 및 압전 특성을 나타낸다. 상기 상경계는 특정 조성에 위치하지 않고 비교적 넓은 조성 범위에 걸쳐 정방정상과 능면체정상이 공존하는 영역으로 되어 있으며, 상공존 영역(phase coexistent region)은 연구자에 따라 2∼3mol%에서 15mol%에 이르기까지 각기 다르게 보고되어 있다. 이러한 상공존의 원인으로서는 열역학적 안정성(thermodynamic stability), 조성의 불균일성(compositional fluctuation), 내부 응력(internal stress) 등의 여러 가지 이론들이 제시되고 있다. 현재, PZT 박막은 스핀 코팅(spin coating) 방법, 화학 기상 증착(Chemical Vapor Deposition:CVD) 방법, 스퍼터링(sputtering) 방법 등과 같은 다양한 공정을 이용하여 제조할 수 있다.A binary phase diagram of this PZT is shown in FIG. 2. Referring to FIG. 2, there is a tetragonal phase and a rhombohedral phase in a composition having a ratio of Zr and Ti of about 1: 1, and PZT is a phase boundary (MPB). It exhibits maximum dielectric and piezoelectric properties in the composition of MPB). The phase boundary is not located in a specific composition but is a region in which a tetragonal phase and a rhombohedral phase coexist over a relatively wide composition range, and the phase coexistent region ranges from 2 to 3 mol% to 15 mol% depending on the researcher. Are reported differently. Many theories such as thermodynamic stability, compositional fluctuation, and internal stress have been suggested as the causes of such coexistence. Currently, PZT thin films can be manufactured using various processes such as spin coating, chemical vapor deposition (CVD), sputtering, and the like.

이러한 광로 조절 장치인 AMA는 크게 벌크(bulk)형과 박막(thin film)형으로 구분된다. 상기 벌크형 광로 조절 장치는 미합중국 특허 제5,085,497호(issued to Gregory Um et al.)에 개시되어 있다. 벌크형 광로 조절 장치는 다층 세라믹을 얇게 절단하여 내부에 금속 전극이 형성된 세라믹 웨이퍼(wafer)를 트랜지스터가 내장된 액티브 매트릭스(active matrix) 상에 장착한 후, 쏘잉(sawing) 방법으로 가공하고 그 상부에 거울을 설치하여 이루어진다. 그러나, 벌크형 광로 조절 장치는 설계 및 제조에 있어서 높은 정밀도가 요구되고 변형부의 응답 속도가 느리다는 문제점이 있다. 이에 따라 반도체 공정을 이용하여 제조할 수 있는 박막형 광로 조절 장치가 개발되었다. 상기 박막형 광로 조절 장치는 본 출원인이 대한민국 특허청에 특허출원한 특허출원 제96-64440호(발명의 명칭 : 박막형 광로 조절 장치)에 개시되어 있다.AMA, which is an optical path control device, is classified into a bulk type and a thin film type. The bulk optical path control device is disclosed in US Pat. No. 5,085,497 (issued to Gregory Um et al.). The bulk optical path control device cuts a thin layer of multilayer ceramic, mounts a ceramic wafer having a metal electrode therein on an active matrix in which a transistor is built, and then processes it by sawing. This is done by installing a mirror. However, the bulk optical path control device has a problem in that high precision is required in design and manufacture and the response speed of the deformable part is slow. Accordingly, a thin film type optical path control apparatus that can be manufactured using a semiconductor process has been developed. The thin film type optical path control device is disclosed in Korean Patent Application No. 96-64440 (name of the invention: thin film type optical path control device) filed by the applicant to the Korean Intellectual Property Office.

도 3은 상기 선행 출원에 기재된 박막형 광로 조절 장치의 평면도를 도시한 것이고, 도 4는 도 3에 도시한 장치를 A­A′선으로 자른 단면도를 도시한 것이며,도 5a 내지 도 5f는 도 4에 도시한 장치의 제조 공정도이다.FIG. 3 shows a plan view of the thin film type optical path adjusting device described in the preceding application, FIG. 4 shows a cross-sectional view taken along line AA ′ of the device shown in FIG. 3, and FIGS. 5A to 5F are shown in FIG. 4. It is a manufacturing process diagram of one apparatus.

도 3을 참조하면, 상기 박막형 광로 조절 장치는 액티브 매트릭스(31) 및 액츄에이터(33)를 포함한다. 내부에 M×N(M, N은 정수)개의 MOS(Metal Oxide Semiconductor) 트랜지스터(도시되지 않음)가 내장되고 일측 표면에 드레인(drain)(32)이 형성된 상기 액티브 매트릭스(31)는, 상기 액티브 매트릭스(31) 및 드레인(32)의 상부에 적층된 보호층(35)과 보호층(35)의 상부에 적층된 식각 방지층(37)을 포함한다.Referring to FIG. 3, the thin film type optical path adjusting device includes an active matrix 31 and an actuator 33. The active matrix 31 having M x N (M, N is an integer) internal metal oxide semiconductor (MOS) transistor (not shown) and having a drain 32 formed on one surface thereof is the active matrix 31. A protective layer 35 stacked on the matrix 31 and the drain 32 and an etch stop layer 37 stacked on the protective layer 35 are included.

상기 액츄에이터(33)는 상기 식각 방지층(37) 중 아래에 드레인(32)이 형성된 부분에 일측이 접촉되며 타측이 제1 에어 갭(first air gap)(39)을 개재하여 상기 식각 방지층(37)과 평행하도록 적층된 멤브레인(41), 멤브레인(41)의 상부에 적층된 하부전극(43), 하부전극(43)의 상부에 적층된 변형층(45), 변형층(45)의 일측 상부에 적층된 상부전극(47), 변형층(45)의 타측으로부터 하부전극(43), 멤브레인(41), 식각 방지층(37) 및 보호층(35)을 통하여 상기 드레인(32)까지 수직하게 형성된 비어 홀(48), 그리고 비어 홀(48) 내에 상기 하부전극(43)과 드레인(32)이 서로 전기적으로 연결되도록 형성된 비어 컨택(49)을 포함한다.One side of the actuator 33 is in contact with a portion in which the drain 32 is formed in the lower portion of the etch stop layer 37, and the other side of the actuator 33 passes through a first air gap 39. On the membrane 41 stacked in parallel with the lower electrode 43 stacked on the membrane 41, the strained layer 45 stacked on the lower electrode 43, and one side of the strained layer 45. Vias vertically formed from the other side of the stacked upper electrode 47 and the strained layer 45 to the drain 32 through the lower electrode 43, the membrane 41, the etch stop layer 37, and the protective layer 35. The via 48 includes a via contact 49 formed in the via hole 48 so that the lower electrode 43 and the drain 32 are electrically connected to each other.

또한, 상기 상부전극(47)의 일측 상단에 접촉되는 지지부를 갖고 제2 에어 갭(51)을 개재하여 상부전극(47)과 수평하게‘ㄱ’자 형상의 거울(53)이 형성된다.In addition, a mirror 53 having a '-' shape is formed horizontally with the upper electrode 47 through a second air gap 51 having a support part contacting an upper end of one side of the upper electrode 47.

이하 상기 따른 박막형 광로 조절 장치의 제조 방법을 설명한다.Hereinafter, a method of manufacturing the thin film type optical path adjusting device will be described.

도 5a를 참조하면, M×N(M, N은 정수)개의 트랜지스터(도시되지 않음)가 내장되고 일측 상부에 드레인(32)이 형성된 액티브 매트릭스(31)의 상부에 인 실리케이트 유리(Phospho-Silicate Glass:PSG)로 구성된 보호층(35)을 적층한다. 보호층(35)은 화학 기상 증착(CVD) 방법을 이용하여 1.0㎛ 정도의 두께를 가지도록 형성한다. 상기 보호층(35)은 후속하는 공정 동안 액티브 매트릭스(31)를 보호한다.Referring to FIG. 5A, Phospho-Silicate is formed on top of an active matrix 31 in which M × N (M and N are integers) transistors (not shown) are formed and a drain 32 is formed on one side. A protective layer 35 made of Glass: PSG is laminated. The protective layer 35 is formed to have a thickness of about 1.0 μm using a chemical vapor deposition (CVD) method. The protective layer 35 protects the active matrix 31 during subsequent processing.

상기 보호층(35)의 상부에는 질화물로 구성된 식각 방지층(37)이 적층된다. 식각 방지층(37)은 저압 화학 기상 증착(Low Pressure CVD:LPCVD) 방법을 이용하여 0.1∼1.0㎛ 정도의 두께를 가지도록 형성한다. 식각 방지층(37)은 후속하는 식각 공정 동안 보호층(35) 및 액티브 매트릭스(31) 등이 식각되는 것을 방지한다. 식각 방지층(37)의 상부에는 제1 희생층(38)이 적층된다. 제1 희생층(38)은 인(P)의 농도가 높은 인 실리케이트 유리(PSG)를 대기압 화학 기상 증착(Atmospheric Pressure CVD:APCVD) 방법을 이용하여 1.0∼4.0㎛ 정도의 두께를 가지도록 형성한다. 이 경우, 제1 희생층(38)은 트랜지스터가 내장된 액티브 매트릭스(31)의 상부를 덮고 있으므로 그 표면의 평탄도가 매우 불량하다. 따라서, 제1 희생층(38)의 표면을 스핀 온 글래스(Spin On Glass:SOG)를 사용하는 방법, 또는 CMP(Chemical Mechanical Polishing) 방법을 이용하여 평탄화시킨다. 이어서, 제1 희생층(38) 중 아래에 드레인(32)이 형성되어 있는 부분을 식각하여 상기 식각 방지층(37)의 일부를 노출시킴으로서 액츄에이터(33)의 지지부가 형성될 위치를 만든다.An etch stop layer 37 made of nitride is stacked on the passivation layer 35. The etch stop layer 37 is formed to have a thickness of about 0.01 to 1.0 탆 using a low pressure chemical vapor deposition (LPCVD) method. The etch stop layer 37 prevents the protective layer 35, the active matrix 31, and the like from being etched during the subsequent etching process. The first sacrificial layer 38 is stacked on the etch stop layer 37. The first sacrificial layer 38 is formed of phosphorous silicate glass (PSG) having a high concentration of phosphorus (PG) by using atmospheric pressure chemical vapor deposition (Atmospheric Pressure CVD: APCVD) method. Form to have. In this case, since the first sacrificial layer 38 covers the upper portion of the active matrix 31 in which the transistor is embedded, the flatness of the surface thereof is very poor. Therefore, the surface of the first sacrificial layer 38 is planarized by using a spin on glass (SOG) method or a chemical mechanical polishing (CMP) method. Subsequently, a portion of the first sacrificial layer 38 in which the drain 32 is formed is etched to expose a portion of the etch stop layer 37 to form a position where the support portion of the actuator 33 is to be formed.

도 5b를 참조하면, 멤브레인(41)은 상기 노출된 식각 방지층(37)의 상부 및 제1 희생층(38)의 상부에 0.1∼1.0㎛ 정도의 두께로 적층된다. 상기 멤브레인(41)은 질화물을 저압 화학 기상 증착(LPCVD) 방법을 이용하여 형성된다. 이 때, 저압의 반응 용기 내에서 반응 가스의 비(ratio)를 변화시키면서 상기 멤브레인(41)을 형성하여 멤브레인(41) 내의 응력(stress)을 조절한다. 상기 멤브레인(41)의 상부에는 백금, 또는 백금-탄탈륨(Pt-Ta) 등의 금속으로 구성된 하부전극(43)이 적층된다. 하부전극(43)은 스퍼터링 방법을 이용하여 0.1∼1.0㎛ 정도의 두께를 가지도록 형성한다. 신호 전극인 하부전극(43)에는 화상 신호가 액티브 매트릭스(31)에 내장된 트랜지스터로부터 상기 드레인(32) 및 비어 컨택(49)을 통하여 인가된다.Referring to FIG. 5B, the membrane 41 is stacked on the exposed etch stop layer 37 and on the first sacrificial layer 38 to a thickness of about 0.01 to 1.0 μm. The membrane 41 is formed using a low pressure chemical vapor deposition (LPCVD) method. At this time, the membrane 41 is formed while varying the ratio of the reaction gas in the low pressure reaction vessel to control the stress in the membrane 41. A lower electrode 43 made of metal such as platinum or platinum-tantalum (Pt-Ta) is stacked on the membrane 41. The lower electrode 43 is formed to have a thickness of about 0.01 to 1.0 탆 using the sputtering method. An image signal is applied to the lower electrode 43, which is a signal electrode, through the drain 32 and the via contact 49 from a transistor embedded in the active matrix 31.

상기 하부전극(43)의 상부에는 PZT, 또는 PLZT로 구성된 변형층(45)이 적층된다. 변형층(45)은 졸-겔(Sol-Gel)법, 또는 화학 기상 증착 방법(CVD)을 이용하여 0.1∼1.0㎛, 바람직하게는 0.4㎛ 정도의 두께를 가지도록 형성한 후, 급속 열처리(Rapid Thermal Annealing:RTA) 방법으로 열처리하여 상변이시킨다. 변형층(45)은 공통 전극인 상부전극(47)과 신호 전극인 하부전극(43) 사이에 발생하는 전계에 의하여 변형을 일으킨다. 상부전극(47)은 변형층(45)의 일측 상부에 적층된다. 상부전극(47)은 알루미늄, 또는 백금 등의 전기 전도성이 우수한 금속을 스퍼터링 방법을 이용하여 0.1∼1.0㎛ 정도의 두께를 가지도록 형성한다. 공통 전극인 상부전극(47)에는 바이어스 전압이 인가되어 하부전극(43)과 상부전극(47) 사이에 전계가 발생하게 된다.A strained layer 45 formed of PZT or PLZT is stacked on the lower electrode 43. The strained layer 45 is formed so as to have a thickness of about 0.1 to 1.0 탆, preferably about 0.4 탆 using a sol-gel or chemical vapor deposition method (CVD). After that, heat treatment is performed by rapid thermal annealing (RTA) to cause phase shift. The strained layer 45 is deformed by an electric field generated between the upper electrode 47 as the common electrode and the lower electrode 43 as the signal electrode. The upper electrode 47 is stacked on one side of the strained layer 45. The upper electrode 47 is formed of a metal having excellent electrical conductivity such as aluminum or platinum so as to have a thickness of about 0.01 to 1.0 탆 using a sputtering method. A bias voltage is applied to the upper electrode 47, which is a common electrode, to generate an electric field between the lower electrode 43 and the upper electrode 47.

도 5c를 참조하면, 상기 상부전극(47)을 소정의 형상으로 패터닝한 후, 변형층(45)의 타측 상부로부터 드레인(32)의 상부까지 변형층(45), 하부전극(43), 멤브레인(41), 식각 방지층(37) 및 보호층(35)을 순차적으로 식각하여 상기 변형층(45)으로부터 드레인(32)까지 수직하게 비어 홀(48)을 형성한다. 이어서, 텅스텐, 백금, 또는 티타늄 등의 금속을 스퍼터링 방법을 이용하여 상기 드레인(32)과 하부전극(43)이 전기적으로 연결되도록 비어 컨택(49)을 형성한다. 따라서, 비어 컨택(49)은 상기 비어 홀(48) 내에서 상기 하부전극(43)으로부터 드레인(32)의 상부까지 수직하게 형성된다. 그러므로, 화상 신호는 액티브 매트릭스(31)에 내장된 트랜지스터로부터 드레인(32) 및 비어 컨택(49)을 통하여 하부전극(43)에 인가된다. 이어서, 크롬(Cr), 구리(Cu), 금(Au) 등의 금속을 증착(evaporation), 또는 스퍼터링 방법을 이용하여 액티브 매트릭스(31)의 하단에 증착시켜 저항 컨택(ohmic contact)(도시하지 않음)을 형성한다. 그리고, 액티브 매트릭스(31) 상부에 포토 레지스트(도시하지 않음)를 코팅한 후, 후속하는 공통 전극인 상부전극(47)에 바이어스 전압을 인가하는 동시에 신호 전극인 하부전극(43)에 화상 신호를 인가하기 위한 TCP(Tape Carrier Package) 본딩을 대비하여 액티브 매트릭스(31)를 자른다. 이 때, 후속되는 공정을 위하여 액티브 매트릭스(31)를 소정의 정도의 두께까지만 잘라 낸다. 계속하여, TCP 본딩에 요구되는 AMA 패널(panel)의 패드(도시하지 않음)를 노출시키기 위해 AMA 패널의 패드 부위를 건식 식각 방법을 이용하여 식각한다. 계속해서, 상기 변형층(45), 하부전극(43), 멤브레인(41)을 차례로 패터닝한 후, 제1 희생층(38)을 불산(HF) 증기로 식각하여 제1 에어 갭(39)을 형성함으로서 액츄에이터(33)를 완성한다.Referring to FIG. 5C, after the upper electrode 47 is patterned into a predetermined shape, the strained layer 45, the lower electrode 43, and the membrane from the other upper portion of the strained layer 45 to the upper portion of the drain 32 are formed. 41, the etch stop layer 37, and the protective layer 35 are sequentially etched to form the via holes 48 vertically from the strained layer 45 to the drain 32. Subsequently, a via contact 49 is formed to electrically connect the drain 32 and the lower electrode 43 by sputtering a metal such as tungsten, platinum, or titanium. Thus, the via contact 49 is formed vertically from the lower electrode 43 to the top of the drain 32 in the via hole 48. Therefore, the image signal is applied to the lower electrode 43 through the drain 32 and the via contact 49 from the transistor embedded in the active matrix 31. Subsequently, a metal such as chromium (Cr), copper (Cu), gold (Au), or the like is deposited on the bottom of the active matrix 31 by evaporation or sputtering to form an ohmic contact (not shown). Not formed). After coating a photoresist (not shown) on the active matrix 31, a bias voltage is applied to the upper electrode 47, which is a subsequent common electrode, and an image signal is applied to the lower electrode 43, which is a signal electrode. The active matrix 31 is cut in preparation for TCP (Tape Carrier Package) bonding for application. At this time, the active matrix 31 is cut out only to a predetermined thickness for the subsequent process. Subsequently, the pad portion of the AMA panel is etched using a dry etching method to expose a pad (not shown) of the AMA panel required for TCP bonding. Subsequently, the strained layer 45, the lower electrode 43, and the membrane 41 are sequentially patterned, and then the first sacrificial layer 38 is etched with hydrofluoric acid (HF) vapor to form the first air gap 39. By forming the actuator 33 is completed.

도 5d를 참조하면, 전술한 바와 같이 제1 에어 갭(39)을 형성한 후, 상기 결과물 전면에 제2 희생층(50)을 형성한다. 제2 희생층(50)은 거울(53)의 장착을 용이하게 하고 거울(53)의 수평도를 향상시키는 기능을 수행하며, 거울(53)이 장착된 후에 제거된다. 바람직하게는, 상기 제2 희생층(50)은 유동성이 좋은 폴리머 등으로 구성된 포토 레지스트를 스핀 코팅 방식으로 형성하며, 상기 제1 에어 갭(39)을 완전히 채우면서 상부전극(47)을 기준으로 일정한 두께를 갖도록 도포한다. 이와 같이 액츄에이터(33)가 형성된 결과물 전면에 제2 희생층(50)을 도포하게 되면, 제1 에어 갭(39)에 상기 제2 희생층(50)이 완전히 채워지면서 평평한 표면을 형성하게 된다.Referring to FIG. 5D, after forming the first air gap 39 as described above, the second sacrificial layer 50 is formed on the entire surface of the resultant. The second sacrificial layer 50 serves to facilitate mounting of the mirror 53 and to improve the horizontality of the mirror 53, and is removed after the mirror 53 is mounted. Preferably, the second sacrificial layer 50 is formed by spin coating a photoresist made of a polymer having good fluidity, and the like, based on the upper electrode 47 while completely filling the first air gap 39. Apply to have a certain thickness. As such, when the second sacrificial layer 50 is applied to the entire surface of the resultant formed actuator 33, the second sacrificial layer 50 is completely filled in the first air gap 39 to form a flat surface.

도 5e를 참조하면, 상기와 같이 제2 희생층(50)을 형성한 후, 포토 레지스트 (도시되지 않음)를 마스크로 이용하여 상기 제2 희생층(50)을 패터닝함으로서 상기 상부전극(47)의 일측 상부에 거울(53)이 형성될 지지부를 만든다. 따라서, 상부전극(47)의 일측 상부가 노출된다. 계속하여, 지지부가 형성된 제2 희생층(50) 및 노출된 상부전극(47)의 상부에 스퍼터링 공정을 이용하여 반사도가 좋은 알루미늄(Al)이나 은(Ag)을 0.1∼1.0㎛ 정도의 두께로 증착시켜 거울(53)을 형성한다. 바람직하게는, 상기 거울(53)은‘ㄱ’자 형상을 가지며, 일측의 지지부가 상기 상부전극(47)에 접촉되며, 타측이 상부전극(47)에 평행하게 장착된다.Referring to FIG. 5E, after forming the second sacrificial layer 50 as described above, the upper electrode 47 is patterned by patterning the second sacrificial layer 50 using a photoresist (not shown) as a mask. On one side of the upper portion of the mirror 53 is formed to make a support. Thus, the upper portion of one side of the upper electrode 47 is exposed. Subsequently, aluminum (Al) or silver (Ag) having good reflectivity was added to the upper portion of the second sacrificial layer 50 and the exposed upper electrode 47 on which the supporting portion was formed, in a range of 0.1 to 1.0 µm. The mirror 53 is formed by depositing to a thickness of a degree. Preferably, the mirror 53 has a '-' shape, the support of one side is in contact with the upper electrode 47, the other side is mounted in parallel to the upper electrode 47.

도 5f를 참조하면, 상기와 같이 거울(53)을 형성한 후, 화소(pixel) 간의 분리를 위하여 상기 제2 희생층(50)을 산소 플라즈마(O2plasma)로 제거하고, 헹굼 및 건조 처리를 수행한다. 그 결과, 거울(53)과 상부전극(47) 사이에 제2 에어 갭(51)이 형성됨으로써, 상부에 거울(53)이 장착된 완전한 액츄에이터(33)가 완성된다.Referring to FIG. 5F, after forming the mirror 53 as described above, the second sacrificial layer 50 is removed with an oxygen plasma (O 2 plasma) to separate the pixels, and a rinsing and drying process is performed. Perform As a result, the second air gap 51 is formed between the mirror 53 and the upper electrode 47, thereby completing the complete actuator 33 on which the mirror 53 is mounted.

상기와 같이 박막형 AMA 소자가 형성된 액티브 매트릭스(31)를 소정의 형상으로 완전히 잘라낸 후, AMA 패널의 패드와 TCP를 연결하여 박막형 AMA 모듈의 제조를 완성한다.After the active matrix 31 in which the thin film AMA element is formed is completely cut into a predetermined shape as described above, the pad and TCP of the AMA panel are connected to complete the manufacture of the thin film AMA module.

상술한 박막형 광로 조절 장치에 있어서, 신호 전극인 하부 전극(43)에는 화상 신호 전압이 인가되며, 공통 전극인 상기 상부 전극(47)에는 바이어스 전압이 인가되어, 상부 전극(47)과 하부 전극(43) 사이에 전계가 발생하게 된다. 이 전계에 의하여 상부 전극(47)과 하부 전극(43) 사이의 변형층(45)이 변형을 일으키게 되며, 상기 변형층(45)은 전계와 수직한 방향으로 수축하게 된다. 이에 따라, 멤브레인(41)을 포함하는 액츄에이터(33)가 소정의 각도로 휘어지고, 액츄에이터(33)의 상부 전극(47) 상에 장착된 거울(53)은 휘어진 상부 전극(47)에 의해 그 축이 움직여서 경사지게 되어 광원으로부터 입사되는 광속을 반사한다. 거울(53)에 의하여 반사된 광속은 슬릿을 통하여 스크린에 투영됨으로써, 화상을 맺게 한다.In the above-described thin film type optical path adjusting device, an image signal voltage is applied to the lower electrode 43, which is a signal electrode, and a bias voltage is applied to the upper electrode 47, which is a common electrode, so that the upper electrode 47 and the lower electrode ( An electric field is generated between 43). The strained layer 45 between the upper electrode 47 and the lower electrode 43 causes deformation by the electric field, and the strained layer 45 contracts in a direction perpendicular to the electric field. Accordingly, the actuator 33 including the membrane 41 is bent at a predetermined angle, and the mirror 53 mounted on the upper electrode 47 of the actuator 33 is deformed by the curved upper electrode 47. The axis is moved and tilted to reflect the light beam incident from the light source. The light beam reflected by the mirror 53 is projected onto the screen through the slit, thereby forming an image.

그러나, 상기 박막형 광로 조절 장치에 있어서, 상부 전극의 일부만이 거울로서 구동하여 광속을 반사시키기 때문에, 입사되는 광속의 반사 각도가 작고 광효율이 떨어지는 단점이 있다. 또한, 상부 전극에 전압을 인가하기 위한 픽셀의 후면을 지나는 공통 전극선이 매우 얇게 형성됨으로 인하여 그 내부 저항이 높아서 전압 강하가 발생하여 상부 전극에 충분한 전압을 인가하지 못하는 문제점이 있다. 더욱이, 드레인의 직상부에 비어 컨택을 형성하기 때문에 액티브 매트릭스에 내장된 트랜지스터가 직접 후속하는 공정의 영향을 받아 손상을 입게 되는 가능성이 매우 높았다.However, in the thin film type optical path adjusting device, since only a part of the upper electrode is driven as a mirror to reflect the light beam, the reflection angle of the incident light beam is small and the light efficiency is inferior. In addition, since the common electrode line passing through the rear surface of the pixel for applying the voltage to the upper electrode is very thin, the internal resistance is high, resulting in a voltage drop, and thus a sufficient voltage may not be applied to the upper electrode. Moreover, since via contacts are formed directly over the drain, there is a high possibility that transistors embedded in the active matrix will be directly affected by the subsequent process and be damaged.

따라서, 본 발명의 목적은 상부에 거울이 장착된 액츄에이팅부의 일측에 공통 전극선을 두껍께 입혀 그 내부의 저항으로 인한 전압 강하를 방지하고 드레인 패드의 직상부를 피하여 액츄에이팅부를 형성함으로써, 상부 전극 및 하부 전극의 전기 배선을 안정화하며, 액티브 매트릭스에 내장된 트랜지스터의 손상을 방지할 수 있는 박막형 광로 조절 장치를 제공함에 있다.Accordingly, an object of the present invention is to coat the common electrode wire on one side of the actuator with a mirror mounted thereon to prevent the voltage drop due to the resistance therein and to avoid the upper part of the drain pad, thereby forming the actuator. The present invention provides a thin film type optical path control device that stabilizes electrical wiring of an electrode and a lower electrode and prevents damage to a transistor embedded in an active matrix.

도 1은 종래의 광로 조절 장치의 엔진 시스템의 개략도이다.1 is a schematic diagram of an engine system of a conventional optical path control apparatus.

도 2는 PZT의 이원 상태도이다.2 is a binary state diagram of the PZT.

도 3은 본 출원인의 선행 출원에 기재된 박막형 광로 조절 장치의 평면도이다.3 is a plan view of a thin film type optical path adjusting device described in the applicant's prior application.

도 4는 도 3에 도시한 장치를 A­A′선으로 자른 단면도이다.4 is a cross-sectional view of the apparatus shown in FIG. 3 taken along line A′A ′.

도 5a 내지 도 5f는 도 4에 도시한 장치의 제조 공정도이다.5A to 5F are manufacturing process diagrams of the apparatus shown in FIG. 4.

도 6은 본 발명에 따른 박막형 광로 조절 장치의 평면도이다.6 is a plan view of a thin film type optical path control apparatus according to the present invention.

도 7은 도 6에 도시한 장치의 사시도이다.7 is a perspective view of the apparatus shown in FIG. 6.

도 8은 도 6에 도시한 장치를 B­B′선으로 자른 단면도이다.FIG. 8 is a cross-sectional view taken along line B′B ′ of the apparatus shown in FIG. 6.

도 9는 도 6에 도시한 장치를 C­C′선으로 자른 단면도이다.FIG. 9 is a cross-sectional view taken along line C′C ′ of the apparatus shown in FIG. 6.

도 10a 내지 도 15c는 도 6 내지 도 9에 도시한 장치의 제조 공정도이다.10A to 15C are manufacturing process diagrams of the apparatus shown in FIGS. 6 to 9.

도면의 주요 부분에 대한 부호의 설명Explanation of symbols for the main parts of the drawings

100 : 액티브 매트릭스 105 : 드레인 패드100: active matrix 105: drain pad

110 : 보호층 115 : 식각 방지층110: protective layer 115: etch stop layer

117 : 에어 갭 120 : 제1 멤브레인117: air gap 120: first membrane

121 : 제2 멤브레인 125 : 제1 하부 전극121: second membrane 125: first lower electrode

126 : 제2 하부 전극 130 : 제1 변형층126: second lower electrode 130: first strained layer

131 : 제2 변형층 135 : 제1 상부 전극131: second strained layer 135: first upper electrode

136 : 제2 상부 전극 137 : 제1 거울 포스트136: second upper electrode 137: first mirror post

138 : 제2 거울 포스트145 : 거울138: second mirror post 145: mirror

150 : 비어 홀 155 : 비어 컨택150: beer hall 155: beer contact

160 : 금속선 165 : 공통 전극선160: metal wire 165: common electrode wire

170 : 제1 희생층 175 : 제2 희생층170: first sacrificial layer 175: second sacrificial layer

180 : 제1 액츄에이팅부 190 : 제2 액츄에이팅부180: first actuating part 190: second actuating part

상기 목적을 달성하기 위하여 본 발명은, M×N(M, N은 정수)개의 트랜지스터가 내장되고 일측 상부에 드레인 패드가 형성된 액티브 매트릭스, 상기 액티브 매트릭스의 일측 상부에 형성된 제1 액츄에이팅부, 상기 액티브 매트릭스의 타측 상부에 형성된 제2 액츄에이팅부, 그리고 상기 제1 액츄에이팅부 및 상기 제2 액츄에이팅부의 상부에 형성된 거울을 포함하는 박막형 광로 조절 장치를 제공한다.In order to achieve the above object, the present invention provides an active matrix having an M × N (M, N is an integer) transistor and a drain pad formed on one side thereof, a first actuator formed on one side of the active matrix, Provided is a thin film type optical path control device including a second actuator formed on the other side of the active matrix, and a mirror formed on the first actuator and the second actuator.

제1 액츄에이팅부는 상기 액티브 매트릭스의 일측 상부에 형성된 제1 멤브레인, 상기 제1 멤브레인의 상부에 형성된 제1 하부 전극, 상기 제1 하부 전극의 상부에 형성된 제1 변형층, 그리고 상기 제1 변형층의 상부에 형성된 제1 상부 전극을 포함한다. 제2 액츄에이팅부는 상기 액티브 매트릭스의 타측 상부에 형성된 제2 멤브레인, 상기 제2 멤브레인의 상부에 형성된 제2 하부 전극, 상기 제2 하부 전극의 상부에 형성된 제2 변형층, 그리고 상기 제2 변형층의 상부에 형성된 제2 상부 전극을 포함한다.The first actuating part includes a first membrane formed on one side of the active matrix, a first lower electrode formed on the first membrane, a first strained layer formed on the first lower electrode, and the first modified part. And a first upper electrode formed on top of the layer. The second actuating part includes a second membrane formed on the other side of the active matrix, a second lower electrode formed on the second membrane, a second deformation layer formed on the second lower electrode, and the second deformation. And a second upper electrode formed on top of the layer.

상술한 본 발명에 따른 박막형 광로 조절 장치에 있어서, 복수 개의 액츄에이팅부의 상부 전극에는 각기 TCP의 패드, AMA 패널의 패드 및 공통 전극선을 통하여 바이어스 전압이 인가된다. 동시에 상기 TCP의 패드 및 AMA 패널의 패드를 통하여 전달된 화상 신호는 상기 액티브 매트릭스에 내장된 트랜지스터, 드레인 패드, 비어 컨택 및 금속선을 통하여 복수 개의 액츄에이팅부의 하부 전극들에 각기 인가된다. 따라서, 복수 개의 상부 전극과 하부 전극 사이에 각기 전계가 발생하며, 이러한 전계에 의하여 복수 개의 변형층이 각기 변형을 일으킨다. 변형층들은 전계에 대하여 수직한 방향으로 수축하며, 따라서, 변형층들을 포함하는 복수 개의 액츄에이팅부는 소정의 각도를 가지고 같은 방향으로 휘어진다. 광원으로부터 입사되는 광속을 반사하는 거울은 복수 개의 거울 포스트에 의해 지지되어 액츄에이팅부들의 상부에 형성되어 있으므로 액츄에이팅부들과 같은 각도로 휘어진다. 이에 따라, 거울은 입사되는 광속을 소정의 각도로 반사하며, 반사된 광속은 슬릿을 통과하여 스크린에 투영되어 화상을 맺게 된다.In the above-described thin film type optical path control device according to the present invention, a bias voltage is applied to upper electrodes of the plurality of actuating parts through pads of TCP, pads of AMA panels, and common electrode lines, respectively. At the same time, the image signals transmitted through the pads of the TCP and the pads of the AMA panel are applied to the lower electrodes of the plurality of actuators through transistors, drain pads, via contacts, and metal wires embedded in the active matrix. Accordingly, an electric field is generated between the plurality of upper electrodes and the lower electrode, and the plurality of deformation layers respectively cause deformation by the electric field. The strained layers contract in a direction perpendicular to the electric field, so that the plurality of actuators including the strained layers are bent in the same direction at a predetermined angle. The mirror reflecting the light beam incident from the light source is bent at the same angle as the actuating parts because it is supported by the plurality of mirror posts and formed on the actuating parts. Accordingly, the mirror reflects the incident light beam at a predetermined angle, and the reflected light beam passes through the slit and is projected onto the screen to form an image.

따라서, 본 발명에 따른 상기 장치는, 액티브 매트릭스 상부의 드레인 패드가 형성된 부분을 피하여 액츄에이팅부들을 형성한 후, 금속선을 통하여 드레인 패드로부터 하부 전극들에 화상 신호를 인가하기 때문에, 액티브 매트릭스에 내장된 트랜지스터가 손상을 입는 것을 최소화할 수 있다. 또한, 액츄에이팅부들의 일측에 두껍게 공통 전극선을 형성함으로써, 공통 전극선 내부의 전압 강하를 최소화하여 상부 전극들에 변형층들이 변형을 일으키는 데 필요한 충분한 전압을 인가할 수 있다. 그리고, 제2 희생층을 도포하고 복수 개의 지지부를 통하여 거울을 지지함으로써, 거울의 수평도를 향상시킬 수 있다.Therefore, the apparatus according to the present invention forms the actuators by avoiding the portion where the drain pad is formed on the active matrix, and then applies an image signal from the drain pad to the lower electrodes through the metal line, thereby providing the active matrix with the active matrix. Damage to the built-in transistor can be minimized. In addition, by forming a common electrode line thickly on one side of the actuating portions, it is possible to minimize the voltage drop inside the common electrode line to apply sufficient voltage to the upper electrodes to cause deformation of the strain layers. In addition, by applying the second sacrificial layer and supporting the mirror through the plurality of support parts, the horizontality of the mirror may be improved.

이하, 첨부된 도면들을 참조로 하여 본 발명의 일실시예에 따른 박막형 광로 조절 장치를 설명한다.Hereinafter, a thin film type optical path adjusting apparatus according to an embodiment of the present invention will be described with reference to the accompanying drawings.

도 6은 본 발명의 일실시예에 따른 박막형 광로 조절 장치의 평면도를 도시한 것이고, 도 7은 도 6에 도시한 장치의 사시도를 도시한 것이며, 도 8은 도 6에 도시한 장치를 B­B′선으로 자른 단면도를 도시한 것이며, 도 9는 도 6에 도시한 장치를 C­C′선으로 자른 단면도를 도시한 것이며, 도 10a 내지 도 15c는 도 6 내지 도 9에 도시한 장치의 제조 공정도이다.6 is a plan view of a thin film type optical path control apparatus according to an embodiment of the present invention, Figure 7 is a perspective view of the device shown in Figure 6, Figure 8 is a device shown in Figure 6 BB ' 9 is a cross-sectional view taken along the line, and FIG. 9 is a cross-sectional view taken along line CC ′ of the apparatus shown in FIG. 6, and FIGS. 10A to 15C are manufacturing process diagrams of the apparatus shown in FIGS. 6 to 9.

도 6 및 도 8을 참조하면, 상기 박막형 광로 조절 장치는 액티브 매트릭스(active matrix)(100), 제1 액츄에이팅(actuating)부(180) 및 제2 액츄에이팅부(190)를 포함한다. 상기 액티브 매트릭스(21)는 MOS(Metal Oxide Semiconductor) 트랜지스터(도시되지 않음), 바람직하게는 P-MOS 트랜지스터가 형성된 반도체 웨이퍼(wafer)이며, LCD 패널 상에 사용되는 액티브 매트릭스와 유사하다. 즉, 상기 액티브 매트릭스(21)는 M×N(M, N은 정수)개의 트랜지스터(도시되지 않음)를 내장하고 있다. 또한, 액티브 매트릭스(21)의 표면에는 각각의 트랜지스터와 전기적으로 연결된 드레인 패드(drain pad)(105)가 형성된다.6 and 8, the thin film type optical path control apparatus includes an active matrix 100, a first actuating unit 180, and a second actuating unit 190. The active matrix 21 is a semiconductor wafer in which a metal oxide semiconductor (MOS) transistor (not shown), preferably a P-MOS transistor, is formed and is similar to an active matrix used on an LCD panel. That is, the active matrix 21 contains M × N transistors (M and N are integers) (not shown). In addition, a drain pad 105 electrically connected to each transistor is formed on a surface of the active matrix 21.

제1 액츄에이팅부(180)는, 제1 멤브레인(membrane)(120), 제1 하부 전극(bottom electrode)(120), 제1 변형층(active layer)(125), 제1 상부 전극(top electrode)(135), 그리고 제1 거울 포스트(post)(137)을 포함한다. 상기 제1 멤브레인(120)은 일측이 상기 액티브 매트릭스(100) 상부에 접촉되며 타측이 직각으로 구부러져 에어 갭(117)을 개재하여 액티브 매트릭스(100)와 평행하게 형성된다. 즉, 제1 멤브레인(120)은 상기 액티브 매트릭스(100) 상에 거울상의‘ㄱ’자의 형상으로 형성된다. 제1 하부 전극(125)은 상기 제1 멤브레인(120) 중 거울상의‘ㄱ’자의 머리부분에 직사각형의 형상으로 적층된다. 제1 변형층(130)은 제1 하부 전극(125)의 상부에 제1 하부 전극(125) 보다 작은 크기를 갖는 직사각형의 형상으로 적층되며, 제1 상부 전극(135)은 제1 변형층(130)의 상부에 제1 변형층(130) 보다 작은 크기의 직사각형의 형상으로 적층된다. 제1 상부전극(135)의 일측 상부에는 제1 거울 포스트(137)가 형성되어 그 상부의 거울(145)을 지지한다.The first actuating part 180 may include a first membrane 120, a first bottom electrode 120, a first active layer 125, and a first top electrode. electrode 135, and a first mirror post 137. One side of the first membrane 120 is in contact with the upper portion of the active matrix 100 and the other side is bent at a right angle to form a parallel to the active matrix 100 via the air gap 117. That is, the first membrane 120 is formed in the shape of a mirror '′' on the active matrix 100. The first lower electrode 125 is stacked in the shape of a rectangle on the head portion of the mirror-shaped '′' of the first membrane 120. The first strained layer 130 is stacked on the first lower electrode 125 in a rectangular shape having a size smaller than that of the first lower electrode 125, and the first upper electrode 135 is formed of the first strained layer ( The upper portion of the 130 is stacked in a rectangular shape having a smaller size than the first deformable layer 130. A first mirror post 137 is formed on one side of the first upper electrode 135 to support the mirror 145 thereon.

도 6 및 도 9를 참조하면, 제2 액츄에이팅부(190)는 제2 멤브레인(121), 제2 하부 전극(126), 제2 변형층(131), 제2 상부 전극(136), 그리고 제2 거울 포스트(138)를 포함한다. 제2 멤브레인(121)은 일측이 액티브 매트릭스(100)에 접촉되며, 타측이 직각으로 구부러져 에어 갭(117)을 개재하여 액티브 매트릭스(100)과 평행한,‘ㄴ’자의 형상을 가진다. 따라서, 상기 제1 멤브레인(120)과 제2 멤브레인(121)은 동일 평면 상에서 함께‘ㄷ’자의 형상을 가진다. 제2 하부 전극(126)은 제2 멤브레인(121) 중‘ㄴ’자의 다리 부분에 직사각형의 형상으로 적층되며, 제2 변형층(131)은 제2 하부 전극(126)의 상부에 제2 하부 전극(126) 보다 작은 크기의 직사각형의 형상으로 적층된다. 제2 상부 전극(136)은 제2 변형층(131)의 상부에 제2 변형층(131)보다 작은 크기의 직사각형의 형상으로 적층되며, 제2 상부 전극(136)의 일측 상부에는 제2 거울 포스트(138)가 형성되어 상기 제1 거울 포스트(137)와 함께 그 상부에 형성된 거울(145)을 지지한다.6 and 9, the second actuator 190 may include a second membrane 121, a second lower electrode 126, a second strained layer 131, a second upper electrode 136, and A second mirror post 138. One side of the second membrane 121 is in contact with the active matrix 100, and the other side of the second membrane 121 is bent at a right angle to have a shape of 'b' parallel to the active matrix 100 via the air gap 117. Thus, the first membrane 120 and the second membrane 121 together have the shape of the letter 'C' on the same plane. The second lower electrode 126 is stacked in a rectangular shape on the leg portion of the 'b' of the second membrane 121, and the second deformable layer 131 is formed on the second lower electrode 126. The electrode 126 is stacked in a rectangular shape having a smaller size. The second upper electrode 136 is stacked on the second strained layer 131 in the shape of a rectangle having a smaller size than the second strained layer 131, and a second mirror is formed on one side of the second upper electrode 136. A post 138 is formed to support the mirror 145 formed thereon together with the first mirror post 137.

상기 제1 멤브레인(120)과 제2 멤브레인(121)이 연결되는 부분의 하부에는, 제1 멤브레인(120) 및 제2 멤브레인(121)으로부터 상기 식각 방지층(115)과 보호층(110)을 통하여 수직하게 비어 홀(via hole)(150)이 형성되며, 비어 홀(150) 내에는 비어 컨택(via contact)(155)이 형성된다. 또한, 상기 제1 멤브레인(120)과 제2 멤브레인(121)이 연결되는 부분의 상부, 즉, 상기 제1 멤브레인(120)의 거울상의‘ㄱ’자 형상의 다리 부분과 제2 멤브레인(121)의‘ㄴ’자의 머리 부분에는 각기 금속선(metal line)(160)이 형성되어 상기 비어 컨택(155)과 제1 하부 전극(125) 및 제 2 하부 전극(126)을 전기적으로 연결한다. 따라서, 화상 신호는 액티브 매트릭스(100)에 내장된 트랜지스터로부터 드레인 패드(105), 비어 컨택(155), 그리고 금속선(160)을 통하여 제1 하부 전극(125) 및 제2 하부 전극(126)에 인가된다.Under the portion where the first membrane 120 and the second membrane 121 are connected, the etch stop layer 115 and the protective layer 110 from the first membrane 120 and the second membrane 121. A via hole 150 is formed vertically, and a via contact 155 is formed in the via hole 150. In addition, an upper portion of the portion where the first membrane 120 and the second membrane 121 are connected, that is, a '-' shaped leg portion and the second membrane 121 on the mirror of the first membrane 120. A metal line 160 is formed at each head of the 'B' to electrically connect the via contact 155, the first lower electrode 125, and the second lower electrode 126. Therefore, the image signal is transferred from the transistor embedded in the active matrix 100 to the first lower electrode 125 and the second lower electrode 126 through the drain pad 105, the via contact 155, and the metal line 160. Is approved.

상기 액티브 매트릭스(100) 상의 상기 제1 멤브레인(120)과 제2 멤브레인(121)이 연결되는 부분과 인접한 부분에는 제1 상부 전극(135) 및 제2 상부 전극(136)에 바이어스 전압을 인가하기 위한 공통 전극선(165)이 제1 멤브레인(120)과 제2 멤브레인(121)이 연결되는 부분에 대하여 평행하게 형성된다. 상기 공통 전극선(165)은 제1 상부 전극(135) 및 제2 상부 전극(136)과 연결된다. 거울(145)은 제1 거울 포스트(137) 및 제2 거울 포스트(138)를 지지부로 하여 제1 액츄에이팅부(180) 및 제2 액츄에이팅부(190)의 상부에 형성된다.Applying a bias voltage to the first upper electrode 135 and the second upper electrode 136 on a portion adjacent to the portion where the first membrane 120 and the second membrane 121 are connected on the active matrix 100. The common electrode line 165 is formed to be parallel to the portion where the first membrane 120 and the second membrane 121 are connected. The common electrode line 165 is connected to the first upper electrode 135 and the second upper electrode 136. The mirror 145 is formed on the first actuator 180 and the second actuator 190 with the first mirror post 137 and the second mirror post 138 as a support.

이하 상술한 박막형 광로 조절 장치의 제조 방법을 도면을 참조하여 상세하게 설명한다. 도 10a 및 도 10b는 도 8 및 도 9에 도시한 장치 중 멤브레인(119)을 형성한 상태를 도시한 것이다.Hereinafter, a method of manufacturing the above-described thin film type optical path control apparatus will be described in detail with reference to the accompanying drawings. 10A and 10B show a state in which the membrane 119 is formed in the apparatus shown in FIGS. 8 and 9.

도 10a 및 도 10b를 참조하면, 먼저, 집적도를 높일 수 있는 특징을 가지며 반도체 기억 소자로서 대규모 집적 회로에 널리 쓰이는 MOS 트랜지스터, 예를 들어 P-타입의 MOS 트랜지스터가 M×N(M, N은 정수)개로 내장되어 있는 액티브 매트릭스(100)를 제공한다. 바람직하게는, 상기 액티브 매트릭스(100)는 실리콘(Si)과 같은 반도체로 이루어진다. 상기 액티브 매트릭스(100)의 일측 표면에는 드레인 패드(105)가 형성된다. 다음에는, 상기 액티브 매트릭스(100) 및 드레인 패드(105)의 상부에 보호층(passivation layer)(110)을 화학 기상 증착(Chemical Vapor Deposition:CVD) 방법을 이용하여 0.1∼1.0μm 정도의 두께를 갖도록 형성한다. 상기 보호층(110)은 인 실리케이트 유리(PSG)로 이루어지며, 후속하는 공정 동안 액티브 매트릭스(100)가 손상되는 것을 방지한다.Referring to FIGS. 10A and 10B, first, an MOS transistor, such as a P-type MOS transistor, which has a feature of increasing the degree of integration and is widely used in a large-scale integrated circuit as a semiconductor memory device, has M × N (M, N Integer matrix) is provided. Preferably, the active matrix 100 is made of a semiconductor such as silicon (Si). A drain pad 105 is formed on one surface of the active matrix 100. Next, a passivation layer 110 is formed on the active matrix 100 and the drain pad 105 by using a chemical vapor deposition (CVD) method of about 1.0 to 1.0 μm. It is formed to have a thickness of. The protective layer 110 is made of in-silicate glass (PSG) and prevents the active matrix 100 from being damaged during the subsequent process.

상기 보호층(110)의 상부에는 식각 방지층(etch stop layer)(115)이 적층된다. 식각 방지층(115)은 질화물(nitride)을 사용하여 1000∼2000Å 정도의 두께로 증착시킨다. 상기 식각 방지층(115)은 박막을 증착시키는 저압 화학 기상 증착(Low Pressure Chemical Vapor Deposition:LPCVD) 공정을 이용하여 증착시킨다. 즉, 저압(200∼700㎜ torr)의 반응 용기 내에서 열 에너지에 의한 화학 반응을 이용하여 보호층(110) 위에 질화물을 증착시킴으로서 식각 방지층(115)을 형성한다. 상기 식각 방지층(115)은 후속하는 식각 공정 동안 액티브 매트릭스(100) 및 보호층(110)이 식각되어 손상되는 것을 방지하는 역할을 한다.An etch stop layer 115 is stacked on the passivation layer 110. The etch stop layer 115 is deposited to a thickness of about 1000 to 2000 microns using nitride. The etch stop layer 115 is deposited using a low pressure chemical vapor deposition (LPCVD) process in which a thin film is deposited. That is, the etch stop layer 115 is formed by depositing nitride on the protective layer 110 using a chemical reaction of thermal energy in a low pressure (200 to 700 mm torr) reaction vessel. The etch stop layer 115 serves to prevent the active matrix 100 and the protective layer 110 from being etched and damaged during the subsequent etching process.

이어서, 상기 식각 방지층(115)의 상부에 제1 희생층(sacrificial layer)(170)을 증착시킨다. 상기 제1 희생층(170)은 AMA 모듈을 형성하기 위한 적층을 용이하게 하는 기능을 수행하며, 상기 AMA 모듈의 적층이 완료된 후에는 플루오르화 수소(HF) 증기에 의해서 제거된다. 상기 제1 희생층(170)은 인(P)의 농도가 높은 인 실리케이트 유리(PSG)를 대기압 화학 기상 증착(Atmospheric Pressure Chemical Vapor Deposition:APCVD) 공정을 이용하여 0.5∼2.0㎛ 정도의 두께로 형성된다. 즉, 대기압(760㎜ torr) 하의 반응 용기 내에서 열 에너지에 의한 화학 반응을 이용하여 제1 희생층(170)을 증착시킨다. 한편, 상기 제1 희생층(170)은 트랜지스터들이 내장된 액티브 매트릭스(100)의 표면을 덮고 있으므로, 그 표면의 평탄도가 매우 불량하다. 따라서, 알코올-기지 솔벤트에 혼합된 실록산, 또는 실리케이트로 이루어진 스핀 온 글래스(SOG)를 이용하거나 CMP(Chemical Mechanical Polishing) 공정을 이용하여 제1 희생층(170)의 표면을 평탄화시킨다. 바람직하게는, CMP 공정을 이용하여 제1 희생층(170) 표면을 평탄화시킨다. 계속하여, 상기 제1 희생층(170)을 패터닝함으로서 제1 액츄에이팅부(180) 및 제2 액츄에이팅부(190)의 지지부 형성 위치를 만든다. 즉, 예를 들어 플루오르화 수소(HF)와 같은 식각 용액을 이용하여 제1 희생층(170)을 식각하거나, 또는 플라즈마(plasma)나 이온 빔(ion beam)을 이용하여 제1 희생층(170)을 식각하여 액츄에이팅부의 지지부가 형성될 위치를 만든다.Subsequently, a first sacrificial layer 170 is deposited on the etch stop layer 115. The first sacrificial layer 170 functions to facilitate lamination to form the AMA module, and is removed by hydrogen fluoride (HF) vapor after the lamination of the AMA module is completed. The first sacrificial layer 170 is phosphorus silicate glass (PSG) having a high concentration of phosphorus (PG) using an atmospheric pressure chemical vapor deposition (Atmospheric Pressure Chemical Vapor Deposition: APCVD) process of about 0.5 to 2.0㎛ It is formed to a thickness of. That is, the first sacrificial layer 170 is deposited using a chemical reaction by thermal energy in a reaction vessel under atmospheric pressure (760 mm torr). On the other hand, since the first sacrificial layer 170 covers the surface of the active matrix 100 in which the transistors are embedded, the flatness of the surface is very poor. Accordingly, the surface of the first sacrificial layer 170 is planarized by using spin on glass (SOG) made of siloxane or silicate mixed with an alcohol-based solvent, or by using a chemical mechanical polishing (CMP) process. Preferably, the surface of the first sacrificial layer 170 is planarized using a CMP process. Subsequently, the first sacrificial layer 170 is patterned to form positions of supporting portions of the first actuator 180 and the second actuator 190. That is, for example, the first sacrificial layer 170 is etched using an etching solution such as hydrogen fluoride (HF), or the first sacrificial layer 170 using plasma or an ion beam. ) To create a position where the support of the actuator is to be formed.

상기와 같이, 제1 액츄에이팅부(180) 및 제2 액츄에이팅부(190)의 지지부 형성 위치를 만든 후, 질화물로 이루어진 멤브레인(119)을 0.1∼1.0㎛, 바람직하게는, 0.4㎛ 정도의 두께로 형성한다. 상기 멤브레인(119)은 저압 화학 기상 증착(LPCVD) 공정을 이용하여 증착시킨다. 이때, 저압의 반응 용기 내에서 반응성 가스의 비(ratio)를 시간별로 변화시키면서 멤브레인(119)을 형성함으로서 멤브레인(119) 내부의 스트레스(stress)를 조절한다. 상기 멤브레인(119)은 후에 제1 멤브레인(120) 및 제2 멤브레인(121)으로 패터닝된다.As described above, after the support portion formation position of the first actuating portion 180 and the second actuating portion 190 is made, the membrane 119 made of nitride is made into 0.01 to 1.0 mu m, preferably, It is formed to a thickness of about 0.4 μm. The membrane 119 is deposited using a low pressure chemical vapor deposition (LPCVD) process. At this time, the stress in the membrane 119 is controlled by forming the membrane 119 while changing the ratio of the reactive gas with time in the low pressure reaction vessel. The membrane 119 is later patterned into a first membrane 120 and a second membrane 121.

도 11a 및 도 11b는 도 8 및 도 9에 도시한 장치 중 상부 전극(134)을 형성한 상태를 도시한 것이다.11A and 11B show a state in which the upper electrode 134 is formed in the apparatus shown in FIGS. 8 and 9.

도 11a 및 도 11b를 참조하면, 상기 멤브레인(119)의 상부에 스퍼터링 공정을 이용하여 백금(Pt), 또는 백금(Pt)-탄탈륨(Ta)을 0.1∼1.0㎛ 정도의 두께로 증착시켜서 신호 전극인 하부 전극(124)을 형성한다. 하부 전극(124)은 후에 제1 하부 전극(125) 및 제2 하부 전극(126)으로 패터닝된다. 이어서, 졸-겔(Sol-Gel)법, 스퍼터링 방법, 또는 화학 기상 증착(CVD) 방법을 이용하여 압전 세라믹, 또는 전왜 세라믹을 적층하여 변형층(129)을 형성한다. 예를들면, 압전 세라믹인 BaTiO3, PZT(Pb(Zr,Ti)O3), 또는 PLZT((Pb,La)(Zr,Ti)O3)를 증착시키거나, 전왜 세라믹인 PMN(Pb(Mg,Nb)O3)을 증착시킨다. 바람직하게는, PZT(Pb(Zr,Ti)O3)를 0.1∼1.0㎛ 정도의 두께로 적층하여 변형층(129)을 형성한다. 다음에는, 상기 변형층(129)을 급속 열처리(RTA) 공정을 이용하여 열처리하여 상변이시킨다. 변형층(129)은 후에 제1 변형층(130) 및 제2 변형층(131)으로 패터닝된다. 이어서, 변형층(129)의 상부에 알루미늄(Al)이나 백금(Pt)을 스퍼터링하여 0.1∼1.0㎛ 정도의 두께를 갖는 공통 전극인 상부 전극(134)을 형성한다.Referring to FIGS. 11A and 11B, platinum (Pt) or platinum (Pt) -tantalum (Ta) is formed in a thickness of about 0.01 to 1.0 μm using a sputtering process on the membrane 119. The lower electrode 124, which is a signal electrode, is formed by evaporation. The lower electrode 124 is later patterned into the first lower electrode 125 and the second lower electrode 126. Subsequently, the strained layer 129 is formed by laminating piezoelectric ceramics or electrostrictive ceramics using a sol-gel method, a sputtering method, or a chemical vapor deposition (CVD) method. For example, BaTiO 3 , PZT (Pb (Zr, Ti) O 3 ), which is a piezoelectric ceramic, or PLZT ((Pb, La) (Zr, Ti) O 3 ) is deposited, or PMN (Pb ( Mg, Nb) O 3 ) is deposited. Preferably, PZT (Pb (Zr, Ti) O 3 ) is laminated to a thickness of about 0.01 to 1.0 탆 to form a strained layer 129. Next, the strained layer 129 is subjected to a heat treatment using a rapid heat treatment (RTA) process to phase change. The strained layer 129 is later patterned into a first strained layer 130 and a second strained layer 131. Subsequently, aluminum (Al) or platinum (Pt) is sputtered on the strained layer 129 to form an upper electrode 134, which is a common electrode having a thickness of about 0.1 to 1.0 mu m.

도 12a 및 도 12b는 도 8 및 도 9에 도시한 장치 중 멤브레인(119)을 패터닝한 상태를 도시한 것이다.12A and 12B show a state in which the membrane 119 is patterned in the apparatus shown in FIGS. 8 and 9.

도 12a 및 도 12b를 참조하면, 상부 전극(134), 변형층(129), 하부 전극(124), 및 멤브레인(119)을 소정의 화소 형상으로 순차적으로 패터닝한다. 즉, 상부 전극(134) 위에 식각될 재료에 대해서 내성을 갖는 포토 레지스트(photo resist)층(도시되지 않음)을 형성한 후, 상부 전극(134)을 패터닝하여 제1 상부 전극(135) 및 제2 상부 전극(136)을 형성한다. 제1 상부 전극(135) 및 제2 상부 전극(136)은 서로 나란한 직사각형의 형상을 갖는다. 이어서, 상기 제1 상부 전극(135) 및 제2 상부 전극(136)과 변형층(129) 상부에 포토 레지스트층(도시되지 않음)을 도포한 후, 상기 변형층(129)을 패터닝하여 제1 변형층(130) 및 제2 변형층(131)을 형성한다. 이와 같은 방식으로 하부 전극(124)을 패터닝하여 제1 하부 전극(125)과 제2 하부 전극(126)을 형성한다.12A and 12B, the upper electrode 134, the strained layer 129, the lower electrode 124, and the membrane 119 are sequentially patterned into a predetermined pixel shape. That is, after forming a photo resist layer (not shown) resistant to the material to be etched on the upper electrode 134, the upper electrode 134 is patterned to form the first upper electrode 135 and the first electrode. Two upper electrodes 136 are formed. The first upper electrode 135 and the second upper electrode 136 have a rectangular shape parallel to each other. Subsequently, after applying a photoresist layer (not shown) on the first upper electrode 135, the second upper electrode 136, and the strained layer 129, the strained layer 129 is patterned to form a first layer. The strained layer 130 and the second strained layer 131 are formed. In this manner, the lower electrode 124 is patterned to form the first lower electrode 125 and the second lower electrode 126.

제1 변형층(130) 및 제2 변형층(131)은 각기 제1 상부 전극(135) 및 제2 상부 전극(136) 보다 약간 넓은 서로 나란한 직사각형의 형상을 가지며, 제1 하부 전극(125)과 제2 하부 전극(126) 역시 제1 변형층(130) 및 제2 변형층(131) 보다 약간 넓은 서로 나란한 직사각형의 형상을 가진다.Each of the first strained layer 130 and the second strained layer 131 has a rectangular shape parallel to each other that is slightly wider than the first upper electrode 135 and the second upper electrode 136, and the first lower electrode 125. The second lower electrode 126 also has a rectangular shape parallel to each other slightly wider than the first strained layer 130 and the second strained layer 131.

멤브레인(119)은 상기와 같은 방법으로 제1 멤브레인(120) 및 제2 멤브레인(121)으로 패터닝된다. 제1 멤브레인(120)은 제1 하부 전극(125)의 형상과는 달리 거울상의‘ㄱ’자의 형상을 가지며, 이러한 거울상의‘ㄱ’자의 머리 부분의 상부에 제1 하부 전극(125)이 형성된다. 제2 멤브레인(121) 또한 제2 하부 전극(126)의 형상과는 달리‘ㄴ’자의 형상으로 패터닝되어 이러한‘ㄴ’자의 다리 부분의 상부에 제2 하부 전극(126)이 형성된다. 상기 제1 멤브레인(120) 및 제2 멤브레인(121)은 서로 연결되어 동일 평면상에서 함께‘ㄷ’자의 형상을 가진다.The membrane 119 is patterned into the first membrane 120 and the second membrane 121 in the same manner as above. Unlike the shape of the first lower electrode 125, the first membrane 120 has a mirror-shaped 'A' shape, and the first lower electrode 125 is formed on an upper portion of the head of the 'A' mirror image. do. Unlike the shape of the second lower electrode 126, the second membrane 121 is patterned in the shape of a 'b' so that the second lower electrode 126 is formed on the leg portion of the 'b'. The first membrane 120 and the second membrane 121 are connected to each other and have the shape of the letter 'c' together on the same plane.

도 13a 내지 도 13c는 도 8 및 도 9에 도시한 장치 중 전기 배선을 나타내는 상태를 도시한 것이다.13A to 13C show a state showing electrical wiring among the devices shown in FIGS. 8 and 9.

도 13a 내지 도 13c를 참조하면, 상기 제1 멤브레인(120) 및 제2 멤브레인(121)이 연결되는 부분 중 아래에 드레인 패드(105)가 형성된 부분을 식각하여 비어 홀(150)을 형성한다. 즉, 제1 멤브레인(120) 및 제2 멤브레인(121)이 연결되는 부분으로부터 식각 방지층(115)과 보호층(110)을 차례로 식각하여 상기 드레인 패드(105)까지 수직하게 비어 홀(150)을 형성한다. 이어서, 상기 비어 홀(150) 내부 및 상기 제1 멤브레인(120) 및 제2 멤브레인(121)이 연결되는 부분의 상부에 백금 또는 백금-탄탈륨 등의 금속을 스퍼터링 방법을 이용하여 비어 컨택(155) 및 금속선(160)을 동시에 형성한다. 이 때, 금속선(160)은 0.1∼1.0㎛ 정도의 두께를 갖고 제1 하부 전극(125) 및 제2 하부 전극(126)과 연결되도록 한다. 이에 의하여, 드레인 패드(105), 비어 컨택(155), 금속선(160), 제1 하부 전극(125), 그리고 제2 하부 전극(126)은 서로 전기적으로 연결된다. 따라서, 화상 신호는 액티브 매트릭스(100)에 내장된 트랜지스터로부터 드레인 패드(105), 비어 컨택(155), 그리고 금속선(160)을 통하여 제1 하부 전극(125) 및 제2 하부 전극(126)에 인가된다. 선행 출원에 기재된 발명에 있어서는, 멤브레인의 지지부, 하부 전극, 변형층, 및 상부 전극을 아래에 드레인이 형성된 부분의 상부에 형성하기 때문에 액티브 매트릭스에 내장된 트랜지스터가 후속하는 공정들의 영향을 직접 받아 손상을 입는 문제가 있었다. 그러나, 본 발명에서는, 액티브 매트릭스(100) 상의 드레인 패드(105)가 형성된 부분을 피하여 제1 액츄에이팅부(180) 및 제2 액츄에이팅부(190)을 형성하고, 금속선(160)을 통하여 드레인 패드(105)로부터 제1 하부 전극(125) 및 제2 하부 전극(126)에 화상 신호를 인가하기 때문에, 액티브 매트릭스(100)에 내장된 트랜지스터가 손상을 입는 것을 최소화할 수 있다.13A to 13C, a via hole 150 is formed by etching a portion in which a drain pad 105 is formed below a portion where the first membrane 120 and the second membrane 121 are connected. That is, the via holes 150 are vertically etched to the drain pad 105 by sequentially etching the etch stop layer 115 and the protective layer 110 from the portions where the first membrane 120 and the second membrane 121 are connected. Form. Subsequently, the via contact 155 may be formed by sputtering a metal such as platinum or platinum-tantalum on the inside of the via hole 150 and the portion where the first membrane 120 and the second membrane 121 are connected. And metal lines 160 are formed at the same time. In this case, the metal wire 160 has a thickness of about 0.1 to 1.0 μm and is connected to the first lower electrode 125 and the second lower electrode 126. As a result, the drain pad 105, the via contact 155, the metal wire 160, the first lower electrode 125, and the second lower electrode 126 are electrically connected to each other. Therefore, the image signal is transferred from the transistor embedded in the active matrix 100 to the first lower electrode 125 and the second lower electrode 126 through the drain pad 105, the via contact 155, and the metal line 160. Is approved. In the invention described in the preceding application, since the support, the lower electrode, the strain layer, and the upper electrode of the membrane are formed on the upper portion of the drained portion below, the transistor embedded in the active matrix is directly affected by the subsequent processes and damaged. There was a problem wearing. However, in the present invention, the first actuating part 180 and the second actuating part 190 are formed to avoid the portion where the drain pad 105 is formed on the active matrix 100, and drained through the metal wire 160. Since an image signal is applied from the pad 105 to the first lower electrode 125 and the second lower electrode 126, damage to the transistor built in the active matrix 100 can be minimized.

상기 금속선(160) 및 비어 컨택(155)을 형성함과 동시에 제1 멤브레인(120) 및 제2 멤브레인(121)이 연결되는 부분의 일측에 공통 전극선(165)을 형성한다. 공통 전극선(165)은 백금, 백금-탄탈륨, 알루미늄, 또는 은 등의 금속을 스퍼터링 방법을 이용하여 0.5∼2.0㎛ 정도의 두께를 갖도록 형성한 후, 제1 상부 전극(135) 및 제2 상부 전극(136)과 연결되도록 소정의 형상으로 패터닝한다. 종래에는 상부 전극에 전압을 인가하기 위하여 픽셀의 후면에 얇게 공통 전극선을 형성하기 때문에, 공통 전극선 내부의 저항으로 전압 강하가 발생하여 상부 전극에 변형층이 구동하기 위한 충분한 전압을 인가하기가 어려웠다. 이에 비하여, 본 발명은 상기와 같이 제1 액츄에이팅부(180) 및 제2 액츄에이팅부(190)의 일측에 두껍게 공통 전극선(165)을 형성함으로써, 제1 상부 전극(135) 및 제2 상부 전극(136)에 제1 변형층(130) 및 제2 변형층(131)이 변형을 일으키는 데 필요한 충분한 전압을 인가할 수 있다.The metal line 160 and the via contact 155 are formed, and at the same time, the common electrode line 165 is formed on one side of the portion where the first membrane 120 and the second membrane 121 are connected. The common electrode line 165 is formed of a metal such as platinum, platinum-tantalum, aluminum, or silver so as to have a thickness of about 0.5 to about 2.0 μm by the sputtering method, and then the first upper electrode 135 and It is patterned into a predetermined shape so as to be connected to the second upper electrode 136. In the related art, since the common electrode line is thinly formed on the rear surface of the pixel in order to apply a voltage to the upper electrode, a voltage drop occurs due to a resistance inside the common electrode line, so that it is difficult to apply sufficient voltage to the upper electrode to drive the strained layer. In contrast, the present invention forms the common electrode line 165 thickly on one side of the first actuating part 180 and the second actuating part 190 as described above, thereby providing the first upper electrode 135 and the second upper part. Sufficient voltage necessary for the first strained layer 130 and the second strained layer 131 to cause deformation may be applied to the electrode 136.

도 14a 내지 도 14c는 도 8 및 도 9에 도시한 장치 중 거울(145)을 형성한 상태를 도시한 것이다.14A to 14C show a state in which the mirror 145 is formed among the devices shown in FIGS. 8 and 9.

도 14a 내지 도 14c를 참조하면, 전술한 바와같이 패터닝이 완료된 후, 제1 희생층(170)을 플루오르화 수소(HF) 증기를 사용하여 제거하여 에어 갭(117)을 형성한다. 이어서, 상기 결과물 전면에 유동성이 우수한 폴리머를 스핀 코팅(spin coating) 방법을 이용하여 도포함으로써 제2 희생층(175)을 형성한다. 제2 희생층(175)은 상기 에어 갭(117)을 완전히 채우면서 제1 상부 전극(135) 및 제2 상부전극(136) 상부의 소정의 높이까지 형성된다. 계속하여, 제2 희생층(175)을 패터닝하여 상기 제1 상부 전극(135) 및 제2 상부 전극(136)의 일측을 각기 노출시킨다. 상기 노출된 제1 상부 전극(135) 및 제2 상부 전극(136)의 일측 상부 및 제2 희생층(175)의 상부에 은, 알루미늄, 또는 백금 등의 금속을 스퍼터링한 후, 패터닝하여 거울(145)과 제1 거울 포스트(137) 및 제2 거울 포스트(138)를 동시에 형성한다. 따라서, 상기 거울(145)은 제1 상부 전극(135) 상부의 제1 거울 포스트(137) 및 제2 상부 전극(136) 상부의 제2 거울 포스트(138)에 의해 지지되며, 제1 액츄에이팅부(180)와 제2 액츄에이팅부(190), 그리고 인접한 액츄에이팅부들의 일부를 덮도록 사각형의 형상으로 형성된다. 상기와 같이, 2개의 지지부를 통하여 거울(145)을 지지함으로써, 본 발명에서는 거울(145)의 수평도를 향상시킬 수 있다.14A to 14C, after the patterning is completed as described above, the first sacrificial layer 170 is removed using hydrogen fluoride (HF) vapor to form an air gap 117. Subsequently, the second sacrificial layer 175 is formed by applying a polymer having excellent fluidity to the entire surface of the result using a spin coating method. The second sacrificial layer 175 is formed to a predetermined height above the first upper electrode 135 and the second upper electrode 136 while completely filling the air gap 117. Subsequently, the second sacrificial layer 175 is patterned to expose one side of the first upper electrode 135 and the second upper electrode 136, respectively. After sputtering a metal such as silver, aluminum, or platinum on one side of the exposed first upper electrode 135 and the second upper electrode 136 and the upper portion of the second sacrificial layer 175, the patterned mirror ( 145 and the first mirror post 137 and the second mirror post 138 are formed simultaneously. Accordingly, the mirror 145 is supported by the first mirror post 137 on the first upper electrode 135 and the second mirror post 138 on the second upper electrode 136, and the first actuator It is formed in the shape of a rectangle to cover the casting portion 180, the second actuating portion 190, and some of the adjacent actuating portions. As described above, in the present invention, by supporting the mirror 145 through two support portions, the horizontal degree of the mirror 145 can be improved.

도 15a 내지 도 15c는 도 8 및 도 9에 도시한 장치를 완성한 상태를 도시한 것이다.15A to 15C show a state in which the apparatus shown in FIGS. 8 and 9 is completed.

도 15a 내지 도 15c를 참조하면, 상기 제2 희생층(175)을 산소(O2) 플라즈마(plasma)를 사용하여 제거한 후, 상기 결과물을 세정 및 건조하여 상부에 거울(145)이 형성된 제1 액츄에이팅부(180)와 제2 액츄에이팅부(190)의 제조를 완성한다. 계속하여, 크롬(Cr), 니켈(Ni), 또는 금(Au) 등의 금속을 스퍼터링 방법, 또는 증착(evaporation) 방법을 이용하여 액티브 매트릭스(100)의 하단에 증착시켜 저항 컨택(ohmic contact)(도시되지 않음)을 형성한다. 그리고, 후속하는 공통 전극인 제1 상부 전극(135) 및 제2 상부 전극(136)에 공통 전극선(165)을 통하여 바이어스 전압을 인가하고, 신호 전극인 제1 하부 전극(125) 및 제2 하부 전극(126)에 화상 신호를 인가하기 위한 TCP(Tape Carrier Package) 본딩(bonding)을 대비하여 액티브 매트릭스(100)를 자른다. 이 경우, 후속되는 공정을 대비하여 액티브 매트릭스(100)를 소정의 두께까지만 잘라낸다. 이어서, AMA 패널(pannel)의 패드(pad)(도시되지 않음)와 TCP의 패드(도시되지 않음)를 연결하여 박막형 AMA 모듈(module)의 제조를 완성한다.15A to 15C, after the second sacrificial layer 175 is removed using an oxygen (O 2 ) plasma, the resultant is cleaned and dried to form a mirror 145 thereon. The manufacturing of the actuating part 180 and the second actuating part 190 is completed. Subsequently, a metal such as chromium (Cr), nickel (Ni), or gold (Au) is deposited on the bottom of the active matrix 100 using a sputtering method or an evaporation method to resist contact (ohmic contact). (Not shown). In addition, a bias voltage is applied to the first upper electrode 135 and the second upper electrode 136, which are subsequent common electrodes, through the common electrode line 165, and the first lower electrode 125 and the second lower electrode, which are signal electrodes, are applied. The active matrix 100 is cut in preparation for TCP (Tape Carrier Package) bonding for applying an image signal to the electrode 126. In this case, the active matrix 100 is cut only to a predetermined thickness in preparation for the subsequent process. Subsequently, the pad (not shown) of the AMA panel and the pad (not shown) of the TCP are connected to complete manufacturing of the thin film AMA module.

상술한 본 발명의 일실시예에 따른 박막형 광로 조절 장치에 있어서, 제1 상부 전극(135) 및 제2 상부 전극(136)에는 TCP의 패드, AMA 패널의 패드 및 공통 전극선(165)을 통하여 바이어스 전압이 인가된다. 동시에 상기 TCP의 패드 및 AMA 패널의 패드를 통하여 전달된 화상 신호는 상기 액티브 매트릭스(100)에 내장된 트랜지스터, 드레인 패드(105), 비어 컨택(155) 및 금속선(160)을 통하여 제1 하부전극(125) 및 제2 하부 전극(126)에 인가된다. 따라서, 제1 상부전극(135)과 제1 하부전극(125) 및 제2 상부 전극(136)과 제2 하부 전극(126) 사이에 각기 전계가 발생하며, 이러한 전계에 의하여 제1 상부전극(135)과 제1 하부전극(125) 사이의 제1 변형층(130) 및 제2 상부 전극(136)과 제2 하부 전극(126) 사이의 제2 변형층(131) 각각변형을 일으킨다.In the above-described thin film type optical path control apparatus according to an embodiment of the present invention, the first upper electrode 135 and the second upper electrode 136 are biased through a pad of TCP, a pad of an AMA panel, and a common electrode line 165. Voltage is applied. At the same time, the image signal transmitted through the pad of the TCP and the pad of the AMA panel is transferred to the first lower electrode through the transistor, the drain pad 105, the via contact 155, and the metal wire 160 embedded in the active matrix 100. And the second lower electrode 126. Accordingly, an electric field is generated between the first upper electrode 135 and the first lower electrode 125 and the second upper electrode 136 and the second lower electrode 126, respectively. Each of the first strained layer 130 between the first lower electrode 125 and the second strained layer 131 between the second upper electrode 136 and the second lower electrode 126 causes deformation.

제1 변형층(130) 및 제2 변형층(131)은 전계에 대하여 수직한 방향으로 수축하며, 따라서, 제1 변형층(130)을 포함하는 제1 액츄에이팅부(180)와 제2 변형층(131)을 포함하는 제2 액츄에이팅부(190)는 소정의 각도를 가지고 같은 방향으로 휘어진다. 광원으로부터 입사되는 광속을 반사하는 거울(145)은 제1 거울 포스트(137) 및 제2 거울 포스트(138)에 의해 지지되어 제1 액츄에이팅부(180) 및 제2 액츄에이팅부(190)의 상부에 형성되어 있으므로 제1 액츄에이팅부(180) 및 제2 액츄에이팅부(190)와 같은 각도로 휘어진다. 이에 따라, 거울(145)은 입사되는 광속을 소정의 각도로 반사하며, 반사된 광속은 슬릿을 통과하여 스크린에 투영되어 화상을 맺게 된다.The first strained layer 130 and the second strained layer 131 contract in a direction perpendicular to the electric field, and thus, the first actuating part 180 and the second strain including the first strained layer 130. The second actuating part 190 including the layer 131 is bent in the same direction at an angle. The mirror 145 reflecting the light beam incident from the light source is supported by the first mirror post 137 and the second mirror post 138 so that the first actuator 180 and the second actuator 190 Since it is formed in the upper portion is bent at the same angle as the first actuator 180 and the second actuator 190. Accordingly, the mirror 145 reflects the incident light beam at a predetermined angle, and the reflected light beam passes through the slit and is projected onto the screen to form an image.

상술한 바와 같이 본 발명에 따른 박막형 광로 조절 장치에 있어서, 액티브 매트릭스 상부의 드레인 패드가 형성된 부분을 피하여 제1 액츄에이팅부 및 제2 액츄에이팅부를 형성한 후, 금속선을 통하여 드레인 패드로부터 제1 하부 전극 및 제2 하부 전극에 화상 신호를 인가하기 때문에, 액티브 매트릭스에 내장된 트랜지스터가 손상을 입는 것을 최소화할 수 있다.As described above, in the thin film type optical path adjusting device according to the present invention, after forming the first actuator portion and the second actuator portion avoiding the portion where the drain pad is formed on the active matrix, the first actuator portion is formed from the drain pad through the metal wire. Since an image signal is applied to the lower electrode and the second lower electrode, damage to the transistor embedded in the active matrix can be minimized.

또한, 제1 액츄에이팅부 및 제2 액츄에이팅부의 일측에 두껍게 공통 전극선을 형성함으로써, 공통 전극선 내부의 전압 강하를 최소화하여 제1 상부 전극 및 제2 상부 전극에 제1 변형층 및 제2 변형층이 변형을 일으키는 데 필요한 충분한 전압을 인가할 수 있다. 그리고, 제2 희생층을 도포하고 2개의 지지부를 통하여 거울을 지지함으로써, 거울의 수평도를 향상시킬 수 있다.In addition, by forming a common electrode line thickly on one side of the first actuating part and the second actuating part, the voltage drop inside the common electrode line is minimized, so that the first strained layer and the second strain on the first upper electrode and the second upper electrode. Sufficient voltage may be applied to the layer to cause deformation. Then, by applying the second sacrificial layer and supporting the mirror through the two supporting portions, the horizontality of the mirror can be improved.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although described above with reference to a preferred embodiment of the present invention, those skilled in the art will be variously modified and changed within the scope of the invention without departing from the spirit and scope of the invention described in the claims below. I can understand that you can.

Claims (12)

M×N(M, N은 정수)개의 트랜지스터가 내장되고 일측 상부에 드레인 패드(105)가 형성된 액티브 매트릭스(100);An active matrix 100 having M × N (M, N is an integer) transistors and a drain pad 105 formed on one side thereof; ⅰ) 상기 액티브 매트릭스(100)의 일측 상부에 형성된 제1 멤브레인(120), ⅱ) 상기 제1 멤브레인(120)의 상부에 형성된 제1 하부 전극(125), ⅲ) 상기 제1 하부 전극(125)의 상부에 형성된 제1 변형층(130) 및 ⅳ) 상기 제1 변형층(130)의 상부에 형성된 제1 상부 전극(135)을 포함하는 제1 액츄에이팅부(180);Iii) a first membrane 120 formed on one side of the active matrix 100, ii) a first lower electrode 125 formed on the first membrane 120, iii) a first lower electrode 125 A first actuating part (180) including a first strained layer (130) formed on the upper part) and a first upper electrode (135) formed on the first strained layer (130); a) 상기 액티브 매트릭스(100)의 타측 상부에 형성된 제2 멤브레인(121), b) 상기 제2 멤브레인(121)의 상부에 형성된 제2 하부 전극(126), c) 상기 제2 하부 전극(126)의 상부에 형성된 제2 변형층(131) 및 d) 상기 제2 변형층(131)의 상부에 형성된 제2 상부 전극(136)을 포함하는 제2 액츄에이팅부(190); 그리고a) a second membrane 121 formed on the other side of the active matrix 100, b) a second lower electrode 126 formed on the second membrane 121, c) the second lower electrode 126. A second actuating part 190 including a second deformed layer 131 formed on the upper surface of the upper surface of the second deformed layer 131 and a second upper electrode 136 formed on the second deformed layer 131; And 상기 제1 액츄에이팅부(180) 및 상기 제2 액츄에이팅부(190)의 상부에 형성된 거울(145)을 포함하는 박막형 광로 조절 장치.Thin film type optical path control device comprising a mirror (145) formed on the first actuating portion (180) and the second actuating portion (190). 제1항에 있어서, 상기 액티브 매트릭스(100)는 상기 액티브 매트릭스(100) 및상기 드레인 패드(105)의 상부에 형성되어 상기 액티브 매트릭스(100)를 보호하는 보호층(110), 그리고 상기 보호층(110)의 상부에 형성되어 상기 보호층(110) 및 상기 액티브 매트릭스(100)가 식각되는 것을 방지하는 식각 방지층(115)을 더 포함하는 것을 특징으로 하는 박막형 광로 조절 장치.The protective layer 110 of claim 1, wherein the active matrix 100 is formed on the active matrix 100 and the drain pad 105 to protect the active matrix 100. The thin film type optical path control device, characterized in that it further comprises an etch stop layer (115) formed on the (110) to prevent the protective layer (110) and the active matrix (100) is etched. 제1항에 있어서, 상기 제1 액츄에이팅부(180) 및 상기 제2 액츄에이팅부(190)는 서로 같은 방향으로 구동하는 것을 특징으로 하는 박막형 광로 조절 장치.The apparatus of claim 1, wherein the first actuating part (180) and the second actuating part (190) are driven in the same direction. 제1항에 있어서, 상기 제1 멤브레인(120)은 상기 액티브 매트릭스(100)의 상부에 거울상의‘ㄱ’자의 형상으로 형성되며, 상기 제1 하부 전극(125)은 상기 거울상의‘ㄱ’자의 머리 부분의 상부에 직사각형의 형상으로 형성되며, 상기 제1 변형층(130)은 상기 제1 하부 전극(125)의 상부에 상기 제1 하부 전극(125) 보다 작은 크기의 직사각형의 형상으로 형성되며, 상기 제1 상부 전극(135)은 상기 제1 변형층(130)의 상부에 상기 제1 변형층(130) 보다 작은 크기의 직사각형의 형상으로 형성되는 것을 특징으로 하는 박막형 광로 조절 장치.The method of claim 1, wherein the first membrane 120 is formed in the shape of a mirror-shaped 'a' on top of the active matrix 100, the first lower electrode 125 is formed of the 'a' shaped of the mirror It is formed in a rectangular shape on the top of the head portion, the first deformable layer 130 is formed in a rectangular shape of a smaller size than the first lower electrode 125 on the first lower electrode 125, And the first upper electrode 135 is formed in the shape of a rectangle having a smaller size than the first strained layer 130 on the first strained layer 130. 제4항에 있어서, 상기 제2 멤브레인(121)은 상기 액티브 매트릭스(100)의 상부에‘ㄴ’자의 형상으로 형성되며, 상기 제2 하부 전극(126)은 상기‘ㄴ’자의 다리 부분의 상부에 직사각형의 형상으로 형성되며, 상기 제2 변형층(131)은 상기 제2 하부 전극(126)의 상부에 상기 제2 하부 전극(126) 보다 작은 크기의 직사각형의 형상으로 형성되며, 상기 제2 상부 전극(136)은 상기 제2 변형층(131)의 상부에 상기 제2 변형층(131) 보다 작은 크기의 직사각형의 형상으로 형성되는 것을 특징으로 하는 박막형 광로 조절 장치.The method of claim 4, wherein the second membrane 121 is formed in the shape of the 'b' on the top of the active matrix 100, the second lower electrode 126 is the upper portion of the leg portion of the 'b' The second deformable layer 131 is formed in a rectangular shape having a smaller size than the second lower electrode 126 on the second lower electrode 126, and the second deformable layer 131 is formed on the second lower electrode 126. The upper electrode 136 is a thin film type optical path control device, characterized in that formed on the top of the second strained layer (131) in the shape of a rectangle smaller than the second strained layer (131). 제5항에 있어서, 상기 제1 멤브레인(120)과 상기 제2 멤브레인(121)은 서로 연결되어 동일 평면 상에서 함께‘ㄷ’자의 형상을 가지는 것을 특징으로 하는 박막형 광로 조절 장치.The apparatus of claim 5, wherein the first membrane (120) and the second membrane (121) are connected to each other and have a shape of a letter 'c' on the same plane. 제6항에 있어서, 상기 제1 멤브레인(120)과 상기 제2 멤브레인(121)이 서로 연결되는 부분의 하부에는 상기 제1 멤브레인(120) 및 상기 제2 멤브레인(121)으로부터 상기 드레인 패드(105)까지 수직하게 비어 홀(150)이 형성되고, 상기 비어 홀(150) 내부에는 비어 컨택(155)이 형성되며, 상기 제1 멤브레인(120)과 상기 제2 멤브레인(121)이 서로 연결되는 부분의 상부에는 금속선(160)이 형성되어 상기 드레인 패드(105)가 상기 비어 컨택(155) 및 상기 금속선(160)을 통하여 상기 제1 하부 전극(125) 및 상기 제2 하부 전극(126)과 연결되는 것을 특징으로 하는 박막형 광로 조절 장치.7. The drain pad 105 of claim 6, wherein a portion of the first membrane 120 and the second membrane 121 is connected to each other under the first membrane 120 and the second membrane 121. The via hole 150 is formed vertically to the via hole, a via contact 155 is formed in the via hole 150, and a portion in which the first membrane 120 and the second membrane 121 are connected to each other. A metal line 160 is formed on the upper portion of the drain pad 105 to connect the first lower electrode 125 and the second lower electrode 126 through the via contact 155 and the metal line 160. Thin film type optical path control device, characterized in that. 제7항에 있어서, 상기 금속선(160)은 백금(Pt) 또는 백금-탄탈륨(Pt-Ta)을 사용하여 0.1∼1.0㎛의 두께를 가지는 것을 특징으로 하는 박막형 광로 조절 장치.The thin film type optical path control device according to claim 7, wherein the metal wire (160) has a thickness of 0.1 to 1.0 탆 using platinum (Pt) or platinum-tantalum (Pt-Ta). 제1항에 있어서, 상기 제1 액츄에이팅부(180)는 상기 제1 상부 전극(135)의 일측 상부에 형성된 제1 거울 포스트(137)를 더 포함하며, 상기 제2 액츄에이팅부(190)는 상기 제2 상부 전극(136)의 일측 상부에 형성된 제2 거울 포스트(138)를 더 포함하는 것을 특징으로 하는 박막형 광로 조절 장치.The method of claim 1, wherein the first actuator 180 further includes a first mirror post 137 formed on one side of the first upper electrode 135, the second actuator 190 The thin film type optical path control device further comprises a second mirror post (138) formed on one side of the second upper electrode (136). 제9항에 있어서, 상기 거울(145)은 상기 제1 거울 포스트(137) 및 상기 제2 거울 포스트(138)에 의해서 지지되며, 사각형 모양의 평판의 형상을 갖는 것을 특징으로 하는 박막형 광로 조절 장치.The apparatus of claim 9, wherein the mirror 145 is supported by the first mirror post 137 and the second mirror post 138, and has a rectangular flat plate shape. . 제1항에 있어서, 상기 박막형 광로 조절 장치는, 상기 제1 액츄에이팅부(180) 및 상기 제2 액츄에이팅부(190)의 일측에 형성된 공통 전극선(165)을 더 포함하는 것을 특징으로 하는 박막형 광로 조절 장치.The thin film type optical path control apparatus of claim 1, further comprising a common electrode line 165 formed on one side of the first actuating part 180 and the second actuating part 190. Light path control device. 제11항에 있어서, 상기 공통 전극선(165)은 백금, 백금-탄탈륨, 알루미늄 및 은으로 이루어진 그룹 중에서 선택된 어느 하나를 사용하여 0.5∼2.0㎛의 두께를 가지는 것을 특징으로 하는 박막형 광로 조절 장치.The thin film type optical path of claim 11, wherein the common electrode line 165 has a thickness of 0.5 to 2.0 μm using any one selected from the group consisting of platinum, platinum-tantalum, aluminum, and silver. Regulating device.
KR1019970006132A 1997-02-27 1997-02-27 Thin film type actuated mirror arrays KR100225587B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970006132A KR100225587B1 (en) 1997-02-27 1997-02-27 Thin film type actuated mirror arrays

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970006132A KR100225587B1 (en) 1997-02-27 1997-02-27 Thin film type actuated mirror arrays

Publications (2)

Publication Number Publication Date
KR19980069200A KR19980069200A (en) 1998-10-26
KR100225587B1 true KR100225587B1 (en) 1999-10-15

Family

ID=19498117

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970006132A KR100225587B1 (en) 1997-02-27 1997-02-27 Thin film type actuated mirror arrays

Country Status (1)

Country Link
KR (1) KR100225587B1 (en)

Also Published As

Publication number Publication date
KR19980069200A (en) 1998-10-26

Similar Documents

Publication Publication Date Title
US6204080B1 (en) Method for manufacturing thin film actuated mirror array in an optical projection system
US5920421A (en) Thin film actuated mirror array in an optical projection system and method for manufacturing the same
US5815305A (en) Thin film actuated mirror array in an optical projection system and method for manufacturing the same
US5815304A (en) Thin film actuated mirror array in a optical projection system and method for manufacturing the same
US5917645A (en) Thin film actuated mirror array in an optical projection system and method for manufacturing the same
KR100225587B1 (en) Thin film type actuated mirror arrays
RU2180158C2 (en) Thin-film matrix of controlled mirrors for optical projection system and its manufacturing process
KR100244520B1 (en) Fabrication method of thin film actuated mirror array
US6005706A (en) Thin film actuated mirror array in an optical projection system
JP2000513460A (en) Thin-film optical path adjusting device and method of manufacturing the same
EP0966842B1 (en) Thin film actuated mirror array in an optical projection system and method for manufacturing the same
KR100238803B1 (en) Actuated mirror arrays having enhanced light efficiency
KR100238804B1 (en) Method for manufacturing actuated mirror arrays having enhanced light efficiency
EP0954929B1 (en) Thin film actuated mirror array in an optical projection system and method for manufacturing the same
KR100209960B1 (en) Thin film lightpath modulation device and its fabrication thod for increasing the light efficiency
KR100209961B1 (en) Thin film lightpath modulation device for the light efficiency
KR100251106B1 (en) Method for fabricating thin film type light-path controlling device
KR100244518B1 (en) Fabrication method of thin film actuated mirror array
KR100265943B1 (en) Manufacturing method of tma
JP3887424B2 (en) Thin film type optical path adjusting device and manufacturing method thereof
KR19980054835A (en) Thin film type optical path control device and method for manufacturing the same that can prevent initial bending of actuator
KR100225586B1 (en) Thin film type actuated mirror array module and the method for manufacturing the same
JPH11183810A (en) Thin film type optical path adjusting device and its manufacture
MXPA99006849A (en) Thin film actuated mirror array in an optical projection system and method for manufacturing the same
MXPA99008127A (en) Thin film actuated mirror array in an optical projection system and method for manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090701

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee