KR100220298B1 - 반도체 소자의 게이트 산화막 형성방법 - Google Patents

반도체 소자의 게이트 산화막 형성방법 Download PDF

Info

Publication number
KR100220298B1
KR100220298B1 KR1019920010209A KR920010209A KR100220298B1 KR 100220298 B1 KR100220298 B1 KR 100220298B1 KR 1019920010209 A KR1019920010209 A KR 1019920010209A KR 920010209 A KR920010209 A KR 920010209A KR 100220298 B1 KR100220298 B1 KR 100220298B1
Authority
KR
South Korea
Prior art keywords
oxide film
gate oxide
cvd
diffusion furnace
gas
Prior art date
Application number
KR1019920010209A
Other languages
English (en)
Other versions
KR940001446A (ko
Inventor
권오성
박인옥
김의식
신병규
현일선
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019920010209A priority Critical patent/KR100220298B1/ko
Publication of KR940001446A publication Critical patent/KR940001446A/ko
Application granted granted Critical
Publication of KR100220298B1 publication Critical patent/KR100220298B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants

Abstract

본 발명은 반도체 소자의 게이트 산화막 형성방법에 관한 것으로, 반도체 소자의 제조공정중 게이트 산화막 형성공정시 LPCVD 확산로내에서 CVD게이트 산화막을 증착한 후 인-시튜 O 어닐링을 실시하여 상기 CVD게이트 산화막 하부면과 실리콘 기판 상부면 사이에 열적게이트 산화막을 성장시켜 CVD게이트 산화막/열적 게이트 산화막으로 이루어진 게이트 산화막을 형성하는 기술에 관하여 기술되어 있다.

Description

반도체 소자의 게이트 산화막 형성방법
제1도는 종래 기술에 의하여 반도체 기판상에 게이트 산화막을 형성한 상태의 단면도.
제2도는 본 발명에 의하여 반도체 기판상에 게이트 산화막을 형성한 상태의 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 반도체 기판 2 및 3 : 열적 게이트 산화막
3 : CVD게이트 산화막 4 : 웨이퍼
본 발명은 반도체 소자의 게이트 산화막 형성방법에 관한 것으로, 특히 반도체 소자의 제조공정중 게이트 산화막 형성공정시 LPCVD 확산로(Low Pressure CVD Furnace) 내에서 CVD게이트 산화막을 증착한 후 인-시튜(In-Situ) O2어닐링(Annealing)을 실시하여 상기 CVD게이트 산화막 하부에 열적(Thermal) 게이트 산화막을 성장시키는 방법으로 2중 게이트 산화막(CVD 게이트 산화막/열적 게이트 산화막)을 형성하는 반도체 소자의 게이트 산화막 형성방법에 관한 것이다.
일반적으로, 반도체 소자의 게이트 산화막으로 열적 게이트 산화막을 주로 사용하여 왔다. 그러나, 근래에 반도체 소자의 고집적화 추세에 따라 더욱 얇은 게이트 산화막이 요구됨과 동시에 게이트 산화막의 질 향상이 또한 요구되었다. 즉, 산화막이 두께를 얇게 하므로써 캐패시터 특성을 향상시킬 뿐만 아니라, 두께가 얇음에도 불구하고 절연 특성 또한 양호한 상태의 게이트 산화막이 요구되었다.
종래 게이트 산화막 형성방법은 O2분위기 개스 상태의 일반 확산로에서 약 800이상의 온도를 유지하여 반도체 기판상에 열적 게이트 산화막을 성장 형성한다.
제1도를 참조하여 이를 다시 설명하면, 제1도는 종래 기술에 의하여 반도체 기판상에 게이트 산화막을 형성한 상태를 도시한 것으로, 반도체 기판(1)의 예정부분에 필드산화막(도시하지 않음)을 형성한 상태의 웨이퍼(4)를 일반확산로에 넣은 다음, 상기 일반 확산로에 O2개스를 주입하고 온도를 약 800이상으로 하여 반도체 기판(1) 상에 예정된 두께의 열적 게이트 산화막(2)을 성장 형성한다. 이후 공지의 방법으로 상기 열적 게이트 산화막(2) 상부에 게이트 전극(도시하지 않음)을 형성하면서 반도체 소자의 제조공정을 진행한다.
상술한 바와 같이 종래 기술에 의해 형성한 열적 게이트 산화막은 확산로내의 조건의 변화와 성장시간 등의 조절로 원하는 두께의 게이트 산화막을 성장시킬 수 있다. 예를 들어, 1 또는 4Mega DRAM 공정에서는 게이트 산화막의 두께를 약 200∼250정도로 성장시켜 적용한다. 그러나, 반도체 소자의 고집적화됨에 따라 200이하의 게이트 산화막이 요구됨과 동시에 게이트 산화막의 질향상이 또한 요구된다. 종래의 방법에 의해 두께가 얇은 산화막을 성장시킬 수는 있으나, 게이트 산화막의 두께를 200이하로 성장시켰을 경우 반도체 소자의 특성을 만족시키기 위한 게이트 산화막의 장기 신뢰성 면에서 바람직하지 못하였다. 즉, 장기간, 파괴전압보다 낮은 전압을 가하는 스트레스 시험에 있어서 경시적인 누적불량의 현저한 증가를 가져왔으며, 이는 게이트 산화막의 두게를 얇게함에 의해 캐패시터 특성은 높일 수 있으나, 전압등에 의한 스트레스가 저하되어 게이트 산화막의 전기특성 및 절연특성이 저하되는 문제점이 있다.
따라서, 본 발명은 상기한 문제점을 해결하기 위하여 반도체 소자의 게이트 산화막 형성시 LPCVD 확산로에서 CVD게이트 산화막을 증착한 후에 인-시튜 O2어닐링을 실시하여 상기 CVD게이트 산화막 하부에 열적 게이트 산화막을 성장시켜 CVD게이트 산화막/열적 게이트 산화막으로 이루어진 게이트 산화막을 형성하므로써, 스트레스-프리(Stress-Free)의 열적 게이트 산화막과 이의 표면의 손상을 보호하는 CVD게이트 산화막의 2중 절연막으로 되어 있기 때문에 전기적 특성이 우수하고, 파괴전압(Breakdown Voltage)을 향상시켜 제품의 신뢰성이 향상되도록 함은 물론 얇은(200이하) 두께의 게이트 산화막을 성장시켜 반도체 소자에 적용가능하도록 한 반도체 소자의 게이트 산화막 형성방법을 제공함에 그 목적이 있다.
이러한 목적을 달성하기 위한 본 발명은 반도체 기판상에 필드산화막이 형성된 웨이퍼를 LPCVD 확산로에 넣는 단계와, 상기 LPCVD 확산로 내부 압력을 진공펌프를 이용하여 예정된 압력까지 낮추는 단계와, 상기 확산로내의 조건을 예정된 온도 및 압력으로 하여 예정된 양의 O2개스와 TEOS개스를 주입하여 상기 반도체 기판상부에 CVD 게이트 산화막을 증착하는 단계와, N2개스를 상기 확산로 내부로 주입하여 확산로 내부를 정화시킨 다음, 확산로 내의 조건을 예정된 온도까지 상승시킨 후, 예정된 양의 O2개스를 주입하여 상기 반도체 기판과 상기 CVD게이트 산화막과의 접합면에 열적 게이트 산화막을 성장시켜 CVD게이트 산화막/열적 게이트 산화막으로 이루어진 게이트 산화막을 형성하는 것을 특징으로 한다.
이하, 본 발명을 첨부한 도면을 참조하여 상세히 설명하기로 한다.
제2도는 본 발명에 의하여 반도체 기판상에 게이트 산화막을 형성한 상태를 도시한 것으로, 반도체 기판의 예정부분에 필드산화막을 형성한 상태에서 게이트 산화막을 형성하기 위하여, 본 발명의 공정과정을 설명하면 다음과 같다. 즉, 반도체 기판(1)의 예정부분에 필드산화막(도시하지 않음)이 형성된 웨이퍼(4)를 LPCVD 확산로에 넣은 후, 진공펌프를 이용하여 확산로의 내부압력을 예정된 압력까지 낮춘다. 그리고 표 1에 도시된 바와 같은 확산로의 조건으로, 온도 71010및 압력 30∼60Pa 상태에서 O2개스를 10cc/min 정도와 TEOS 개스를 70∼90cc/min 정도만큼을 주입하여 상기 반도체 기판(1) 상부에 CVD 게이트 산화막(3)을 증착하는데, 이때 증착비(Deposition Rate)를 최대한 낮추어 두께가 얇은 예를 들어, 약 100∼230정도의 CVD 게이트 산화막(3)을 반도체 기판(1) 상부에 균일하게 증착한다(공정단계 4). 상기 증착공정이 완료된 후에 상기 확산로내에 주입된 O2개스 및 TEOS 개스를 N2개스로 완전히 제거하고, 확산로 내부의 온도를 85010정도로 상승시킨 후, 이어서 확산로내의 조건으로 O2개스를 약 1,000cc/min 양만큼 주입하여 O2어닐링 공정을 행하여 CVD 게이트 산화막(3)과 반도체 기판(1)과의 접합면에 새로운 열적 게이트 산화막(3')을 성장시키는 공정을 행한다(공정단계 7).
이후, 공지의 방법으로 상기 열적 게이트 산화막(3')/CVD 게이트 산화막(3)으로 이루어진 게이트 산화막 상부에 게이트 전극(도시하지 않음)을 형성하면서 반도체 소자의 제조공정을 진행한다.
상기 열적 게이트 산화막/CVD 게이트 산화막으로 이루어진 게이트 산화막 형성시 LPCVD 확산로에서 CVD 게이트 산화막을 증착한 후, 이를 일반확산로로 옮겨 어닐링 공정을 행하여 상기 CVD 게이트 산화막과 반도체 기판과의 접합면에 열적 게이트 산하막을 성장시켜 본 발명의 게이트 산화막을 형성할 수도 있다.
상술한 바와 같이 본 발명에 의하면, CVD 게이트 산화막/열적 게이트 산화막으로 이루어진 게이트 산화막을 형성하므로써, 스트레스-프리의 열적 게이트 산화막과 이의 표면의 손상을 보호하는 CVD게이트 산화막의 2중 절연막으로 되어 있기 때문에 전기적 특성이 우수하고, 파괴전압의 향상에 따른 경시적 누적불량을 감소시켜 제품의 신뢰성을 향상시킬 수 있고(표 2 참조), 또한 얇은 두께의 게이트 산화막을 성장시켜 반도체 소자에 적용할 수 있다.

Claims (3)

  1. 반도체 소자의 게이트 산화막 형성방법에 있어서, 반도체 기판상에 필드산화막이 형성된 웨이퍼를 LPCVD 확산로에 넣은 단계와, 상기 LPCVD 확산로 내부 압력을 진공펌프를 이용하여 예정된 압력까지 낮추는 단계와, 상기 확산로내의 조건을 예정된 온도 및 압력으로 하여 예정된 양의 O2개스와 TEOS 개스를 주입하여 상기 반도체 기판상부에 CVD 게이트 산화막을 증착하는 단계와, N2개스를 상기 확산로 내부로 주입하여 확산로 내부를 정화시킨 다음, 확산로 내의 조건을 예정된 온도까지 상승시킨 후, 예정된 양의 O2개스를 주입하여 상기 반도체 기판과 상기 CVD 게이트 산화막과의 접합면에 열적 게이트 산화막을 성장시켜 CVD 게이트 산화막/열적 게이트 산화막으로 이루어진 게이트 산화막을 형성하는 것을 특징으로 하는 반도체 소자의 게이트 산화막 형성방법.
  2. 제1항에 있어서, 상기 CVD 게이트 산화막을 증착하는 단계에서, 상기 확산로 내의 온도는 71010, 압력은 30∼60Pa로 하고, 상기 O2개스는 10cc/min, TEOS 개스를 70∼90cc/min 만큼 주입하는 것을 특징으로 하는 반도체 소자의 게이트 산화막 형성방법.
  3. 제1항에 있어서, 상기 열적 게이트 산화막을 성장하는 단계에서, 상기 확산로내의 온도는 85010로 하고, 상기 O2개스는 1,000cc/min 만큼 주입하는 것을 특징으로 하는 반도체 소자의 게이트 산화막 형성방법.
KR1019920010209A 1992-06-12 1992-06-12 반도체 소자의 게이트 산화막 형성방법 KR100220298B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920010209A KR100220298B1 (ko) 1992-06-12 1992-06-12 반도체 소자의 게이트 산화막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920010209A KR100220298B1 (ko) 1992-06-12 1992-06-12 반도체 소자의 게이트 산화막 형성방법

Publications (2)

Publication Number Publication Date
KR940001446A KR940001446A (ko) 1994-01-11
KR100220298B1 true KR100220298B1 (ko) 1999-09-15

Family

ID=19334585

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920010209A KR100220298B1 (ko) 1992-06-12 1992-06-12 반도체 소자의 게이트 산화막 형성방법

Country Status (1)

Country Link
KR (1) KR100220298B1 (ko)

Also Published As

Publication number Publication date
KR940001446A (ko) 1994-01-11

Similar Documents

Publication Publication Date Title
KR100340716B1 (ko) 실리콘 질화막 형성방법
US6448127B1 (en) Process for formation of ultra-thin base oxide in high k/oxide stack gate dielectrics of mosfets
US4859626A (en) Method of forming thin epitaxial layers using multistep growth for autodoping control
US6235594B1 (en) Methods of fabricating an integrated circuit device with composite oxide dielectric
US6753229B1 (en) Multiple-thickness gate oxide formed by oxygen implantation
US6365467B1 (en) Method of forming gate oxide layer in semiconductor device
KR100596832B1 (ko) 적층된커패시터내의확산을최소화하기위해실리콘플러그상에형성된장치및방법
KR100220298B1 (ko) 반도체 소자의 게이트 산화막 형성방법
EP0878022A1 (en) Method for forming ultra-thin gate oxides
KR100272160B1 (ko) 반도체 장치의 커패시터 제조방법
KR0165856B1 (ko) 침착 터널링 산화물의 제조방법
KR100297103B1 (ko) 반도체소자의폴리실리콘막형성방법
KR0137550B1 (ko) 게이트 산화막 형성 방법
KR0119965B1 (ko) 반도체 소자의 산화막 형성방법
KR950008796B1 (ko) 캐패시터 제조방법
KR20000053449A (ko) 반도체 장치 및 집적회로 디바이스
KR100400279B1 (ko) 텅스텐 실리사이드를 갖는 반도체 소자 제조방법
KR19990050864A (ko) 커패시터 제조방법
KR100402939B1 (ko) 반도체 소자의 캐패시터 제조 방법
JP3444815B2 (ja) 高耐圧半導体装置およびその製造方法
KR100200301B1 (ko) 이중 결합 구조의 실리콘층 형성방법
KR100347393B1 (ko) 다결정 실리콘막의 형성방법
KR101048890B1 (ko) 반도체 소자의 커패시터 형성 방법
KR20000045900A (ko) 반도체 소자의 캐패시터 형성방법
KR100256244B1 (ko) 반도체 소자의 폴리실리콘막 증착 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090526

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee