KR100220248B1 - 반도체 소자의 게이트 전극 형성방법 - Google Patents

반도체 소자의 게이트 전극 형성방법 Download PDF

Info

Publication number
KR100220248B1
KR100220248B1 KR1019950069573A KR19950069573A KR100220248B1 KR 100220248 B1 KR100220248 B1 KR 100220248B1 KR 1019950069573 A KR1019950069573 A KR 1019950069573A KR 19950069573 A KR19950069573 A KR 19950069573A KR 100220248 B1 KR100220248 B1 KR 100220248B1
Authority
KR
South Korea
Prior art keywords
gate electrode
forming
film
semiconductor substrate
transition metal
Prior art date
Application number
KR1019950069573A
Other languages
English (en)
Other versions
KR970053070A (ko
Inventor
박상훈
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019950069573A priority Critical patent/KR100220248B1/ko
Publication of KR970053070A publication Critical patent/KR970053070A/ko
Application granted granted Critical
Publication of KR100220248B1 publication Critical patent/KR100220248B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02244—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28176—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the definitive gate conductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 원은 반도체 소자의 게이트 전극 형성방법을 개시한다. 개시된 본원은 반도체 기판의 소정 영역에 돌출부를 형성하고, 기판의 전면 상에 게이트 산화막을 형성한다음, 전체 구조물 상부에 게이트 전극용 폴리실리콘막을 증착한 후, 상기 폴리실리콘막을 돌출부를 감싸는 형태로 식각하고, 이어서, 전이 금속막을 폴리실리콘막을 감싸는 형태로 형성하여 폴리실리콘막과 전이 금속막으로 이루어진 게이트 전극을 형성한다.

Description

반도체 소자의 게이트 전극 형성방법
제1도는 종래의 반도체 소자의 게이트 전극 형성방법에 따라 형성된 반도체 소자의 단면도.
제2(a)도 내지 제2(d)도는 본 발명에 따른 반도체 소자의 게이트 전극 형성방법을 설명하기 위한 공정 순서도.
* 도면의 주요부분에 대한 부호의 설명
11 : 반도체 기판 11A : 돌출부
12 : 게이트 산화막 13 : 폴리실리콘
14 : 전이 금속막 15 : 게이트 전극
16 : 필드 산화막
본 발명은 반도체 소자의 게이트 전극 형성방법에 관한 것으로, 보다 구체적으로는, 임계 치수보다도 미세하면서, 동작 특성이 개선된 게이트 전극을 형성할 수 있는 반도체 소자의 게이트 전극 형성방법에 관한 것이다.
일반적으로, 게이트 전극은 반도체 기판 상에 박막의 게이트 산화막을 형성한 후, 그 상부에 도핑된 폴리실리콘막을 형성하고, 이어서, 상기 폴리실리콘막 및 게이트 산화막을 소정 크기로 식각하여 형성하였다. 그러나, 이렇게 형성된 게이트 전극은 미세 배선폭의 요구, 및, 3.3V 이하의 저전압 구동에 부응하지 못한다. 이에 따라, 종래에는 제1도에 도시된 바와 같은 역T자형 게이트 전극이 제안되었다.
상기한 역 T자형 게이트 전극의 형성방법에 대해서 보다 구체적으로 살펴보면, 도시된 바와 같이, 우선 공지된 방법으로 게이트 전극이 형성될 반도체 기판(1)부분 돌출부를 형성한다. 그런 다음, 돌출부가 구비된 반도체 기판(1)의 전면 상에 50 내지 150두께의 게이트 산화막(2)을 형성한 후, 그 상부에 1,000 내지 1500두께의 도핑된 폴리실리콘막(3)과, 1000 내지 2000두께의 전이 금속막(4), 예컨데, 텅스텐 실리사이드막을 순차적으로 형성한다. 그리고 나서, 전이 금속막(4)과 폴리실리콘막을 식각하여 게이트 전극(5)을 형성한다.
그러나, 상기한 방법에 따라 형성된 종래의 게이트 전극은, 도핑된 폴리실리콘막 상에 폴리실리콘막의 전도성을 보완하기 위하여 전이 금속막을 형성하여 게이트 전극을 형성하더라도, 고집적 소자가 요구하는 저항치 보다 훨씬 큰 양을 갖게됨으로써, 게이트 전극의 전도 특성이 떨어져 소자의 질을 열화시키는 문제점이 발생하였다.
따라서, 본 발명은 게이트 전극의 전도 특성을 개선하여 소자의 질을 향상시킬 수 있는 반도체 소자의 게이트 전극 형성방법을 제공하는 것을 그 목적으로 한다.
상기한 목적을 달성하기 위한 본 발명의 반도체 소자의 게이트 전극 형성방법은, 반도체 기판의 게이트 전극 예정 영역 상에 마스크 패턴을 형성하고, 상기 마스크 패턴의 형태로 상기 반도체 기판을 식각하여 돌출부를 형성하는 단계; 상기 돌출부를 구비한 반도체 기판의 전면에 게이트 산화막을 형성하는 단계; 상기 게이트 산화막 상에 폴리실리콘막을 증착하고, 상기 폴리실리콘막을 상기 반도체 기판의 돌출부를 감싸는 형태로 식각하는 단계; 및 선택적 증착법을 이용해서 상기 폴리실리콘막을 감싸는 형태로 전이 금속막을 형성하는 단계를 포함한다.
본 발명은, 상기 전이 금속막을 식각하는 단계이후, 노출된 기판 표면에 열처리에 의한 열산화막을 형성하는 단계를 부가적으로 포함하는 것을 특징으로 한다.
또한, 상기 열산화막을 형성하는 단계는, 수증기가 약 3 내지 8% 함유된 수소분위기 하에서, 900 내지 1000정도의 온도로 10 내지 60분동안 열성장시키는 것을 특징으로 한다.
이와 같이 하면, 게이트 전극을 구성하는 전이 금속층이 폴리실리콘막을 완전히 감싸는 형태가 되므로, 게이트 전극의 전도 특성을 증대시킬 수 있다.
이하, 첨부한 도면에 의거하여 본 발명을 자세히 설명하기로 한다.
첨부한 도면 제2(a)도 내지 제2(d)도는 본 발명에 따른 반도체 소자의 게이트 전극 형성방법을 설명하기 위한 공정 순서도이다.
먼저, 제2(a)도에 도시된 바와 같이, 반도체 기판(11)의 게이트 전극 예정 영역 상부에 마스크 패턴(도시되지 않음)을 형성하고, 상기 마스크 패턴의 형태로 기판부를 일정 깊이 만큼 식각하여 돌출부(11A)를 형성한다. 그런다음, 상기 돌출부를 구비한 반도체 기판(11) 상에 50 내지 150정도의 산화막(12)을 형성한다.
다음으로, 제2(b)도에 도시된 바와 같이, 상기 게이트 산화막(12)상부에 1000 내지 2000정도 폴리실리콘막(13)을 형성하고, 상기 폴리실리콘막(13)의 면저항이 20 내지 40Ω/□가 되도록 불순물 이온, 예를들어 인이온을 도핑힌다.
이어서, 제2(c)도에 도시된 바와 같이, 상기 폴리실리콘막(13) 상부에 돌출부의 폭 보다 큰 폭으로 마스크 패턴(도시되지 않음)을 형성하고, 그의 형태로 폴리실리콘막(13)을 비등방성 식각하여, 반도체 기판(11)의 돌출부(11A)의 상부 및 양 측부를 폴리실리콘막(13)으로 하여금 감싸안도록 만든다.
그리고 나서, 제2(d)도에 도시된 바와 같이, 노출된 기판(11) 부위에 이온 주입공정을 실시하여 소오스 및 드레인 영역(도시되지 않음)을 형성하고, 전체 구조물 상부에 선택적 증착방식에 의하여 전이 금속막(14), 예컨데, 텅스텐 실리사이드막 또는 티타늄 실리사이드막을 약 2000 내지 4000정도 상기 식각이 이루어진 폴리실리콘막(13)을 감싸안도록 형성하여 폴리실리콘막(13)과 전이 금속막(14)의 이중층으로 구성된 게이트 전극(15)을 형성한다. 이 경우, 상기 게이트 전극(15)은 폴리실리콘막(13) 상부에만 전이 금속막(14)이 형성되지 않고, 폴리실리콘막(13)의 양 측부에도 형성됨으로써, 전도성이 향상된다.
이어서, 노출된 반도체 기판(11) 부위를 수증기가 약 3 내지 8% 함유된 수소분위기 하에서, 900 내지 1000정도의 온도로 10 내지 60분동안 열성장시켜, 이 부위에 300 내지 800정도의 두께를 갖는 필드 산화막(16)을 형성한다.
이상에서 자세히 설명한 바와 같이, 본 발명에 따르면, 반도체 기판에 돌출부를 구비시킨 상태에서, 게이트 전극을 구성하기 위한 폴리실리콘막 패턴을 형성하고, 이어서, 상기 폴리실리콘막 패턴을 감싸는 형태로 전이 금속막을 형성하여 이중층의 게이트 전극을 형성함으로써, 전도 특성이 우수한 게이트 전극을 형성할 수 있다.
한편, 본 발명에서는 폴리실리콘을 패턴화한 단계 이후, 소오스, 드레인 형성공정을 진행하는 방법에 대하여 설명하였지만, 본 발명은 게이트 전극이 형성되기 이전에 소오스, 드레인이 형성된 기판 상에 본 발명과 같은 게이트 전극을 형성할 수도 있다.

Claims (5)

  1. 반도체 기판의 게이트 전극 예정 영역 상에 마스크 패턴을 형성하고, 상기 마스크 패턴의 형태로 상기 반도체 기판을 식각하여 돌출부를 형성하는 단계; 상기 돌출부를 구비한 반도체 기판의 전면에 게이트 산화막을 형성하는 단계; 상기 게이트 산화막 상에 폴리실리콘막을 증착하고, 상기 폴리실리콘막을 상기 반도체 기판의 돌출부를 감싸는 형태로 식각하는 단계; 및 선택적 증착법을 이용해서 상기 폴리실리콘막을 감싸는 형태로 전이 금속막을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 게이트 전극 형성방법.
  2. 제1항에 있어서, 상기 전이 금속막을 형성하는 단계이후, 노출된 기판 표면을 열처리하여 열산화막을 형성하는 단계를 부가적으로 포함하는 것을 특징으로 하는 반도체 소자의 게이트 전극 형성방법.
  3. 제1항 또는 제2항에 있어서, 상기 열산화막을 형성하는 단계는 수증기가 약 3 내지 8% 함유된 수소분위기 하에서, 900 내지 1000정도의 온도로 10 내지 60분동안 열성장시키는 것을 특징으로 하는 반도체 소자의 게이트 전극 형성방법.
  4. 제3항에 있어서, 열산화막의 두께는 300 내지 800인 것을 특징으로 하는 반도체 소자의 게이트 전극 형성방법.
  5. 제1항에 있어서, 상기 폴리실리콘막의 증착단계이후, 불순물 이온 주입 단계를 부가적으로 포함하는 것을 특징으로 하는 반도체 소자의 게이트 전극 형성방법.
KR1019950069573A 1995-12-30 1995-12-30 반도체 소자의 게이트 전극 형성방법 KR100220248B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950069573A KR100220248B1 (ko) 1995-12-30 1995-12-30 반도체 소자의 게이트 전극 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950069573A KR100220248B1 (ko) 1995-12-30 1995-12-30 반도체 소자의 게이트 전극 형성방법

Publications (2)

Publication Number Publication Date
KR970053070A KR970053070A (ko) 1997-07-29
KR100220248B1 true KR100220248B1 (ko) 1999-09-15

Family

ID=19448508

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950069573A KR100220248B1 (ko) 1995-12-30 1995-12-30 반도체 소자의 게이트 전극 형성방법

Country Status (1)

Country Link
KR (1) KR100220248B1 (ko)

Also Published As

Publication number Publication date
KR970053070A (ko) 1997-07-29

Similar Documents

Publication Publication Date Title
US4727038A (en) Method of fabricating semiconductor device
KR100317219B1 (ko) 기생용량이감소되는반도체장치제조방법
US5491365A (en) Self-aligned ion implanted transition metal contact diffusion barrier apparatus
US4384301A (en) High performance submicron metal-oxide-semiconductor field effect transistor device structure
US5476802A (en) Method for forming an insulated gate field effect transistor
US5175118A (en) Multiple layer electrode structure for semiconductor device and method of manufacturing thereof
JPS61503064A (ja) リンにてゲッタリングされる半導体集積回路
KR920010062B1 (ko) 반도체 장치의 실리사이드 형성방법
US6200840B1 (en) Method for producing PMOS devices
US5079617A (en) Multiple layer electrode structure for semiconductor device and method of manufacturing thereof
EP0077737A2 (en) Low capacitance field effect transistor
KR100332119B1 (ko) 반도체 소자 제조 방법
JPH07112063B2 (ja) 電界効果トランジスタの製作方法
EP0197738B1 (en) Method for manufacturing an ldd semiconductor device
KR100220248B1 (ko) 반도체 소자의 게이트 전극 형성방법
JP2560376B2 (ja) Ｍｏｓトランジスタの製造方法
US5646056A (en) Method of fabricating ultra-large-scale integration metal-oxide semiconductor field effect transistor
JPH1064898A (ja) 半導体装置の製造方法
US6194296B1 (en) Method for making planarized polycide
KR0171988B1 (ko) 반도체 소자의 게이트 전극 형성방법
KR100238872B1 (ko) 반도체 장치의 제조 방법
US6365471B1 (en) Method for producing PMOS devices
KR0171987B1 (ko) 반도체 소자의 게이트 전극 형성방법
JP3417114B2 (ja) 半導体装置の製造方法
KR100223845B1 (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130524

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20140519

Year of fee payment: 16

FPAY Annual fee payment
EXPY Expiration of term