KR100218251B1 - 반도체 장치의 트랜지스터 및 그 제조방법 - Google Patents
반도체 장치의 트랜지스터 및 그 제조방법 Download PDFInfo
- Publication number
- KR100218251B1 KR100218251B1 KR1019970012480A KR19970012480A KR100218251B1 KR 100218251 B1 KR100218251 B1 KR 100218251B1 KR 1019970012480 A KR1019970012480 A KR 1019970012480A KR 19970012480 A KR19970012480 A KR 19970012480A KR 100218251 B1 KR100218251 B1 KR 100218251B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor substrate
- region
- transistor
- source region
- gate electrode
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 7
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 4
- 229910052760 oxygen Inorganic materials 0.000 claims description 4
- 239000001301 oxygen Substances 0.000 claims description 4
- 238000000137 annealing Methods 0.000 claims description 2
- 239000007943 implant Substances 0.000 claims description 2
- 239000012535 impurity Substances 0.000 claims description 2
- 238000000926 separation method Methods 0.000 claims description 2
- 230000000873 masking effect Effects 0.000 claims 2
- 239000008280 blood Substances 0.000 claims 1
- 210000004369 blood Anatomy 0.000 claims 1
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- 238000000059 patterning Methods 0.000 claims 1
- 229910052710 silicon Inorganic materials 0.000 abstract description 4
- 239000010703 silicon Substances 0.000 abstract description 4
- 239000012212 insulator Substances 0.000 abstract description 3
- 230000000694 effects Effects 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 235000012431 wafers Nutrition 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/107—Substrate region of field-effect devices
- H01L29/1075—Substrate region of field-effect devices of field-effect transistors
- H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
- H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 실리콘 온 인슐레이터를 가지는 트랜지스터 및 그 제조방법에 관한 것으로, 이러한 반도체 장치의 트랜지스터는 반도체 기판상에 채널을 개재하여 형성되는 드레인영역 및 소오스영역과; 상기 채널상에 게이트 절연막을 개재하여 형성되는 게이트 전극과; 상기 반도체 기판과 상기 드레인영역/소오스영역간의 분리를 위하여, 상기 드레인영역과 소오스영역의 하부에만 각기 형성되는 옥사이드 매몰층들을 구비함을 특징으로 한다.
Description
본 발명은 반도체 장치의 트랜지스터 및 그 제조방법에 관한 것으로, 특히 실리콘 온 인슐레이터(Silicon On Insulator)를 가지는 트랜지스터 및 그 제조방법에 관한 것이다.
통상적으로. SOI(Silicon On Insulator) 웨이퍼를 만드는 방법은 크게 두가지로 나눌수 있다. 실리콘 기판에 산소를 이온주입한 후 어닐링하여 기판내부에 옥사이드층을 만드는 SIMOX(Seperation by Implanted Oxygen)방법과 웨이퍼 두장을 본딩(Bonding)한후 한쪽 웨이퍼를 그라인딩(Grinding)/평탄화공정(Chemical Mechanical Polishing) 등의 방법으로 갈아내는 본디드(Bonded) SOI로 구분한다. 한편, SOI 디바이스는 쇼트 채널 효과의 감소, 졍션 커패시턴스의 감소, 핫 캐리어 효과의 감소 등 기존 소자에 비해 보다 나은 성능을 가진다. 그러나, 소자가 형성되는 SOI층이 기판과 절연되기 때문에 구조적으로 플로팅 바디 효과를 가진다.
전술한 플로팅 바디 효과는 드레인영역에서 충격 이온화(Impact ionization)에 의해 생성된 호울이 벌크 디바이스와 달리 기판으로 빠져나가지 못하고 채널 하부에 쌓여 바디 포텐샬을 상승시켜 바이폴라 졍션 효과를 유발시키는 것으로, 트랜지스터의 내압을 열화시키고, 드레인에 인가되는 고전압에서 래치업(Latch-up) 등을 유발한다. 이 문제를 해결하고자 트랜지스터 하부에 바디 콘택을 형성하는 방법이 제시되었다.
그러나, 기존의 방법은 디바이스 사이즈가 증가한다거나 게이트와의 정렬(align)이 어렵다거나 공정이 복잡하다는 단점이 있다.
전술한 문제점을 해결하기 위한 본 발명의 목적은 플로팅 바디 효과를 제거할 수 있는 반도체 장치의 트랜지스터 및 그 제조방법을 제공함에 있다.
본 발명의 다른 목적은 트랜지스터의 내압을 열화시키고, 드레인에 인가되는 고전압에 의해 발생되는 래치업(Latch-up)을 제거할 수 있는 반도체 장치의 트랜지스터 및 그 제조방법을 제공함에 있다.
도 1은 본 발명의 실시예에 따른 트랜지스터의 수직단면도이고,
도 2a 내지 도 2c는 본 발명에 따라 도 1에 도시된 트랜지스터를 제조하기 위한 순차적인 단면도들이다.
이하 본 발명에 따른 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명할 것이다. 또한, 도면들중 동일한 구성요소 및 부분들은 가능한한 어느곳에서든지 동일한 부호들을 나타내고 있음을 유의하여야 한다.
도 1은 본 발명의 실시예에 따라 구현된 트랜지스터의 수직단면도이다.
도 1을 참조하면, 반도체 기판(100)내에 채널을 개재하여 형성되는 드레인영역(105A)/소오스영역(105B)과, 상기 채널상에 게이트 절연막(102A)을 개재하여 형성되는 게이트 전극(103A)으로 이루어진 트랜지스터가 나타나 있다. 이 트랜지스터의 드레인영역(105A)/소오스영역(105B)의 하부에 각기 형성된 옥사이드 매몰층(104A, 104B)은 상기 드레인영역(105A)/소오스영역(105B)과 상기 반도체 기판(100)간의 분리를 위한 것이다. 이것은 전술한 SOI구조를 가지는 트랜지스터의 장점을 이용하면서도 채널의 하부는 상기 반도체 기판(100)과 연결되어 플로팅 바디 효과를 억제할 수 있게 된다.
도 2a 내지 도 2d는 본 발명의 실시예에 따라 트랜지스터를 제조하기 위한 순차적인 단면도들이다.
도 2a를 참조하면, 피형 반도체 기판(100)상에 활성영역과 비활성영역을 정의하여, 상기 비활성영역상에 필드 옥사이드(101A, 101B)를 형성한다.
도 2b를 참조하면, 상기 반도체 기판(100)상에 게이트 절연막(102)과 게이트 전극층(103)을 도포한후 마스크(104)를 이용하여 패터닝한다. 이어 도 2c에서와 같이, 패터닝된 게이트 전극층(103)을 마스크화하여 상기 반도체 기판(100)상에 산소를 이온주입한후 상기 마스크를 제거한다. 이어서 상기 결과물을 어닐링하여 옥사이드 매몰층(104A, 104B)을 형성한후 상기 게이트 전극층(103)을 마스크화하여 고농도의 엔형 불순물이 이온주입된 드레인영역(105A)과 소오스영역(105B)을 형성한다. 전술한 일련의 공정들은 필요에 따라 그 공정순서가 뒤빠뀔 수 있다
전술한 바와 같이, 본 발명은 플로팅 바디 효과를 제거할 수 있는 이점을 가진다. 또한, 본 발명은 트랜지스터의 내압을 강화시키고, 드레인에 인가되는 고전압에 의해 발생되는 래치업을 제거할 수 있는 효과가 있다.
Claims (3)
- 반도체 장치의 트랜지스터의 제조방법에 있어서:제1도전형의 반도체 기판상에 활성영역과 비활성영역을 정의하여, 상기 비활성영역상에 필드 옥사이드를 형성하는 과정과;상기 반도체 기판상에 게이트 절연막과 게이트 전극층을 도포한후 마스크를 이용하여 패터닝하는 과정과;상기 게이트 전극층을 마스크화하여 상기 반도체 기판상에 산소를 이온주입한후 상기 마스크를 제거하는 과정과;상기 결과물을 어닐링하여 옥사이드 매몰층을 형성하는 과정과;상기 게이트 전극층을 마스크화하여 제2도전형의 불순물이 이온주입된 드레인영역과 소오스영역을 형성하는 과정으로 이루어짐을 특징으로 하는 방법.
- 제1항에 있어서, 상기 제1도전형이 피형일 경우 상기 제2도전형은 엔형임을 특징으로 하는 트랜지스터의 제조방법.
- 반도체 장치의 트랜지스터에 있어서:반도체 기판상에 채널을 개재하여 형성되는 드레인영역 및 소오스영역과;상기 채널상에 게이트 절연막을 개재하여 형성되는 게이트 전극과;상기 반도체 기판과 상기 드레인영역/소오스영역간의 분리를 위하여, 상기 드레인영역과 소오스영역의 하부에만 각기 형성되는 옥사이드 매몰층들을 구비함을 특징으로 하는 트랜지스터.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970012480A KR100218251B1 (ko) | 1997-04-04 | 1997-04-04 | 반도체 장치의 트랜지스터 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970012480A KR100218251B1 (ko) | 1997-04-04 | 1997-04-04 | 반도체 장치의 트랜지스터 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980076010A KR19980076010A (ko) | 1998-11-16 |
| KR100218251B1 true KR100218251B1 (ko) | 1999-09-01 |
Family
ID=19501972
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970012480A KR100218251B1 (ko) | 1997-04-04 | 1997-04-04 | 반도체 장치의 트랜지스터 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100218251B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101840931A (zh) * | 2009-03-18 | 2010-09-22 | 联发科技股份有限公司 | 高电压金属介电质半导体晶体管 |
-
1997
- 1997-04-04 KR KR1019970012480A patent/KR100218251B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101840931A (zh) * | 2009-03-18 | 2010-09-22 | 联发科技股份有限公司 | 高电压金属介电质半导体晶体管 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980076010A (ko) | 1998-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100189966B1 (ko) | 소이 구조의 모스 트랜지스터 및 그 제조방법 | |
| US6611023B1 (en) | Field effect transistor with self alligned double gate and method of forming same | |
| KR20010050860A (ko) | 반도체 장치 및 그 제조 방법 | |
| JPH1074921A (ja) | 半導体デバイスおよびその製造方法 | |
| KR19980058391A (ko) | Soi 반도체 소자 및 그의 제조방법 | |
| KR100311572B1 (ko) | 정전기 방전 보호를 갖는 완전 공핍형 ｓｉｍｏｘ ｃｍｏｓ의 제조방법 | |
| KR100374227B1 (ko) | 반도체소자의 제조방법 | |
| KR100218251B1 (ko) | 반도체 장치의 트랜지스터 및 그 제조방법 | |
| KR960042931A (ko) | Soi 구조를 갖는 반도체장치의 제조방법 | |
| JPH08195443A (ja) | 半導体装置及びその製造方法 | |
| KR100265049B1 (ko) | 에스.오.아이 소자의 모스 전계효과 트랜지스터 및제조방법 | |
| KR970004079A (ko) | 반도체소자 및 그 제조방법 | |
| JP2006210865A (ja) | 半導体装置 | |
| KR100298202B1 (ko) | 에스오아이 소자 및 그 제조방법 | |
| KR20000061459A (ko) | 에스오아이 트랜지스터 및 그 제조방법 | |
| KR950021134A (ko) | 반도체소자의 콘택 형성방법 | |
| KR100226784B1 (ko) | 반도체 소자의 제조방법 | |
| KR100265327B1 (ko) | 몸체 부유 효과가 없는 에스오아이(soi) 소자 및 그 제조방법 | |
| KR100279263B1 (ko) | 에스오아이 반도체 소자 및 그 제조방법 | |
| KR100303356B1 (ko) | 더블 게이트 구조를 갖는 에스오아이 소자 및 그 제조방법 | |
| KR100257709B1 (ko) | 에스.오.아이. 소자의 트랜지스터 제조방법 | |
| KR100309126B1 (ko) | 반도체 소자 형성 방법 | |
| JPH0722625A (ja) | 半導体装置 | |
| KR100264877B1 (ko) | Soi형 소자 분리 영역을 가지는 반도체 장치의 제조 방법 | |
| KR100327325B1 (ko) | 실리콘-온-인슐레이터소자및그제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070514 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |