KR100327325B1 - 실리콘-온-인슐레이터소자및그제조방법 - Google Patents

실리콘-온-인슐레이터소자및그제조방법 Download PDF

Info

Publication number
KR100327325B1
KR100327325B1 KR1019950007596A KR19950007596A KR100327325B1 KR 100327325 B1 KR100327325 B1 KR 100327325B1 KR 1019950007596 A KR1019950007596 A KR 1019950007596A KR 19950007596 A KR19950007596 A KR 19950007596A KR 100327325 B1 KR100327325 B1 KR 100327325B1
Authority
KR
South Korea
Prior art keywords
soi
channel
film
drain
silicon
Prior art date
Application number
KR1019950007596A
Other languages
English (en)
Other versions
KR960035880A (ko
Inventor
유선일
이준희
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019950007596A priority Critical patent/KR100327325B1/ko
Publication of KR960035880A publication Critical patent/KR960035880A/ko
Application granted granted Critical
Publication of KR100327325B1 publication Critical patent/KR100327325B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

신규한 실리콘-온-인슐레이터(SOI) 소자 및 그 제조방법이 개시되어 있다. 소자의 채널 부위에 대응되는 상기 반도체기판의 소정 부위에 채널 산화막이 형성되어 있고, 그 결과물 전면에 매몰 절연층을 개재하여 실리콘-온-인슐레이터막이 형성되어 있다. 소자의 채널이 형성될 실리콘-온-인슐레이터 영역은 소오스/드레인 및 바디 콘택이 형성될 실리콘-온-인슐레이터 영역보다 그 두께가 얇다. 따라서, 채널 길이 변동 및 문턱 전압의 변동 없이, 플로팅 바디 효과를 억제하고 기생 소오스/드레인 저항을 감소시킬 수 있다.

Description

실리콘-온-인슐레이터(SOI) 소자 및 그 제조방법
본 발명은 실리콘-온-인슐레이터(Silicon On Insulator: 이하 "SOI"라 한다)소자 및 그 제조방법에 관한 것으로, 특히 플로팅 바디효과(floating body effect)를 억제할 수 있는 SOI 소자 및 그 제조방법에 관한 것이다.
SOI는 보다 효과적으로 실리콘기판 상에 형성되는 반도체 소자들을 상호 분리하는 기술로서, 접합 분리(Junction Isolation) 기술보다 빛에 강하고 높은 공급전압에 강한 특성을 나타낸다. 또한 일반적으로, 벌크 실리콘 상에 형성된 소자보다 SOI 상에 형성된 소자가 결과적으로 요구하는 공정수가 작으며, IC칩내에 형성된 소자들간에 나타나는 용량성 결합(capacitive coupling)이 줄어드는 잇점이 있다. 이러한 소자를 SOI 소자라고 하는데, SOI 소자는 문턱 기울기(Threshold slope)가 크며, 2V까지 저전압하는 경우에도 특성의 저하가 별로없는 장점을 가진다. 또한, 소자열화를 유발하기 어려운 구조로 제작할 수 있기 때문에 높은 수율도 기대할 수 있다. 특히, 박막의 SOI 소자는 쇼트-채널 효과(short channel effect)의 감소, 서브-스레쉬홀드 스윙(subthreshold swing)의 향상, 높은 이동도(mobility), 및 핫-캐리어 효과(hot carrier effect)의 감소 등 기존의 벌크 소자에 비해 월등한 특성을 갖는다 그러나, 이러한 박막의 SOI 소자에서도 두가지 문제, 즉 플로팅 바디 효과 및 기생 소오스/드레인 저항의 증가는 여전히 남아 있다.
제1도는 종래의 박막 SOI 소자에서의 전류 흐름을 나타내는 단면도로서, N-채널 SOI 소자의 경우를 나타내고 있다. 여기서, 참조부호 10은 반도체기판, 12는 매몰 절연층, 14는 SOI막, 16은 게이트전극, 그리고 18은 소오스/드레인을 나타낸다.
제1도를 참조하면, 기존의 벌크 소자와는 달리, 박막 SOI 소자는 바디 콘택(body contact)이 형성되지 않으므로 바디가 플로팅된다. 이와 같이 플로팅된 바디를 갖는 SOI 소자에서는 축적된 정공(hole)의 층이 SOI막의 뒤쪽 계면에 형성됨으로써, 기생 바이폴라-유도 브레이크다운(parasitic bipolar-induced breakdown) 및 랫치업(latch-up)과 같은 플로팅 바디 효과가 발생하게 된다. 한편, 고성능의 소자를 구현하기 위해서는 소오스/드레인 면저항 및 콘택 저항과 같은 기생 저항이 감소되어야 한다. 그러나, 박막의 SOI 소자에서는, 낮은 콘택 저항을 유지하면서 박막의 SOI막에 소오스/드레인 콘택을 형성하기가 어렵고, 또한, 소오스/드레인 면저항을 감소시키는 것이 어렵다
이러한 박막 SOI 소자의 문제점을 해결하기 위하여 케이. 히에다(K. Hieda) 등은 플로팅 바디 효과가 없는 오목한 SOI 소자(Concave SOI MOSFETs: 이하 "COSMOS"라 한다)를 개발하였다 (참조문헌: IEDM'91, "Floating-Body Effect Free Concave SOI-MOSFETs", pp667-670).
제2도는 상기한 COSMOS에서의 전류 흐름을 나타내는 단면도로서, N-채널 SOI 소자의 경우를 나타낸다. 여기서, 참조부호 10은 반도체기판, 12는 매몰 절연층, 14는 SOI막, 16은 게이트전극, 18은 소오스/드레인, 그리고 20은 바디 콘택을 나타낸다.
제2도를 참조하면, 상기 COSMOS의 구조는 두 종류의 SOI막 두께, 즉, 채널이 형성되는 박막 영역 및 소오스/드레인 및 바디 콘택이 형성되는 후막 영역으로 이루어진다. 상기 박막의 SOI 영역은 후막의 SOI 영역을 트렌치(trench) 식각함으로써 형성된다. 상기 COSMOS 구조에 의하면, Vbc가 0V일 때 드레인 근처에서 충돌 전리(impact ionization)에 의해 생성되는 정공들이 벌크 소자처럼 바디 콘택으로 모여지기 때문에 플로팅 바디 효과를 억제할 수 있다. 또한, 소오스/드레인이 후막의 SOI 영역에 형성되기 때문에 기생 소오스/드레인 저항을 감소시킬 수 있다.
그러나, 상기한 COSMOS 구조에서는 게이트전극이 형성될 부위가 트렌치 식각되기 때문에 다음과 같은 문제점들을 갖는다.
첫째, 트렌치의 깊이를 제어하는 것이 어렵다. 트렌치 게이트를 사용하는 소자에서는 트렌치의 깊이가 채널 길이에 직접 관계되기 때문에, 게이트의 사이즈에 따라 트렌치 깊이가 다를 뿐만 아니라 웨이퍼 대 웨이퍼의 변동이 심하고, 한 웨이퍼 내에서도 중심부와 엣지부에서의 트렌치 깊이가 달라져서 문턱전압(threshold voltage)이 일정하지 않게 된다.
둘째, 트렌치의 안쪽 모서리 부위에서 누설전류가 크며, 트렌치의 기울기가 불균일하여 문턱전압의 변동을 야기한다.
셋째, 트렌치 식각 손상(damage)에 의해 게이트산화막의 불량이 발생할 수 있다.
따라서, 본 발명의 목적은 상술한 종래 SOI 소자의 문제점들을 해결할 수 있는 SOI 소자를 제공하는데 있다.
본 발명의 다른 목적은 상기 SOI 소자를 제조하는데 특히 적합한 SOI 소자의 제조방법을 제공하는데 있다.
상기 목적을 달성하기 위하여 본 발명은,
반도체기판;
소자의 채널 부위에 대응되는 상기 반도체기판의 소정 부위에 형성된 채널 산화막:
상기 채널 산화막이 형성되어 있는 상기 반도체기판 상에 매몰절연층을 개재하여 형성된 SOI막, 및
상기 SOI막의 표면에 형성된 소자의 채널, 소오스/드레인 및 바디 콘택을 구비하며,
상기 채널 부위의 SOl막은 상기 소오스/드레인 및 바디 콘택 부위의 SOl막보다 그 두께가 얇은 것을 특징으로 하는 SOI 소자를 제공한다.
본 발명의 SOI 소자에 의하면, 상기 소오스/드레인 및 바디 콘택은 상기 채널 산화막이 없는 부위의 SOI막 표면에 형성된다.
상기 다른 목적을 달성하기 위하여 본 발명은,
소자의 채널 부위에 대용되는 제1 반도체기판의 소정 부위에 채널 산화막을 형성하는 단계,
상기 채널 산화막이 형성된 반도체기판 상에 매몰 절연층을 형성하고, 그 표면을 평탄화시키는 단계;
상기 매몰 절연층 상에 제2 반도체기판을 접착하는 단계:
상기 제1 반도체기판의 이면을 식각하여 SOI막을 형성하는 단계:
상기 SOI막의 채널 부위 상에 게이트전극을 형성하는 단계: 및
상기 SOI막의 표면에 소오스/드레인 및 바디 콘택을 형성하는 단계를 구비하는 것을 특징으로 하는 SOI 소자의 제조방법을 제공한다.
바람직하게는, 상기 제1 반도체기판의 이면을 식각하는 공정은 상기 채널 산화막 상의 SOI막이 약 2000Å 이하가 될 때까지 진행한다.
본 발명에 의하면, 채널 산화막에 의해 소자의 채널은 박막의 SOI 영역에 형성하고 소오스/드레인 및 바디 콘택은 후막의 SOI 영역에 형성함으로써, 트렌치 식각에 따른 문제점들 없이 플로팅 바디 효과를 억제하고 기생 소오스/드레인 저항을 감소시킬 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명한다.
제3도는 본 발명에 의한 SOI 소자를 나타내는 단면도이다.
제3도를 참조하면, 소자의 채널 부위에 대응되는 반도체기판(100)의 소정 영역에 채널 산화막(101)이 형성되어 있고, 그 결과물 전면에 매몰 절연층(102)이 형성되어 있다. 상기 매몰 절연층(102) 상에 형성된 SOI막(104)은 두 종류의 SOI막 두께, 즉 채널이 형성되는 박막 영역 및 소오스/드레인(108) 및 바디 콘택(110)이 형성되는 후막 영역으로 이루어진다. 따라서, 본 발명에 의한 SOI 소자에 의하면, 박막 SOI 영역에 채널이 형성되기 때문에 완전히 공핍된 SOI 소자를 구현할 수 있으며, 소오스/드레인이 후막 SOI 영역에 형성되기 때문에 기생 소오스/드레인 저항을 감소시킬 수 있다. 또한, 벌크 소자와 마찬가지로, 후막 SOI 영역에 바디 콘택이 형성되기 때문에 플로팅 바디 효과가 억제된다.
제4A도 내지 제4D도는 본 발명에 의한 SOI 소자의 제조방법을 설명하기 위한단면도들이다.
제4A도는 채널 산화막(101)을 형성하는 단계를 도시한다. 통상의 리소그라피 공정에 의해 제1 반도체기판(103)을 패터닝하여 소정 부위를 개구시킨 후, 산화공정을 실시하여 상기 개구된 제1 반도체기판(103) 부위에 채널 산화막(101)을 형성한다. 상기 채널 산화막(101)은 SOI 소자의 채널이 형성될 부위에 위치한다.
제4B도는 매몰 절연층(102) 및 제2 반도체기판(100)을 형성하는 단계를 도시한다. 상기 채널 산화막(101)이 형성된 결과물 전면에 절연물질, 예컨대 산화물을 침적하여 매몰 절연층(102)을 형성한 후, 에치백(etch-back) 또는 폴리싱(polishing) 방법에 의해 상기 매몰 절연층(102)의 표면을 평탄화시킨다. 이어서, 웨이퍼 본딩(wafer bonding) 방법에 의해 상기 평탄화된 매몰 절연층(102) 상에 새로운 웨이퍼를 접착시켜서 제2 반도체기판(100)을 형성한다.
제4C도는 SOI막(104)을 형성하는 단계를 도시한다. 상기 제1 반도체기판(103)의 이면이 위쪽으로 향하도록 상기 제4B도의 결과물을 뒤집는다. 이어서, 상기 제1 반도체기판(103)의 이면을 폴리싱 방법과 같은 공정으로 식각하여 SOI막(104)을 형성한다. 이때, 상기 식각공정은 상기 채널 산화막(101) 상의 SOI막이 약 2000Å 두께 이하가 될 때까지 진행한다.
제4D도는 SOI 소자를 완성하는 단계를 도시한다. 통상의 소자분리 공정을 이용하여 상기 SOI막(104)의 소정 부위에 소자분리막(105)을 형성한다. 이어서, 상기 소자분리막(105)이 형성된 결과물 전면에 도전물질을 침적하고 이를 리소그라피 공정으로 패터닝함으로써 SOI 소자의 게이트전극(106)을 상기 SOI막(104) 상에 형성한다, 다음에, 통상의 이온주입 공정을 이용하여 상기 SOI막(104)의 표면에 소오스/드레인(108) 및 바디 콘택(110)을 형성한다. 이때, 상기 바디 콘택(110)의 도핑(doping)은 SOI 소자의 채널과 같은 도전형으로 한다. 예를 들어, N-채널 SOI 소자의 경우, 소오스/드레인(108)은 N+형으로 도핑하고, 바디 콘택(110)은 P+형으로 도핑한다. 이어서, 상기 결과물 전면에 층간절연막(112)을 형성한 후, 통상의 배선 공정을 적용하여 소오스/드레인 배선(116) 및 바디 콘택 배선(118)을 형성함으로써 SOI 소자를 완성한다.
이상, 상술한 바와 같이 본 발명의 SOI 소자에 의하면, 트렌치 식각을 사용하지 않고 채널 산화막을 이용하여 소자의 채널은 박막의 SOI 영역에 형성하고 소오스/드레인 및 바디 콘택은 후막의 SOI 영역에 형성한다. 따라서, 트렌치 식각에 따른 문제점들, 즉, 채널 길이의 변동, 문턱전압의 변동, 및 식각 손상에 따른 게이트산화막의 불량 문제들이 발생하지 않으며, 플로팅 바디 효과를 억제하고 기생 소오스/드레인 저항을 감소시킬 수 있다.
본 발명이 상기 실시예에 한정되지 않으며, 많은 변형이 본 발명의 기술적 사상내에서 당분야에서 통상의 지식을 가진 자에 의하여 가능함은 명백하다.
제1도는 종래의 박막 SOI 소자에서의 전류 흐름을 나타내는 단면도.
제2도는 종래의 COSMOS에서의 전류 흐름을 나타내는 단면도.
제3도는 본 발명에 의한 SOI 소자를 나타내는 단면도.
제4A도 내지 제4D도는 본 발명에 의한 SOI 소자의 제조방법을 설명하기 위 한 단면도들.
* 도면의 주요부분에 대한 부호의 설명
10, 100 ... 반도체기판 101 ... 채널 산화막
12, 102 ... 매몰 절연층 14,104 ... SOI막
105 ... 소자분리막 16, 106 ... 게이트전극
18, 108 ... 소오스/드레인 20, 110 ... 바디 콘택
112 ... 층간 절연막
116 ... 소오스/드레인 배선 118 ... 바디 콘택 배선

Claims (4)

  1. 반도체기판;
    소자의 채널 부위에 대응되는 상기 반도체기판의 소정 부위에 형성된 채널 산화막;
    상기 채널 산화막이 형성되어 있는 상기 반도체기판 상에 매몰 절연층을 개재하여 형성된 실리콘-온-인슐레이터막; 및
    상기 실리콘-온-인슐레이터막의 표면에 형성된 소자의 채널, 소오스/드레인 및 바디 콘택을 구비하며,
    상기 채널 부위의 실리콘-온-인슐레이터막은 상기 소오스/드레인 및 바디 콘택 부위의 실리콘-온-인슐레이터막보다 그 두께가 얇은 것을 특징으로 하는 실리콘-온-인슐레이터 소자.
  2. 제1항에 있어서, 상기 소오스/드레인 및 바디 콘택은 상기 채널 산화막이 없는 부위의 실리콘-온-인슐레이터막의 표면에 형성되는 것을 특징으로 하는 실리콘-온-인슐레이터 소자.
  3. 소자의 채널 부위에 대응되는 제1 반도체기판의 소정 부위에 채널 산화막을 형성하는 단계;
    상기 채널 산화막이 형성된 반도체기판 상에 매몰 절연층을 형성하고, 그 표면을 평탄화시키는 단계;
    상기 매몰 절연층 상에 제2 반도체기판을 접착하는 단계;
    상기 제1 반도체기판의 이면을 식각하여 실리콘-온-인슐레이터막을 형성하는 단계;
    상기 실리콘-온-인슐레이터막의 채널 부위 상에 게이트전극을 형성하는 단계: 및
    상기 실리콘-온-인슐레이터막의 표면에 소오스/드레인 및 바디 콘택을 형성하는 단계를 구비하는 것을 특징으로 하는 실리콘-온-인슐레이터 소자의 제조방법.
  4. 제3항에 있어서, 상기 제1 반도체기판의 이면을 식각하는 공정은 상기 재널 산화막 상의 실리콘-온-인슐레이터막이 약 2000Å 이하가 될 때까지 진행하는 것을 특징으로 하는 실리콘-온-인슐레이터 소자의 제조방법.
KR1019950007596A 1995-03-31 1995-03-31 실리콘-온-인슐레이터소자및그제조방법 KR100327325B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950007596A KR100327325B1 (ko) 1995-03-31 1995-03-31 실리콘-온-인슐레이터소자및그제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950007596A KR100327325B1 (ko) 1995-03-31 1995-03-31 실리콘-온-인슐레이터소자및그제조방법

Publications (2)

Publication Number Publication Date
KR960035880A KR960035880A (ko) 1996-10-28
KR100327325B1 true KR100327325B1 (ko) 2002-06-28

Family

ID=37478394

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950007596A KR100327325B1 (ko) 1995-03-31 1995-03-31 실리콘-온-인슐레이터소자및그제조방법

Country Status (1)

Country Link
KR (1) KR100327325B1 (ko)

Also Published As

Publication number Publication date
KR960035880A (ko) 1996-10-28

Similar Documents

Publication Publication Date Title
US5982003A (en) Silicon-on-insulator transistors having improved current characteristics and reduced electrostatic discharge susceptibility
US6940130B2 (en) Body contact MOSFET
JP3437132B2 (ja) 半導体装置
US6586284B2 (en) Silicon-on-insulator (SOI) substrate, method for fabricating SOI substrate and SOI MOSFET using the SOI substrate
US5877046A (en) Methods of forming semiconductor-on-insulator substrates
US5893745A (en) Methods of forming semiconductor-on-insulator substrates
JP4332925B2 (ja) 半導体装置およびその製造方法
US6670677B2 (en) SOI substrate having an etch stop layer and an SOI integrated circuit fabricated thereon
US6462379B2 (en) SOI semiconductor device and method for manufacturing the same
US6166412A (en) SOI device with double gate and method for fabricating the same
US5723895A (en) Field effect transistor formed in semiconductor region surrounded by insulating film
KR100296130B1 (ko) 이중막 실리콘웨이퍼를 이용한 금속-산화막-반도체 전계효과트랜지스터 제조방법
KR100200703B1 (ko) 실리콘-온-인슐레이터 소자 및 그 제조방법
JPH10256556A (ja) 半導体装置及びその製造方法
KR0151053B1 (ko) Soi 구조를 갖는 반도체장치의 제조방법
KR100327325B1 (ko) 실리콘-온-인슐레이터소자및그제조방법
US6175135B1 (en) Trench contact structure of silicon on insulator
KR100265049B1 (ko) 에스.오.아이 소자의 모스 전계효과 트랜지스터 및제조방법
JP2734436B2 (ja) Ｍｏｓ型半導体装置
JPH1070139A (ja) Ｓｏｉ型半導体装置およびその製造方法
KR0176170B1 (ko) Soi 기판을 이용한 트랜지스터의 제조 방법
KR100226784B1 (ko) 반도체 소자의 제조방법
KR100265327B1 (ko) 몸체 부유 효과가 없는 에스오아이(soi) 소자 및 그 제조방법
JPH10294464A (ja) 絶縁ゲート型電界効果トランジスタ
JPH08162642A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070125

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee