KR100213692B1 - 글로우 방전 유도 탈착에 의한 비아 포이즈닝의 방지 방법 - Google Patents

글로우 방전 유도 탈착에 의한 비아 포이즈닝의 방지 방법 Download PDF

Info

Publication number
KR100213692B1
KR100213692B1 KR1019930701911A KR930701911A KR100213692B1 KR 100213692 B1 KR100213692 B1 KR 100213692B1 KR 1019930701911 A KR1019930701911 A KR 1019930701911A KR 930701911 A KR930701911 A KR 930701911A KR 100213692 B1 KR100213692 B1 KR 100213692B1
Authority
KR
South Korea
Prior art keywords
wafer
desorption
temperature
glow discharge
sog
Prior art date
Application number
KR1019930701911A
Other languages
English (en)
Other versions
KR930703696A (ko
Inventor
루크 웰레트
Original Assignee
데이브 브라운 ; 도널드 지. 맥킨타이어
미텔 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 데이브 브라운 ; 도널드 지. 맥킨타이어, 미텔 코포레이션 filed Critical 데이브 브라운 ; 도널드 지. 맥킨타이어
Publication of KR930703696A publication Critical patent/KR930703696A/ko
Application granted granted Critical
Publication of KR100213692B1 publication Critical patent/KR100213692B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/31058After-treatment of organic layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

스핀-온 글래스 평면화 층을 포함하는 다층 반도체 웨이퍼 제조 방법이 기재 되어 있다. 상호 접속층의 스퍼터링 이전에, 및 스핀-온 글래스 층의 인가 이후에, 400℃ 내지 550℃ 이내에 있고 후속 스퍼터링 단계 중에 웨이퍼가 영향을 받는 온도 보다 25℃ 이상 높은 온도에서 이온 및/또는 전자 및/또는 포톤 등을 갖는 적어도 부분적 진공 상태에서 충돌되는 방식으로 웨이퍼는 강한 글로우 방전에 노출된다.
이런 방식에서, 불필요한 분자들은 스핀-온 글래스 층으로 부터 탈착될 수 있어서 이들은 후속 스퍼터링 단계를 방해하지 않는다.

Description

글로우 방전 유도 탈착에 의한 비아 포이즈닝의 방지 방법
본 발명은 반도체 디바이스 제조에 관한 것으로, 특히 일반적으로 제조 공정중에 스핀-온 글래스(spin-on glass; SOG)가 평면화 층으로서 반도체 기판에 제공되는 반도체 웨이퍼 제조 방법에 관한 것이다.
스핀-온 글래스는 여러 종류의 용매 또는 알콜에 희석된 실리케이트(순수 무기물 SOG) 또는 실록산(준-무기물 SOG) 기저 모노머를 함유하는 전매(proprietary)액체 용액이다.
이러한 용액은 미합중국 캘리포니아주 밀피타스 소재의 얼라이드 시그널사(Allied Signal Inc.)에서 시판된다.
코팅 및 큐어링 중에, 모노머는 실라놀기(·SiOH), 및 에톡시기(·SiOCH2CH3)의 축합에 의해 중합된다.
수증기(H2O), 에틸 알콜(CH3CH2OH), 및 에틸렌(C2H4)과 같은 다른 부산물은 다음 반응식에 따라 배출된다.
인접하는 실라놀기(·SiOH) 또는 에톡시기(·SiOCH2CH3) 사이의 간격이 너무 크거나 수증기(H2O), 에틸 알콜(CH3CH2OH), 또는 이의 부산물인 에틸렌(C2H4) 및 수증기(H2O) 등과 같은 응축 기체가 너무 많이 축합 메카니즘을 억제할 때, SOG 용액의 중합은 중지된다. 그 다음에, 이러한 기체를 제거시키고 축합, 고밀화 및 고도의 순수 무기물 또는 준-무기물 SOG 필름의 제조를 더 가능케하는데는 가열시키는 것이 필요하다.
달성된 SOG 필름의 최종 밀도는 많은 요인들에 좌우되지만, 일반적으로 LPCVD 또는 PECVD와 같은 보통 사용되는 기술에 의해 피착된 다른 무기물 또는 준-무기물 글래스의 밀도보다 낮다. 이러한 낮은 밀도는 SOG 필름의 다수의 구멍에 기인하는데, 이는 필름 표면과 이의 벌크 사이에 높은 콘덕턴스 경로를 발생시킨다.
이들 구멍은 SOG 필름 표면에 존재하는 빠르게 흡착된 기체 분자들이 연속적으로 및 신속하게 필름의 벌크를 통해 확산되고, 낮은 에너지(≤0.3 eV)의 반 데어발스 결할(··)을 형성함으로써 글래스에 신속하게 물리적으로 접속되는 것을 용이하게 해준다. 이 기체 분자들은 SOG 필름 네트워크에 의해 신속하게 물리적으로 흡수된다.
수증기와 같은 소정의 기체는 한 쌍의 실라놀기(·SiOH)를 형성함으로써 SOG필름 네트워크와의 고 에너지(≥0.5 eV) 화학 결합(·)을 서서히 형성할 수 있는 분자들을 포함한다; 수증기 분자는 SOG 필름 네트워크에 의해 서서히 화학적으로 흡수된다.
SOG 필름에 의한 수증기의 느린 화학적 흡수는 SOG 용액이 인 유기물금속 분자를 함유하는 경우에 매우 효과적인데, 이는 SOG 필름 내에 인-산소 2중 결합이 존재하기 때문에 매우 효과적인 수증기 게터링을 제공한다.
흡수에 의한 수증기의 게터링은 수분의 존재시에 이들 P:O 결합 및 다른 결합들의 작용을 모니터링함으로써 적외선 분광법에 의해 입증될 수 있다. 적외선 분광법은, 빠르게 흡착된 수증기 분자들이 SOG의 구멍에서 빠르게 확산되고, 빠르게 물리적으로 흡수되며(3350cm-1), -P:O 결합(1280cm-1) 및 -Si·O·Si- 결합(460, 810, 1070 및 1140cm-1)들에 의해 화학적으로 서서히 흡수되어, 각각 -P·OH(950 및 3700cm-1) 및 -Si·OH(930 및 3650cm-1)기를 형성하는 것을 보여준다.
빠른 물리적 흡수는 t1/2작용으로 특정지워지고, 느린 화학적 흡수는 t1/4작용으로 특징지워진다.
같은 메카니즘이 스핀-온 글래스가 아닌 다른 글래스에서도 관측됐고, 상당한 저온·많은 기공의 LPCVD와 PECVD에서도 보고됐다[더블류. 에이 플리스킨(W. A. Pliskin)의 Vac. Sci. Technol 제14권 1064 페이지; 제이. 에이. 테일(J. A. Theil), 디. 브이. 츄(D. V. Tsu) 및 지. 루코프스키(G. Lucovsky) 등의 Journal of Electronic Materials 제19권 제3호 209 내지 217 페이지 참조].
이러한 메카니즘은 어떠한 타입의 다공질 글래스에서도 보편적으로 관측된다.
또한, 필름의 기공률이 낮을수록, 즉 구멍을 적게 갖고 필름의 표면으로 부터 코어까지의 콘덕턴스를 작게 가질수록 수증기 채널링, 물리적 흡수 및 화학적 흡수를 서서히 실행시킨다.
비에칭-백 SOG 다층 상호접속 공정에서 글래스를 부드럽게 하는데 사용된 SOG의 큐어 온도가 550℃ 이하로 제한되고 SOG가 주변의 LPCVD 또는 PECVD 글래스 보다 더 다공질이기 때문에, 당량의 고밀도 PECVD 또는 LPCVD 글래스 보다 결합된 H2O로서 더 많은 수증기를 물리적으로 흡착하고·SiOH기로서 더 많은 수증기를 화학적으로 흡착한다.
이들 SOG 또는 LPCVD 또는 PECVD 글래스들이 인을 함유하면, 수증기는 또한·POH기로서 화확적으로 흡수될 수 있다.
농축된 에틸 알콜(CH3CH2OH)가 큐어링 중에 SOG로 부터 제거되지 않으면, 네트워크와 서서히 화학적으로 반응할 수 있고 실라놀(·SiOH), 및 에톡시(·SiOCH2CH3)의 쌍을 형성한다.
초저온 LPCVD나 PECVD 글래스에서처럼, SOG 내의 수증기, 에틸 알콜, 분해 부산물의 존재는 완성된 디바이스에서 비아 부식, 스트레스 이동, 전자 이동, 트랜지스터 임계 전압 불안정성의 문제, 및 고온 전자 효과 등과 같은 신뢰도 문제와 마찬가지로 비아 포이즈닝, 불충분한 금속화 단계 유효 범위, 유전체 크랙킹 및 블리스터링 등과 같은 심각한 제조 상의 문제점을 야기시킨다.
다층 집적 회로의 제조시에는, 제2 레벨의 상호 접속 물질의 피착 바로 이전에 SOG로 부터 흡착과 마찬가지로 물리적으로 및 화학적으로 흡수된 수증기 및 에틸알콜의 탈착을 완전하게 하는 것이 중요하다. 이러한 금속 기저 상호 접속 물질은 SOG 노출 비아의 상부, 측벽 및 저부를 덮고, 비에칭-백 SOG 공정에서 SOG를 보호하는 고밀도 LPCVD 또는 PECVD 유전층과 결합하여 SOG에 의해 수증기 및 다른 대기 기체들의 재흡착 및 재흡수를 방지한다.
수증기와 에틸 알콜이 완전히 없는 SOG 층의 중요한 이점은 이때 얻어진 장치가 집적 게터링 물질을 포함한다는 것이다.
건조한 SOG는 고속 가속 스트레스 테스팅(HAST), 온도 및 습도 바이어스 테스팅(THB), 다른 신뢰도 테스팅, 및 이런류의 테스팅 중에 디바이스 활성 트랜지스터 까지의 수증기 침투에 대해서 향상된 신뢰도를 보장한다.
흡착되고 물리적으로 흡수되며 화학적으로 흡수된 수증기의 탈착을 보장할 수 있고, 고밀도 및 보호성의 LPCVD 또는 PECVD 유전체의 피착에 의한 SOG 층의 캐핑(capping) 전에 SOG 구멍을 진공 상태로 두는 것이 가능하다는 것을 보여준다. 대기에의 SOG 층 노출은 비아의 개구 후에 발생한다는 것과 화학적 재흡수가 더 느리게 발생할수록 수증기 재흡수 및 물리적 재흡수는 신속하게 발생한다는 것을 보여준다.
비에칭-백 순수 무기물 스핀-온 글래스 공정들을 사용하는 반도체 디바이스 제조는 전형적으로 일괄처리형 금속화 장비를 필요로 하고, 비아 에칭, 포스트 비아 에칭포토레지스트 스트리핑, 포스트 스트리핑 검사 및 비아 금속화 등의 사이에서 매우 짧은 지연을 필요로 한다.
이러한 공정은 기간 연장이 이들 단계 간에 필요한 경우에 웨이퍼 저장용으로 철저하게 제어된 대기 건조 상자를 사용한다; 이것은 노출된 SOG에 의한 수증기의 느린 화학적 흡수를 방지한다.
금속화 장비로 들어가기 바로 전에, 사전-금속화 수증기 탈착 단계는 약 450℃의 고온에서 약 30분 이상의 연장된 주기 동안에 독립된 진공 상태 또는 건조한 대기 배치 시스템 내에서 수행될 수 있다. 대기 공기에 의한 재-노출은 수증기의 빠른 표면 재흡착 및 물리적 재흡수를 발생시키고, 수증기의 느린 화학적 재흡수는 매우 짧은 재-노출 시간 때문에 방지되며; 대기 공기에 SOG 필름 노출을 길게 할수록 수증기는 화학적으로 더 많이 흡수된다.
스퍼터링 시스템의 로드-록(load-lock) 또는 메인 챔버 내에서, 흡착된 그리고 물리적으로 흡수된 수증기의 선택적인 인-시투 사전-금속화 탈착 단계가 수행될 수 있다. 이는 비교적 저온, 즉 전형적으로 250℃ 내지 400℃내에서 행해진다. 이러한 배치형 탈착 단계는 단일 웨이퍼 스퍼터링 장비에서는 일반적으로 가능하지 않고, 이는 단일 웨이퍼 스퍼터링 장비가 이러한 공정용으로 사용되지 않는 이유를 분명하게 한다.
이러한 탈착 단계가 메인 스퍼터링 챔버 내에서 행해지면, 셔터된(shuttered) 타켓 스퍼터링은 탈착 기체에 의해 오염된 타겟을 크리닝시키는데 필요하다.
약 2.00 eV를 초과하는 활성 에너지를 갖는 화학적으로 흡수된 종(species)은 보통 제거되지 않는다.
탈착 효율은 SOG 프로세서[TAZMO] 상에서의 인-라인 큐어 사이클과 직접 함수 관계에 있고, 특별히 만들어진 350℃ 고온 플레이트 대신에 표준 250℃ 고온 플레이트의 사용은 화학적으로 흡수된 무기물 분자의 더 큰 양을 축적시키며 400℃ 보다 더 높은 탈착 온도를 가한다.
스퍼터 에칭 사이클은 전형적으로 메인 스퍼터링 챔버 내에서 수행되어, 피착하기 위한 물질과 상호 접속하기 위한 실리콘 또는 알루미늄 표면을 덮는 불필요한 실리콘 산화물 또는 알루미늄 산화물 박막 필름을 스퍼터 크리닝시킨다. 이러한 단계는 실온에서 또는 비제어되고 비교적 낮은 온도에서 행해진다. 웨이퍼 온도는 뒷쪽 평면에의 불충분한 열 접촉 때문에 스퍼터 크리닝 중에 상승하고 이러한 온도 상승을 발생시킨다.
이러한 비제어된 온도 상승 및 글로우 방전에 의해 생성된 탈착 기체는 산화물 제거시에 문제를 발생시킬 수 있고 실제로 산화물 두께의 증가에 기여할 수 있다. 이러한 문제는 새로운 세대의 디바이스에 필요한 작은 직경의 비아들에 있어서는 매우 심각한 문제이다.
선택적이거나 포괄적인 텅스텐 또는 다른 상호 접속 물질이 플라즈마 강화 화학 증착(PECVD)에 의해 피착되는 것은, 이러한 공정들이 상호 접속 물질의 피착에 글로우 방전을 사용하기 때문에 글로우 방전 유도 탈착과 동일한 문제를 보여준다.
본 발명의 한 목적은 종래 기술의 상기 단점을 보완하는 것이다.
본 발명에 따르면, 스핀-온 글래스 평면화 층을 포함하는 다층 반도체 웨이퍼를 제조하는 방법이 제공되는데, 그 개량점은, 상호 접속층의 스퍼터링 이전에 그리고 스핀-온 글래스 층의 인가 이후에, 스핀-온 글래스 층으로 부터 불필요한 분자들을 탈착시키기 위해, 후속 스퍼터링 단계 중에 웨이퍼가 영향을 받는 온도 보다 최소한 25℃가 높고 400℃ 내지 500℃ 사이의 온도에서 이온 및/또는 전자 및/또는 광자로 최소한 부분적 진공 상태에서 충돌되는 방식으로 강한 글로우 방전에 웨이퍼가 노출되는 것이다.
본 발명은 또한, 불필요한 휘발 성분을 함유하는 유전층을 포함하는 다층 반도체 웨이퍼를 제조하는 방법에 있어서, 스핀-온 글래스 층으로 부터 불필요한 분자들을 탈착시키기 위해, 후속 스퍼터링 단계 중에 웨이퍼가 영향을 받는 온도 보다 최소한 25℃가 높고 400℃ 내지 550℃ 사이의 온도에서 이온 및/또는 전자 및/또는 광자로 적어도 부분적 진공 상태에서 충돌되는 방식으로 강한 글로우 방전에 웨이퍼가 노출되는 개량점을 제공한다.
본 발명에 따른 방법은 제어된 고온 및 글로우 방전 크리닝을 동시에 이용함으로써 화학적으로 흡수된 분자들과 마찬가지로 흡착된, 즉 물리적으로 흡수된 분자들의 인-시투 탈착을 가능케한다. 이러한 인-시투 탈착은 스퍼터링 시스템, 로드-록, 또는 클러스터 툴의 제공된 챔버 내에서 실행될 수 있다. 게다가, 달성된 공정, 이의 생산물 및 완성된 디바이스의 신뢰도는 웨이퍼 기술에 그다지 중요하지 않다. 이러한 공정은 작은 기하학적 분야에서도 비아 포이즈닝 문제를 해결할 수 있다.
글로우 방전은 웨이퍼 부근의 방전이 강화되고, 전자, 양성자 이온의 밀도가 최대가 되는 자계 내에서 쉽게 발생한다.
양호하게, 단일 웨이퍼 스퍼터링 장비는 합금 및 화합물을 함유하는 Ti 및 W와 마찬가지로, 높은 효율, 높은 균일성 및 정확하게 제어된 고온 그리고 알루미늄 합금의 높은 바이어스 금속화를 보장하는 데 사용된다. 또한, 단일 웨이퍼 스퍼터링 장비에서 제2 레벨의 상호 접속 물질 인-시투의 피착 전에, 흡착되고 물리적으로 흡수되며 화학적으로 흡수된 수증기, 에틸 알콜 및 이의 분해 부산물을 SOG로부터 탈착시킬 필요성이 있다. 수증기, 에틸 알콜 및 이의 분해 부산물의 인-시투 탈착은 웨이퍼 온도를 정확하게 제어하기 위해서 단일 웨이퍼 고온 플레이트를 사용하여 실행된다. 수증기, 에틸 알콜 및 이의 분해 부산물의 탈착은 고성능 및 고밀도 다층 금속화 CMOS 디바이스들의 상호 접속을 위한 비에칭-백 스핀-온 글래스 공정의 생산 호환 효율을 유지하기 위해서 신속하게 실행된다. 아르곤 가압 후면 웨이퍼 고온 플레이트의 사용은 가열 고온 플레이트와 웨이퍼 사이에 더 많은 열 접촉을 제공하여 웨이퍼가 30초 이내에 처크(chuck) 온도에 매우 근접한 온도까지 이르도록 한다. 표면에서 흡수된 수증기와 다른 gas는 상온에서 진공 pump-down중에 쉽게 제거된다.
약 150℃에서의 진공 가열은 수증기(H2O) 및 에틸 알콜(CH3CH2OH)와 같은 극성 분자와 마찬가지로, 질소(N2), 산소(O2) 및 이산화탄소(CO2)와 같은 물리적으로 흡수된 비-극성 기체들을 신속하게 제거시키기에 충분하다.
2중 실라놀 쌍(·SiOH-HOSi)으로 화학적으로 흡수된 수증기 및 에톡시 실라놀 쌍(·SiOCH2CH3-HOSi)으로 화학적으로 흡수된 에틸 알콜을 탈착시키기 위하여 약 400℃가 넘는 온도에서 진공가열하는 것이 필요하다. 인접한 실라놀(·SiOH), 에톡시(·SiOCH2CH3) 또는 -POH기 간에 축합이 일어남에 따라 잔류 기(residual groups) 간의 통계적 거리가 증가하고, 그 온도에서의 수증기(H2O) 및 에틸 알콜(CH3CH2OH), 및 그 분해 부산물의 탈착 속도가 무시될 수 있게 된다.
그 온도에서 수증기, 에틸 알콜 및 그 분해 부산물의 탈착 속도가 무시할 수 있게 되기까지 약 3분의 탈착 시간이면 충분하다. 가열 온도가 높아지면 통계적으로 먼·SiOCH2CH3,·POH 또는·SiOH 기의 중첩이 더욱 길어지고 더욱 효과적인 축합이 일어나게 하여 수증기, 에틸 알콜 및 분해 부산물의 탈착을 증대시킨다. 그리하여 높아진 온도에서 수증기, 에틸 알콜 및 분해 부산물의 탈착 속도가 증가하다 나중에는 감소한다.
만약 새로운 온도가 충분히 높으면, 가용 -SiOCH2CH3, -POH 및 -SiOH기의 전부는 아니더라도 그 대부분의 축합이 일어나고, SOG 필름은 수증기, 에틸 알콜 및 분해 부산물이 없는 상태가 된다.
탈착 온도와 상관없이, 이 온도는 금속화 공정 중에 웨이퍼의 표면이 노출되는 최고 금속화 온도 보다 25℃ 이상 높아야 한다. 웨이퍼 탈착 온도는 힐록(hillock) 성장, 접합 스파이킹(spiking), 및 필름 균열 문제를 최소화시키 위하여 550℃를 초과하여서는 안된다. 이 기술은 상호 접속 재료의 산화 및 접촉 비저항을 감소시키는 개선된 비아 탈착 능률로 인하여 비아 크기를 감소시킴으로써 다중 층 상호 접속 장치의 다이(die) 치수를 감소시킬 수 있다. 이 기술은 또한 보다 양호한 수율 및 신뢰도를 가진 다중 층 상호 접속 CMOS 장치를 제조하는 것을 가능하게 하고, 제조 공정 간의 지연을 정확히 제어하거나 부분적으로 처리된 장치의 저장을 위하여 잘 제어된 건조 박스를 사용할 것을 요구하지 않으며, 공정 제한 요건을 완화함으로써 공정의 흐름을 개선한다.
본 발명을 이하에서 첨부한 도면을 참조하여 실시예를 들어 보다 상세히 설명할 것이다.
제1도는 상이한 탈착 온도에 대하여 탈착 속도를 활성화 에너지, 탈착 온도 및 시간의 함수로 나타낸 그래프.
제2도는 100 nm PSG/600 nm SOG/Si 구조의 원소 조성의 탄성 리코일 검출 분석을 도시하는 도면.
제3도는 본 발명에 따른 방법을 수행하는 장치의 개략도.
최대 탈착이 발생하는 결합에너지(Ea)와 온도(Tm) 간의 관계는 다음 식으로 주어진다.
여기에서, k는 볼츠만 상수기고, α는 속도 상수(=1011s-1)이며, β는 시료 온도의 변화율이다.
만일, 탈착 온도가 어떤 평형 탈착 온도(T1)까지 빠르게 상승하면, 이 평형 온도에 도달한 후 임의 시간에서의 이미 계산된 활성화 에너지(Ea)의 탈착 메카니즘과 연관된 동적 탈착률[R(t)]를 평가하는 것이 가능하다.
이때, Ro는 이 평형 온도에 도달한 직후의 탈착 속도이다.
진공 중의 웨이퍼의 온도가 특정한 비율로 상승하면, 다양한 기체상의 시료의 분압을 웨이퍼 온도에 대한 함수로서 측정함으로써 열 자극된 탈착을 정량화할 수 있다. 탈착 첨두치는 온도 Tp1, Tp2, ...., 및 Tpn에서 관측된다. 이 방정식을 사용하여 이 시료들의 탈착에 관련된 활성화 에너지 Eal, Ea2, ..., 및 Ean을 계산할 수 있다.
이러한 활성화 에너지들이 알려지면, 방정식(2)를 사용하여 다양한 평형 탈착 온도 및 활성화 에너지에 대하여 탈착 속도 대 시간의 그래프를 작성할 수 있다.
물리적 뿐만 아니라 화학적으로 흡수된 기체들을 금속화되기 이전의 단일 웨이퍼로 부터 고도의 능률로 탈착시키기 위하여 3분 정도의 짧은 탈착 시간을 사용하는 것이 바람직하다. 또한, 탈착 시간을 200초 정도로 제한하고 그 시간 동안에 탈착 속도를 평가하는 것이 필요하다.
이러한 탈착 속도는 시간 0에서 평형 탈착 온도에 도달한 직후 얻어지는 초기 탈착 속도에 의하여 정규화(normalized) 될 수 있다.
탈착 속도는 본질상 지수 함수형이기 때문에, 이러한 감소하는 탈착 속도는 반로그(semi-logarithmic) 눈금에서 직선으로 나타난다.
제1도의 그래프를 작성하기 위하여 99,99 %의 완전한 탈착을 나타내는 4차례의 1/10 감소가 사용되었다. 이 그래프의 예에서 160, 450, 500 및 550℃의 탈착 온도가 사용되었다.
무기물 스핀-온 글래스가 진공 중에서 고온에 노출될 때 글래스로부터 물리적 및 화학적으로 탈착되는 다양한 기체의 종류는 질소(N2), 산소(02), 수소(H2), 이산화탄소(CO2), 일산화탄소(CO), 수증기(H2O), 에틸 알콜(CH3CH2OH), 및 에틸렌(C2H4), 등이 있다.
질소(N2)는 구멍 내에 물리적으로 흡수된 대기 질소로 부터 발생한다. 산소(O2)는 대기 노출 및 실리콘-실리콘 결합을 형성시키는 비정상 실라놀-실라놀 축합으로 부터 발생한다. 이 축합 과정에서 수소(H2)도 역시 발생한다. 수소 (H2)는 대기 노출 및 실리콘-산소-산소-실리콘 결합을 형성시키는 비정상 실라놀-실라놀 축합으로 부터 발생한다. 수소는 또한 실리콘-실리콘 결합을 형성시키는 비정상 실라놀-실라놀 축합 과정 중에서도 발생한다. 이 경우에 산소(O2)도 역시 발생한다. 이산화탄소 및 일산화탄소는 대기 물질에의 노출 및 잔류 용매, 에틸 알콜, 또는 에틸렌의 산화에 의하여 발생한다. 이 경우에, 수증기도 또한 형성된다. 수증기(H2O)는 대기 노출, 실라놀-실라놀 축합, 또는 에틸렌을 또한 형성하는 에틸알콜의 열 탈착으로 부터 발생한다. 수증기는 또한 에틸 알콜 또는 에틸렌 등의 잔류 용매의 산화로 부터 발생한다.
그 경우에, 이산화탄소 및 일산화탄소도 역시 형성된다. 에틸 알콜(CH3CH2OH)은 구멍 내에 물리적으로 흡수된 잔류 용액인 SOG 용액 자체로부터, 또는 에톡시-실라놀 축합으로부터 발생한다. 에틸렌(C2H4)는 에틸 알콜의 열 탈착으로부터 발생한다. 수증기 역시 이 탈착 과정의 부산물로서 형성된다.
각각의 상기 기체 형성 및 탈착 메카니즘은 활성화 에너지에 의하여 특성화된다. 이러한 활성화 에너지들이 평가된다. 물리적으로 흡수된 질소(N2), 산소(O2), 수소(H2), 이산화탄소(CO2), 에틸렌(C2H) 등의 비극성 분자 및 일산화탄소(CO) 등의 매우 약한 극성을 가지는 분자들의 탈착을 위한 활성화에너지는 매우 낮다. 왜냐하면 이러한 분자들은 반 데어 발스력에 의하여만 SOG 표면과 상호작용하기 때문이다. 그러한 경우에, 탈착 활성화 에너지는 약 0.10 eV 미만이다.
그러한 비극성 분자들을 SOG의 구멍을 통하여 표면까지 열 확산시켜서 물리적으로 흡수된 작은 직경의 비극성 분자 등을 탈착시키기 위하여 될요한 활성화에너지는 또한 매우 낮은데, 이는 이러한 분자들이 SOG 구멍과 낮은 에너지의 반데어발스력에 의하여 상호 작용하고, 그들의 평균 직경이 2-3 nm로 알려진 전형적인 구멍의 직경보다 훨씬 작기 때문이다. 그 경우에 탈착 활성화 에너지는 약 0.25 eV보다 작다.
물리적으로 흡수된 수증기(H2O)의 탈착에 필요한 활성화 에너지는 비극성 분자의 탈착에 필요한 활성화 에너지보다 높은데, 이는 극성 분자가 반데어 발스력보다 강한 2중 극자-2중 극자 상호 작용에 의하여 SOG 표면에 결합할 수 있기 때문이다.
SOG 표면으로 부터 열 탈착시키기 위한 활성화 에너지는 SOG의 구멍을 통하여 표면까지 열 확산시켜 물리적으로 흡수된 수증기를 탈착시키기 위한 활성화 에너지보다 작아야 한다. 이 확산은 비극성 분자들의 확산보다 더욱 어려운데, 이는 수증기 분자가 극성이며 2중 구자-2중 극자 상호 작용에 의하여 SOG 구멍과 결합할 수 있기 때문이다.
무기물 스핀-온 글래스 내에서 수증기 확산에 필요한 에너지는 문헌에 따르면 약 0.50 eV이다. 수증기보다 더욱 휘발성이 크기 때문에, 물리적으로 흡수된 에틸 알콜(CH3CH2OH)의 탈착을 위한 활성화 에너지는 수증기의 활성화 에너지보다 작고, 0.30 eV를 초과하지 않을 것으로 예상된다.
SOG 구멍을 통하여 그 표면에 까지 극성 에틸 알콜을 열 확산시켜 물리적으로 흡수된 에틸 알콜을 탈착시키기 위한 활성화 에너지는 수증기의 경우보다 높은데, 이는 에틸 알콜의 분자가 물의 분자보다 훨씬 커서 미세한 구멍을 통하여 확산되는 것이 더욱 어렵기 때문이다. 탈착 첨두치가 약 135℃에 위치하고, 온도 상승이 약 55℃/분인 경우에 방정식(1)에 따르면 활성화 에너지는 약 1.07 eV가 된다.
물리적으로 흡수된 에틸 알콜(CH3CH2OH)의 열 분해에 의하여 생성된 에틸렌(C2H4)의 탈착에 관련된 활성화 에너지는 에틸 알콜로부터의 에틸렌의 표준 발생열(8Hf°)의 계산에 의하여 얻어진다.
CH3CH2OH → C2H4+ H2O ; δHf° = -0,48 eV
에틸 알콜은 상대적으로 낮은 온도에서 열 분해되고, 동시에 발생하는 수증기 및 에틸렌을 검출함으로써 그 존재를 검출할 수 있다. 질량 분석법에 의하여 스핀-온 글래스내의 수증기 및 에틸렌의 동시적 형성을 입증할 수 있다. 에틸렌의 존재는 보고된 균열 패턴을 다음의 표와 비교하여 확인될 수 있다.
각각 HO, CO 및 CO로 확인된 질량수 18, 28 및 44의 보고된 분자들은 사실상 HO, CH및 CHCHOH의 균열 패턴이다.
약 25℃의 탈착 첨두는 표면에 흡수된 에틸 알콜의 열 탈착을 나타내며, 135℃의 첨두는 미세 구멍의 네트워크를 통한 체적 확산에 의하여 이루어지는 물리적으로 흡수된 에틸 알콜의 열 탈착을 나타낸다.
에톡시기 및 실라놀기의 축합에 의하여 생성된 에틸 알콜(CHCHOH)의 탈착에 관련된 활성화 에너지가 평가될 수 있다.
탈착 첨두치가 약 360℃에 위치하고, 온도 상승률이 약 55℃/분이면, 방정식(1)에 의하여 활성화 에너지는 약 1.68 eV가 된다. 물론 형성된 에틸 알콜은 그 온도에서 쉽게 분해되어 에틸렌 및 수증기를 형성하는데, 이는 360℃에 수증기 및 에틸렌의 첨두치가 동시에 존재하는 것을 통하여 알 수 있다.
후자의 경우에, 에틸 알콜은 SOG 네트워크에·SiOH-HOCH2CH3쌍으로 화학적으로 결합한다.
이러한·SiOEt 기는 상대적으로 쉽게 분리된다.
그럼에도 불구하고 다른 결합 순서에 의하여 SOG 네트워크에 에틸 알콜을 화학적으로 흡수 시킬 수 있다.
·SiOCH2CH2OH기 및 실라놀기의 축합에 의하여 발생하는 에틸 알콜(CH2CH2OH)의 탈착에 관련된 활성화 에너지가 평가될 수 있다.
탈착 첨두치가 약 ,480℃에 위치하고, 온도 상승율이 약 55℃/분이면, 방정식(1)에 의하여 활성화 에너지는 약 2.00 eV가 된다. 형성된 에틸 알콜 분자는 그 온도에서 쉽게 분해되어 에틸렌 및 수증기를 형성하는데 이는 480℃에 수증기 및 에틸렌의 첨두치가 동시에 존재함을 통하여 알 수 있다.
수증기, 에틸 알콜, 에틸렌, 및 기타 SOG 용액의 용매와 SOG 다공 네트워크간의 다른 화학 결합 순서도 가능하다.
화학적으로 흡수된 휘발성 기체 및 그 분해 부산물을 탈착시키기 위하여 2.00eV를 초과하는 활성화 에너지를 사용하는 것이 가능하다.
매우 고온에서의·SiOP 결합의 파괴로 인하여 오산화인을 SiO2격자로 부터 분리시키는 것도 역시 가능하다. 오산화인은 상대적으로 낮은 온도에서 휘발성이 매우 강하기 때문에 탈착이 방생한다.
상술한 설명은, 물리적 또는 화학적으로 흡수된 휘발성 기체의 대부분의 탈착이 그 활성화 에너지가 약 2.30 eV 보다 낮기 때문에 훨씬 낮은 온도에서 발생할 수 있음을 보여준다.
600 nm 두께의 인으로 도프된 순수한 무기물 스핀-온 글래스인 아큐글래스(ACCUGLASS) P-062A가 실리콘 웨이퍼 상에 피복되어 425℃를 초과하지 않는 온도로 큐어되고, 다공성의 SOG에 의한 수증기 및 다른 대기의 재흡수를 방지하는 100 nm 두께의 조밀한 포스포실리케이트 (PSG) LPCVD 필름에 의해 보호된다. 이필름의 구조는 수소 및 탄소와 같은 가벼운 원소에 대해 매우 민감한 핵 기술 -탄성 리코일 검출(ERD; Elastic Recoil Detection)에 의해 분석된다. 이들 원소에 대한 감도는 약 0.1%이다. 아래 표에 분석 결과가 적혀 있다.
이 실험은 SOG 필름의 수소 내용물이 PSG 필름의 수소 내용물 보다 낮으며, SOG 필름의 탄소 내용물이 검출 한계보다 작다는 것을 보여준다.
이 실험은 또한 흡수된 대부분의 휘발성 기체가 425℃에서의 열처리에 의해 제거됨을 확인시켜주고 SOG 큐어 사이클이 최적화되어 있음을 보여준다. 원소 프로필은 제2도에 주어진다. 물리적으로 흡수되어 약 135℃ 이하의 온도에서 열처리에 의해 제거된 수증기 및 에틸 알콜은 스펀 SOG 필름의 약 12 중량%로 간주된다. 화학적으로 흡수되어 450℃ 이하의 온도에서 열처리에 의해 제거된 에틸 알콜은 약 13 중량%로 간주된다.
계류중인 본 출원인에 의한 캐나다 특허 출원 제2, 009, 518호에 에틸 알콜과 같이 반도체 디바이스의 제조에 사용되는 유전체를 평활하게 하는 SOG 필름을 형성하는 각각의 연속 박막 필름 사이에 화학적으로, 결합된 용매의 제거를 가능하게 하는 인-라인 350℃ 고온 플레이트의 사용이 기술되어 있다. 이것은 깊은 계곡의 저부에 휘발성 기체의 과도한 축적을 방지하여 더 효율적으로 제거될 수 있게 한다.
이는 에틸 알콜 및 에틸렌과 같은 휘발성 유기물의 제거를 완성시키며, 약 425℃를 초과하는 온도에서 유기물의 상당한 배출(evacuation)을 보여주는 종래 기술(R. A. M. Wolters저 PROC. VMIC, 1990, pp.447-449 참조)을 부정한다.
큐어하에서의 SOG 필름 내의 유기물의 축적 및 고온(≥425℃)에서의 수증기 및 유기물의 동력은 각각의 연속 SOG 코팅 사이의 고온(350℃)의 인-라인 고온 플레이트의 존재에 의해 영향을 받는다.
표준 [TAZMO] SOG 프로세서는 250℃의 인-라인 고온 플레이트를 사용하고 유기 잔여물을 완전히 제거하기 위해서는 480℃만큼의 높은 온도가 요구되기 때문에, 표준 SOG는 흡수된 유기물의 당량 탈착(equivalent desorption)을 확실히 하기 위해 약 475℃만큼 높은 온도를 요구한다.
그러므로, 이러한 더 높은 온도의 인-라인 고온 플레이트를 사용하지 않으면, 흡수된 유기물을 완전히 탈착시키기 위해 더 높은 탈착 온도가 요구된다.
1991년 5월 19일자로 제출된, 계류중인 캐나다 특허 제2, 017, 719호에 기술된 바와 같이, 이러한 열 처리 방법이 웨이퍼 온도 상승에 대한 빠른 반응을 가능하게 하기 때문에, 웨이퍼 후면에 아르곤이 가압된 고온 플레이트를 사용하면 스핀-온 글래스와 같이 다공의 유전체로 부터 수증기를 원상태 대로 매우 효율적으로 탈착시킬 수 있고 금속 탈착을 개선시킬 수 있다. 완전한 탈착 및 높은 효율(throughput)을 동시에 만족시키는 최대 허용 시간은 약 200초이다.
제1도의 그래프는 약 2.30 eV를 초과하는 활성 에너지를 요구하는 탈착은 웨이퍼 온도가 이 필수적인 원상태로의 탈착 단계 동안 약 550℃ 이하로 제한된다면, 그 기간 내에 완성될 수 없음을 보여준다.
인-라인 큐어 시퀀스가 최적화되면 대부분의 휘발성 물질의 탈착은 실제적으로 425℃ 이하에서 일어날 수 있고, 정상 사용시보다 더 높은 온도의 인-라인 고온 플레이트를 사용할 수 있다.
웨이퍼 온도가 탈착 온도를 초과하는 온도까지 상승된다면 휘발성 물질은 다공의 유전체로부터 탈착한다. 이것은 더 높은 활성 에너지를 갖는 소정의 축합 및 분해 메카니즘이 임의의 온도에서의 휘발체의 완전한 제거를 방해하기 때문이다.
더 높은 온도의 탈착의 예는 활성화된(energetic)·SiOP 결합이 끊어지면 발생하는 비휘발성 SiO및 높은 수중기압의 PO에 대한 포스포실리케이트 글래스(PSG)의 열 분해이다.
다른 예는 상당히 떨어져 있는 실라놀(SiOH) 및 에톡시(SiOCH) 기의 단순한 축합이다.
3번째 예는 다량의 잔여 휘발성 분자의 제거이다. 이것은 열분해에 외해서는 표면까지 쉽게 확산해가는 보다 작은 분자들을 형성하기에는 곤란할 만큼의 과도한 온도를 필요로하는 극히 작은 SOG mircro-pores를 통한 방법이다.
열 분해 또는 축합 메카니즘에 의한 이들 분자들의 탈착은 약 550℃ 이하의 온도에서는 완전하게 발생하지 않기 때문에 약 2.30 eV를 초과하는 활성 에너지에의해 특성화된다.
이들 분자의 탈착은 물질이 고온(그러나 여전히 550℃ 이하) 에서 글로우 방전에 노출되면 발생하는데, 이는 이러한 이온화 방전이 2.30 eV를 초과하는 에너지를 갖는 이온, 광자 및 전자의 원천이기 때문이다.
스퍼터 금속화는 마그네트론을 사용하여 또는 없이 DC, RF를 사용하므로, 유도된 플라즈마가 상호접속 물질을 공급하는 음극을 부식시키며, 글로우 방전으로 유도된 휘발체의 탈착은 초기 몇초 이내에 발생하는 상호접속 물질의 접촉면의 오염으로 인해 매우 심각한 비아 포이즈닝 문제를 발생시킬 수 있는 잠재적인 문제가 있다.
아르곤 플라즈마를 사용하는 스퍼터 에칭 단계에 노출된 스핀-온 글래스의 탈착 생성물으로서 메탄(CH)을 검출할 수 있다. 이 분자는 플라즈마에 노출되지 않고는 검출되지 않는다. 또한 수증기 탈착 속도가 글로우 방전 노출에 의해 영향을 받는다.
이러한 효과를 보여주기 위해, 다수 챔버의 스퍼터링 장비의 에칭 챔버 내에서 냉각(실온) 아르곤 스퍼터 에칭 단계를 위한 스퍼터링 장비로 웨이퍼를 로딩하기 전에, 60분의 이탈 상태(ex-situ) 450℃ N분위기에서의 기체 제거 단계가 독립적인 배치형 장치에서 수행되었다.
그 다음 웨이퍼는 스퍼터링 장비로부터 제거되고, 탈착 기체들의 중량 스펙트로메트리 검출을 위해 잔여 기체 분석기 (residual gas analyzer, RGA)에 접속된 독립적인 저압 화학 증착 (LPCVD) 장치 내에 배치된다.
아르곤 방전의 고 에너지의 이온, 광자 또는 전자는 SOG 네트워크에 화학적으로 결합되었거나, 단지 SOG의 아주 작은 미세 구멍들에 포획(trapped)되어 있는 큰 유기 분자의 분해로부터 메탄올을 형성시킨다. 분해 메카니즘의 활성 에너지는 너무 높아서 450℃ 60분 내에 완전히 제거되지 못한다. 제1도의 그래프에 따르면, 이 활성 에너지는 2.07 eV 보다 너무 크다.
2개의 주요 상호접속 물질 피착 기술은 다음과 같다.
1) 알루미늄 합금, 내화 금속 및 화합물의 스퍼터링, 및
2) 텅스텐, 티타늄 질화물(titanium nitride), 알루미늄 합금 또는 다른 화합물의 증착.
상기 2가지의 피착 방법은 모두 금속화 공정 중에 글로우 방전 및 상대적으로 고온 (250 내지 500℃)의 웨이퍼를 사용하며, 조밀하게 흡수된 휘발성 생성물의 피착이 발생하여 상호접속 물질과 상호접속이 이루어지는 표면 사이의 계면에 오염을 일으킨다.
이 문제는 일반적으로 작은 크기의 비아 상에 높은 고유 비아 접촉 저항 문제를 발생시킨다. 이 문제는 특히 비에칭-백 스핀-온 글래스 공정이 사용될 때 중요한데, 이는 글로우 방전에 노출된 이들 무기물 또는 준-무기물이 상당히 다공질이고 큰 유기 용매 분자를 포함하는 화학 용액으로부터 형성되기 때문이다.
이 문제는 또한 이들 비아의 직경이 감소되고 금속화 비아 단계 수렴을 위해 고온의 금속화 처리가 사용됨에 따라 문제의 중요성이 증가한다.
글로우 방전 노출 동안 매우 다양한 포착하기 어려운 고 에너지의 탈착 메카니즘이 결과적으로 발생할 수 있다. 이들 탈착 물질은 계면을 오염시킬 수 있으며 스퍼터링에 의한 금속화의 초기 몇초 동안의 상호접속 물질의 산화 또는 오염으로 인한 고유 비아 접촉 저항 문제를 일으킬 수 있다.
이러한 탈착이 금속화 과정의 개시 전에 발생하도록 하는 것이 필요하다. 약 550℃를 초과한 온도에서의 열 탈착만으로 상술한 바가 적절히 보장되는 것은 아니며, 웨이퍼의 RF 바이어스가 있거나 없이 동시적으로 글로우 방전에 노출시키는 것이 또한 필요하다.
금속화 공정 자체에 사용되는 글로우 방전에 웨이퍼가 노출되는 동안 탈착되는, 물리적으로 뿐만 아니라 화학적으로 흡수된 분자의 탈착을 보장하기 위해서는 충분히 높고 제어가능한 온도 및 충분한 세기의 글로우 방전에 대해 웨이퍼를 동시적으로 노출시키는 것을 보장하는 것이 필요하다.
웨이퍼의 온도는,
1) 수증기, 유기물 및 이 표면 준비 단계 중에 형성될 임의의 다른 휘발성 물질들의 화학적 탈착을 확실히 하기 위해 400℃를 초과해야만 하고,
2) 상호접속 물질 탈착 공정 중에 웨이퍼의 표면이 노출될 가장 높은 온도를 최소한 25℃만큼 초과해야 하며,
3) 힐록 성장 (hillock growth), 접합 스파이킹 및 필름 크래킹(cracking) 문제를 최소화하기 위해 550℃를 초과하지 않아야 한다.
글로우 방전은,
1) 웨이퍼가 형성된 이온, 전자 또는 광자로 충돌되는 방식으로 유도되어야만 하고,
2) 탈착 온도에서 무시할 수 있는 정도의 수증기, 유기물 분자 및 임의의 다른 휘발성 물질의 탈착 비를 얻을 만큼 충분히 긴 시간 동안 인가되어야만 하며,
3) DC, RF 또는 마이크로웨이브(ECR) 전원 공급기로부터 유도될 수 있고, 유도적으로 결합될 수 있거나 그의 점화용 전극을 사용할 수 있어야 한다. 그럼에도 구하고 실질적인 이온 충돌을 보장하기 위해 웨이퍼가 음극 또는 바이어스된 전극에 전기적으로 접촉하는 것이 양호하다.
제3도에 도시된 실제 예에서, 클러스터 툴(1)은 독립적인 진공 챔버(2a, 2b, 2c)를 갖추고 있다. 이들 챔버 중의 한 챔버(2a)가 표면 준비에 전용된다. 이것은 다른 독립적인 챔버에 위치한 스퍼터링 타켓들을 오염시키지 않고서 분자를 완전히탈착시키는 것을 보장해 준다.
준비 챔버(2a) 내에서 온도 및 글로우 방전 매개 변수의 매우 정확한 제어를 보장하고, 높은 효율(throughput), 높은 균일성 및 정확하게 제어된 고온 및 알루미늄 합금의 높은 바이어스 금속화, 및 합금 및 화합물을 포함하는 Ti 및 W를 보장하기 위해 단일 웨이퍼 방법이 채택되었다. 웨이퍼(3)은 준비 챔버 내의 후면에 아르곤이 가압된 웨이퍼 고온 플레이트(4) 상에 장착된다. 이것은 고온 플레이트와 웨이퍼 사이의 열 접촉을 더 확실하게 보증한다.
(도시되지 않은) 로봇이 진공하에 웨이퍼(3)을 준비 챔버(2a)로부터 클러스터툴의 독립적인 스퍼터링 진공 챔버(2b)로 전송한다. 이때 진공 상태의 미세 구멍들을 주변 기체로 다시 채워버릴 소지가 있는 주변 공기 혹은 다른 대기압이나 고압 환경에 노출되지 않게 전송한다.
RF 글로우 방전은 양극이 진공 챔버의 접지된 벽에 연결되는 방식으로 접속된 13.56 MHz 전원 공급기(6)으로부터 준비 챔버(2a) 내에 유도된다. 음극은 후면에 아르곤이 가압된 웨이퍼 고온 플레이트(4)를 경유하여 웨이퍼에 접속된다.
준비 챔버(2a)내의 영구 자석(7)의 평면 어레이는 웨이퍼 근처에서 글로우 방전을 강화시키고 그의 전자, 광자 및 이온 밀도를 최대로 하는 한정 자계를 생성한다.
후면 아르곤 압력은 준비 챔버 내의 고온 플레이트와 웨이퍼 사이에 효율적인 열 전달을 제공하기 위해 0.27 내지 27 dyn cm 로 조정된다. 탈착 온도 상승 시간은 60초 이하이다. 평형 탈착 온도에 대해 최소한 120초의 웨이퍼 노출이 보증되어야 한다.
처크(chuck) 온도는 450℃보다 높지만 준비 챔버 내에더 550℃ 이하이고 클러스터 툴의 임의의 다른 챔버의 다른 처크의 온도를 최소한 25℃만큼 초과 한다.
글로우 방전 동작 압력은 준비 챔버(2a)에서 약 0.13 내지 27 dyn cm 아르곤이다. RF 전력 밀도는 준비 챔버 내의 웨이퍼 상에 배치된 글로우 방전 존에서 약 0.1 내지 1.0 W.cm 이다. 높은 효율(througput)을 보증하기 위해서는 준비 챔버(2a)에서 전체 탈착 시간은 200초 이하이다.
기술된 공정은 내선된 비아 탈착 효율로 인한 비아 크기 감소에 의해 다층 상호접속 장치의 다이 크기를 감소시키는데, 이는 상호접속 물질의 산화 및 고유 접촉 저항을 감소시킨다. 또한, 생산성이 좋아진 제조 공정 및 더 신뢰성 있는 다층 상호접속 CMOS 장치를 가능하게 하고, 제조 단계들 사이에서 정확하게 제어되어야 하는 지연의 필요성을 제거한다. 부분적으로 처리된 장치들의 저장을 위한 매우 양호하게 제어된 건조 상자들을 사용하는 것이 더 이상 필요하지 않으며, 제한을 감소시킴으로써 공정 순서가 개선된다.
본 발명이 다공질의 합금의 무기물인 SOG에 응용하기에 적합하지만, 붕소, 비소, 납 또는 무기물의 SOG와 합금된 다른 금속 및 상기 물질의 복합 물질에 있어서, 비합금의 무기물의 SOG에 있어서, -CH, -CH또는 다른 유기 결합물 또는 이들의 조합물을 사용하는 비합금의 준-무기물의 SOG 및 소정의 유기 결합 뿐만 아니라 인, 붕소, 비소, 납 또는 다른 금속을 사용하는 합금의 준-유기물의 SOG에 있어서도 유용하게 사용될 수 있다.
이러한 기술이 무기물 또는 준-무기물 형태의 유전체에 대해 기술되었지만, 금속의 상호접속층 중 제1층 상의 유전체 및 임의의 다른 고온(400℃)의 잔여 유기물 유전체로서의 폴리이미드에도 적용될 수 있다.
본 기술은 또한 500℃ 이하의 온도에서의 다양한 화학 증착: 유전체의 저압 화학증착 (LPCVD), 유전체의 플라즈마 강화 화학 증착 (PECVD), 유전체의 레이저 보조 화학 증착 (LACVD) 뿐만 아니라 유전체의 광 강화 화학 증착 (PHCVD) 에 의해 피착된 다공질의 유전체에도 응용된다.
스퍼터된 상호접속 물질과는 별도로, 본 기술은 상호접속물의 플라즈마 강화 화학 증착, 상호접속물의 레이저 보조 화학 증착, 상호접속물의 광 강화 화학 증착, 상호접속물의 전자 빔 증발 및 상호접속물의 전자 사이크로트론 공명 피착의 상호 접속 물질의 피착을 위해 이온, 전자 또는 광자를 사용하는 다른 피착 기술에도 응용된다.
본 기술은 고온 탈착 및 글로우 방전 점화가 준비 챔버에서 행해지는 클러스터 툴 구성에 제한되지 않고, 상호접속 물질 피착 전에 원상태의 피착 및 글로우 방전 노출이 동시적으로 가능하여, 웨이퍼가 대기 또는 고압의 기체들에 재노출되어 미세 구멍들이 대치 분자로 재충진되는 것을 방지하는 임의의 단일 또는 다수의 챔버 시스템에도 응용될 수 있다.
본 기술이 후면 기체로서 아르곤이 사용되는 경우에 대해 기술되었지만, 열 전달이 기체 자체의 성질보다는 기체 압력의 함수이기 때문에 임의의 다른 불활성 또는 리액티브 기체에 응용될 수도 있다. 기체 혼합물 또한 가능하다.
본 기술이 단일 공정에 대해 기술되었지만, 1개 이상의 웨이퍼를 지원하는 가열 처크(chuck)를 사용하는 것도 가능하다. 이 경우에, 후면 기체는 각각의 개별적인 웨이퍼와 고온 가압판(platen) 사이에 주입되어 균일하고 고속이며 양호하게 제어되는 다층 웨이퍼 탈착을 보증한다.
글로우 방전이 가열 가압판 상에 위치한 웨이퍼 위로 유도된다.

Claims (13)

  1. 스퍼터링 단계를 거치고, 불필요한 휘발 성분을 함유하는 유전층을 포함하는 다층 반도체 웨이퍼 제조 방법에 있어서, 상기 유전층으로 부터 불필요한 분자들을 탈착시키기 위해서, 400℃ 내지 550℃ 범위내에 있고, 후속 스퍼터링 단계 중에 상기 웨이퍼에 가해지는 온도보다 25℃ 이상 높은 온도에서 이온 및/또는 전자 및/또는 광자로 적어도 부분적 진공 상태에서 충돌되는 방식으로 상기 웨이퍼가 강한 글로우 방전에 노출되는 것을 특징으로 하는 다층 반도체 웨이퍼 제조 방법.
  2. 제1항에 있어서, 상기 유전층에 제공되는 상호접촉층 및 스핀-온 글래스 평면화 층을 포함하고, 상호접촉층의 스퍼터링 이전에 그리고 스핀-온 글래스 층의 인가 이후에, 상기 웨이퍼가 상기 강한 글로우 방전에 노출되는 것을 특징으로 하는 다층 반도체 웨이퍼 제조 방법.
  3. 제2항에 있어서, 상기 글로우 방전은 상기 웨이퍼 근처에서 방전을 강화시키고 상기 웨이퍼 표면에서 전자, 광자 및/또는 이온 밀도를 최대가 되도록 분포된 자계 내에서 발생하는 것을 특징으로 하는 다층 반도체 웨이퍼 제조 방법.
  4. 제3항에 있어서, 상기 글로우 방전이 RF 유도되는 것을 특징으로 하는 다층 반도체 웨이퍼 제조 방법.
  5. 제4항에 있어서, 상기 RF 전력 밀도가 0.1 내지 1.0 W. cm-2인 것을 특징으로 하는 다층 반도체 웨이퍼 제조 방법.
  6. 제4항에 있어서, 상기 RF 전력 주파수가 13MHz인 것을 특징으로 하는 다층 반도체 웨이퍼 제조 방법.
  7. 제1항에 있어서, 상기 웨이퍼가 이 웨이퍼에 열을 제공하는 후면 고온 플레이트 상에 배치되고, 상기 글로우 방전이 아르곤 내에서 발생되어, 상기 웨이퍼 후면 압력이 0.27 내기 27 dyn cm-2가 되어 상기 웨이퍼가 상기 고온 플레이트 사이에서 효율적으로 열 전달이 이루어지는 것을 특징으로 하는 다층 반도체 웨이퍼 제조 방법.
  8. 제1항에 있어서, 상기 웨이퍼가 개별 진공 챔버를 갖는 클러스터툴 내에서 제조하고, 상기 글로우 방전 탈착이 전용 준비 챔버 내에서 이루어지며, 탈착 후에 상기 웨이퍼가 진공 상태에서 스퍼터링 챔버로 이송되는 것을 특징으로 하는 다층 반도체 웨이퍼 제조 방법.
  9. 제1항에 있어서, 상기 온도 상승 시간이 평형 탈착 온도에서 120초 이상의 웨이퍼 노출을 보장하도록 60초 미만인 것을 특징으로 하는 다층 반도체 웨이퍼 제조 방법.
  10. 제8항에 있어서, 상기 글로우 방전이 상기 준비 챔버 내에서 0.13내지 27 dyn cm-2의 아르곤 압력하에서 발생하는 것을 특징으로 하는 다층 반도체 웨이퍼 제조 방법.
  11. 제1항에 있어서, 온도 및 글로우 방전 파라메터에 대해 정확한 제어를 가능케 하도록 한번에 한 웨이퍼 만이 글로우 방전 탈착되는 것을 특징으로 하는 다층 반도체 웨이퍼 제조 방법.
  12. 제1항 내지 제10항 중 어느 한 항에 있어서, 상기 전체 탈착 시간이 200초 보다 짧은 것을 특징으로 하는 다층 반도체 웨이퍼 제조 방법.
  13. 제1항에 있어서, 상기 스핀-온 글래스가 인 합금 무기물 스핀-온 글래스인 것을 특징으로 하는 다층 반도체 웨이퍼 제조 방법.
KR1019930701911A 1990-12-20 1991-12-18 글로우 방전 유도 탈착에 의한 비아 포이즈닝의 방지 방법 KR100213692B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CA2,032,763 1990-12-20
CA002032763A CA2032763C (en) 1990-12-20 1990-12-20 Prevention of via poisoning by glow discharge induced desorption
PCT/CA1991/000448 WO1992011653A1 (en) 1990-12-20 1991-12-18 Preventing of via poisoning by glow discharge induced desorption

Publications (2)

Publication Number Publication Date
KR930703696A KR930703696A (ko) 1993-11-30
KR100213692B1 true KR100213692B1 (ko) 1999-08-02

Family

ID=4146700

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930701911A KR100213692B1 (ko) 1990-12-20 1991-12-18 글로우 방전 유도 탈착에 의한 비아 포이즈닝의 방지 방법

Country Status (7)

Country Link
US (1) US5447613A (ko)
EP (1) EP0563113B1 (ko)
JP (1) JP3303041B2 (ko)
KR (1) KR100213692B1 (ko)
CA (1) CA2032763C (ko)
DE (1) DE69107862T2 (ko)
WO (1) WO1992011653A1 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3326974B2 (ja) * 1994-07-28 2002-09-24 ソニー株式会社 多層配線の形成方法および半導体装置の製造方法
US5554567A (en) * 1994-09-01 1996-09-10 Taiwan Semiconductor Manufacturing Company Ltd. Method for improving adhesion to a spin-on-glass
JPH09139358A (ja) * 1995-11-13 1997-05-27 Sony Corp 半導体装置の製造方法
US5849640A (en) * 1996-04-01 1998-12-15 Vanguard International Semiconductor Corporation In-situ SOG etchback and deposition for IMD process
JPH1064908A (ja) * 1996-08-13 1998-03-06 Sony Corp 半導体装置の配線形成方法及びスパッタ装置
KR100258875B1 (ko) * 1998-01-15 2000-06-15 김영환 다층배선용 비아형성방법
US6576547B2 (en) 1998-03-05 2003-06-10 Micron Technology, Inc. Residue-free contact openings and methods for fabricating same
JP3329290B2 (ja) * 1998-11-27 2002-09-30 日本電気株式会社 半導体装置の製造方法
GB9904427D0 (en) * 1999-02-26 1999-04-21 Trikon Holdings Ltd Method treating an insulating layer
US6294458B1 (en) * 2000-01-31 2001-09-25 Motorola, Inc. Semiconductor device adhesive layer structure and process for forming structure
US6340628B1 (en) * 2000-12-12 2002-01-22 Novellus Systems, Inc. Method to deposit SiOCH films with dielectric constant below 3.0
US6656528B2 (en) 2001-11-16 2003-12-02 Dalsa Semiconductor Inc. Method of making specular infrared mirrors for use in optical devices
US20040099283A1 (en) * 2002-11-26 2004-05-27 Axcelis Technologies, Inc. Drying process for low-k dielectric films
US7101754B2 (en) * 2004-06-10 2006-09-05 Dalsa Semiconductor Inc. Titanium silicate films with high dielectric constant
US7551974B2 (en) * 2006-09-15 2009-06-23 Jtekt Corporation Processing method of workpieces using combined processing machines
US8025499B2 (en) * 2008-11-03 2011-09-27 Rohr, Inc. Multi-segment tool and method for composite formation
CN115679291A (zh) * 2021-07-28 2023-02-03 长鑫存储技术有限公司 通过沉积工艺形成薄膜的方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3410774A (en) * 1965-10-23 1968-11-12 Ibm Method and apparatus for reverse sputtering selected electrically exposed areas of a cathodically biased workpiece
US3661747A (en) * 1969-08-11 1972-05-09 Bell Telephone Labor Inc Method for etching thin film materials by direct cathodic back sputtering
DE2709107A1 (de) * 1977-03-02 1978-09-07 Siemens Ag Verfahren zum einebnen mikroskopischer rauhigkeiten in der oberflaeche eines festkoerpersubstrates
US4909314A (en) * 1979-12-21 1990-03-20 Varian Associates, Inc. Apparatus for thermal treatment of a wafer in an evacuated environment
GB2144669B (en) * 1982-12-07 1986-02-26 Standard Telephones Cables Ltd Cleaning electrical contacts
US4722298A (en) * 1986-05-19 1988-02-02 Machine Technology, Inc. Modular processing apparatus for processing semiconductor wafers
US4731293A (en) * 1986-06-20 1988-03-15 American Telephone And Telegraph Company, At&T Bell Laboratories Fabrication of devices using phosphorus glasses
JPS63204726A (ja) * 1987-02-20 1988-08-24 Anelva Corp 真空処理装置
DD267839A1 (de) * 1987-12-09 1989-05-10 Halbleiterwerk Veb Verfahren zur herstellung von epitaxieschichten

Also Published As

Publication number Publication date
DE69107862D1 (de) 1995-04-06
CA2032763A1 (en) 1992-06-21
JP3303041B2 (ja) 2002-07-15
WO1992011653A1 (en) 1992-07-09
JPH06507272A (ja) 1994-08-11
US5447613A (en) 1995-09-05
EP0563113B1 (en) 1995-03-01
KR930703696A (ko) 1993-11-30
CA2032763C (en) 2001-08-21
DE69107862T2 (de) 1995-11-09
EP0563113A1 (en) 1993-10-06

Similar Documents

Publication Publication Date Title
KR100213692B1 (ko) 글로우 방전 유도 탈착에 의한 비아 포이즈닝의 방지 방법
US10068765B2 (en) Multi-step system and method for curing a dielectric film
US6528427B2 (en) Methods for reducing contamination of semiconductor substrates
EP0551306B1 (en) Multi-level interconnection cmos devices with sog
KR101532814B1 (ko) 루테늄 금속캡층을 형성하는 반도체 디바이스 형성 방법
TWI591742B (zh) 藉由監視微量氣體濃度以偵測晶圓電漿處理中之發弧現象
KR101399814B1 (ko) 성막 방법, 전처리 장치 및 처리 시스템
KR100887439B1 (ko) 전자 장치용 기판 및 그 처리 방법
CN101238555B (zh) 层间绝缘膜、布线结构以及它们的制造方法
KR100200167B1 (ko) 보호기능의 습기 저항 캡핑층을 가지는 스핀온 유리층
US5314839A (en) Solid state device fabrication method including a surface treatment step with a neutral particle beam with an energy between 10ev and 100ev
KR20120041641A (ko) 다공성 저 유전 상수 유전체막의 경화 방법
US6773762B1 (en) Plasma treatment method
JP5238615B2 (ja) 半導体装置の製造方法
US7776736B2 (en) Substrate for electronic device capable of suppressing fluorine atoms exposed at the surface of insulating film from reacting with water and method for processing same
Proost et al. Critical role of degassing for hot aluminum filling
US7569498B2 (en) Manufacturing method of semiconductor device
Lim et al. Comparison of in situ and ex situ plasma-treated metalorganic chemical vapor deposition titanium nitride thin films
JP3408311B2 (ja) デジタルエッチング方法及び装置
US20090226695A1 (en) Method for treating a dielectric film with infrared radiation
Serov et al. Damage to OSG low‐k films during IPVD deposition of the Ta barrier layer

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee