KR930703696A - 글로우 방전 유도 탈착에 의한 비아 포이즈닝의 방지 방법 - Google Patents

글로우 방전 유도 탈착에 의한 비아 포이즈닝의 방지 방법

Info

Publication number
KR930703696A
KR930703696A KR1019930701911A KR930701911A KR930703696A KR 930703696 A KR930703696 A KR 930703696A KR 1019930701911 A KR1019930701911 A KR 1019930701911A KR 930701911 A KR930701911 A KR 930701911A KR 930703696 A KR930703696 A KR 930703696A
Authority
KR
South Korea
Prior art keywords
wafer
glow discharge
spin
desorption
temperature
Prior art date
Application number
KR1019930701911A
Other languages
English (en)
Other versions
KR100213692B1 (ko
Inventor
루크 웰레트.
Original Assignee
돈 맥킨타이어
미텔 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 돈 맥킨타이어, 미텔 코포레이션 filed Critical 돈 맥킨타이어
Publication of KR930703696A publication Critical patent/KR930703696A/ko
Application granted granted Critical
Publication of KR100213692B1 publication Critical patent/KR100213692B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

스핀-온 글래스 평면화 층을 포함하는 다층 반도체 웨이퍼 제조 방법이 기재되어 있다. 상호 접속층의 스퍼터링 이전에, 및 스핀-온 글래스 층의 인가 이후에, 400℃ 내지 550℃ 이내에 있고 후속 스퍼터링 단계 중에 웨이퍼가 영향을 받는 온도 보다 25℃ 이상 높은 온도에서 이온 및/또는 전자 및/또는 포톤 등을 갖는 적어도 부분적 진공 상태에서 충돌되는 방식으로 웨이퍼는 강한 글로우 방전에 노출된다. 이런 방식에서, 불필요한 분자들은 스핀-온 글래스 층으로 부터 탈착될 수 있어서 이들은 후속 스퍼터링 단계를 방해하지 않는다.

Description

글로우 방전 유도 탈착에 의한 비아 포이즈닝의 방지 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 상이한 탈착 온도에 대하여 탈착 속도를 활성화 에너지, 탈착 온도 및 시간의 함수로 나타낸 그래프, 제2도는 100nm PSG/600 nm SOG/Si 구조의 원소 조성의 탄성 리코일 검출 분석을 도시하는 도면, 제3도는 본 발명에 따른 방법을 수행하는 장치의 개략도.

Claims (18)

  1. 스핀-온 글래스 평면화 층을 포함하는 다층 반도체 웨이퍼 제조 방법에 있어서, 상호 접속층의 스퍼터링 이전에, 및 스핀-온 글래스 층의 인가 이후에, 상기 스핀-온 글래스 층으로 부터 불필요한 분자들을 탈착시기기 위해서 후속 스퍼터링 단계 중에 웨이퍼가 영향을 받는 온도 보다 25℃ 이상 높고 400℃ 내지 550℃ 사이의 온도에서 이온 및/또는 전자 및/또는 포톤 등을 갖는 적어도 부분적 진공 상태에서 충돌되는 방식으로 웨이퍼는 강한 글로우 방전에 노출되는 것을 특징으로 하는 다층 반도체 웨이퍼 제조 방법.
  2. 제1항에 있어서, 상기 글로우 방전이 상기 웨이퍼 근처의 방전을 강화시키도록 분포된 자계 내에서 발생하여 상기 웨이퍼 표면에서의 전자, 포톤 및/또는 이온밀도를 최대화시키는 것을 특징으로 하는 다층 반도체 웨이퍼 제조 방법.
  3. 제2항에 있어서, 상기 글로우 방전이 RF 유도되는 것을 특징으로 하는 다층 반도체 웨이퍼 제조 방법.
  4. 제3항에 있어서, RF 전력 밀도가 0.1 내지 1.0 W. ㎤-2인 것을 특징으로 하는 다층 반도체 웨이퍼 제조 방법.
  5. 제3항에 있어서, RF 전력 주파수가 13 ㎒인 것을 특징으로 하는 다층 반도체 웨이퍼 제조 방법.
  6. 제1항에 있어서, 상기 웨이퍼가 이곳에 열을 공급하는 후면 고온 플레이트 상에 배치되고 상기 글로우 방전이 아르곤 내에서 발생되어, 상기 웨이퍼 후면 압력이 상기 웨이퍼가 상기 고온 플레이트 사이에 효율적으로 열 전달을 하도록 0.2 내지 20 Torr인 것을 특징으로 하는 다층 반도체 웨이퍼 제조 방법.
  7. 제1항에 있어서, 상기 웨이퍼 제조는 개별 진공 챔버를 갖는 클러스터 룰 내에서 이루어지고, 상기 글로우 방전 탈착은 제공된 준비 챔버 내에서 발생되며, 탈착 후에 상기 웨이퍼가 진공 상태에서 스퍼터링 챔버로 전송하는 것을 특징으로 하는 다층 반도체 웨이퍼 제조 방법.
  8. 제1항에 있어서, 상기 온도 상승 시간이 평형 탈착 온도에서 120초 이상의 웨이퍼 노출을 보장하기 위해 60초 미만인 것을 특징으로 하는 다층 반도체 웨이퍼 제조 방법.
  9. 제7항에 있어서, 상기 글로우 방전이 준비 챔버 내에서 아르곤의 1mTorr 내지 20 mTorr의 압력하에 발생하는 것을 특징으로 하는 다층 반도체 웨이퍼 제조 방법.
  10. 제1항에 있어서, 온도 및 글로우 방전 파라메터에 대한 정확한 제어를 가능케하기 위해서 한번에 한 웨이퍼만이 글로우 방전 탈착에 영향을 받는 것을 특징으로 하는 다층 반도체 웨이퍼 제조 방법.
  11. 제1항 내지 제10항 중 어느 한 항에 있어서, 상기전체 탈착 시간이 200초 미만인 것을 특징으로 하는 다층 반도체 웨이퍼 제조 방법.
  12. 제1항에 있어서, 상기 스핀-온 글래스가 인 합금 무기물 스핀-온 글래스인 것을 특징으로 하는 다층 반도체 웨이퍼 제조 방법.
  13. 제1항에 있어서, 상기 스핀-온 글래스가 인 합금 무기물 스핀-온 글래스인 것을 특징으로 하는 다층 반도체 웨이퍼 제조 방법.
  14. 불필요한 휘발 성분을 함유하는 유전층을 포함하는 다층 반도체 웨이퍼 제조 방법에 있어서, 상기 유전층으로 부터 불필요한 분자들을 제거하기 위해서 후속 스퍼터링 단계 중에 상기 웨이퍼가 영향을 받는 온도보다 25℃ 이상 높고 400℃ 내지 550℃ 사이에 있는 온도에서 이온 및/또는 전자 및/또는 포톤을 갖는 적어도 부분적 진공 상태에서 충돌되는 방식으로 상기 웨이퍼가 강한 글로우 방전에 노출되는 것을 특징으로 하는 다층 반도체 웨이퍼 제조 방법.
  15. 스핀-온 글래스 평면화 층을 포함하는 다층 반도체 웨이퍼 제조 장치에 있어서, 이온 및/또는 전자 및/또는 포톤 등을 갖는 적어도 부분적 진공 상태에서 충돌되는 방식으로 스퍼터링 이전에 웨이퍼를 강한 글로우 방전에 노출시키기 위한수단, 및 상기 스핀-온 글래스 층으로 부터 불필요한 분자들을 탈착시키기 위해서 상기 웨이퍼가 후속 스퍼터링 단계에 영향을 받는 온도 보다 25℃ 이상 높고 400℃ 내지 550℃ 사이에 있는 온도로 상기 글로우 방전 중에 상기 웨이퍼를 가열하기 위한 수단을 포함하는 것을 특징으로 하는 다층 반도체 웨이퍼 제조 장치.
  16. 제15항에 있어서, 상기 웨치퍼 표면 상에서의 전자, 포톤 및/또는 이온 밀도를 최대화시키도록 상기 웨이퍼 근처의 자계를 생성하는 마그네트를 더 포함하는 것을 특징으로 하는 다층 반도체 웨이퍼 제조 방법.
  17. 제15항에 있어서, RF 글로우 방전을 유도하기 위한 RF 전원 장치를 더 포함하는 것을 특징으로 하는 다층 반도체 웨이퍼 제조 방법.
  18. 제15항에 있어서, 하나는 상기 글로우 방전 탈착이 발생하는 제공된 준비 챔버이고 다른 하나는 상기 웨이퍼가 탈착 후의 진공 상태하에서 전송되는 스퍼터링 챔버인 개별 진공 챔버들을 갖는 클러스터 틀을 더 포함하는 것을 특징으로 하는 다층 반도체 웨이퍼 제조 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930701911A 1990-12-20 1991-12-18 글로우 방전 유도 탈착에 의한 비아 포이즈닝의 방지 방법 KR100213692B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CA2,032,763 1990-12-20
CA002032763A CA2032763C (en) 1990-12-20 1990-12-20 Prevention of via poisoning by glow discharge induced desorption
PCT/CA1991/000448 WO1992011653A1 (en) 1990-12-20 1991-12-18 Preventing of via poisoning by glow discharge induced desorption

Publications (2)

Publication Number Publication Date
KR930703696A true KR930703696A (ko) 1993-11-30
KR100213692B1 KR100213692B1 (ko) 1999-08-02

Family

ID=4146700

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930701911A KR100213692B1 (ko) 1990-12-20 1991-12-18 글로우 방전 유도 탈착에 의한 비아 포이즈닝의 방지 방법

Country Status (7)

Country Link
US (1) US5447613A (ko)
EP (1) EP0563113B1 (ko)
JP (1) JP3303041B2 (ko)
KR (1) KR100213692B1 (ko)
CA (1) CA2032763C (ko)
DE (1) DE69107862T2 (ko)
WO (1) WO1992011653A1 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3326974B2 (ja) * 1994-07-28 2002-09-24 ソニー株式会社 多層配線の形成方法および半導体装置の製造方法
US5554567A (en) * 1994-09-01 1996-09-10 Taiwan Semiconductor Manufacturing Company Ltd. Method for improving adhesion to a spin-on-glass
JPH09139358A (ja) * 1995-11-13 1997-05-27 Sony Corp 半導体装置の製造方法
US5849640A (en) * 1996-04-01 1998-12-15 Vanguard International Semiconductor Corporation In-situ SOG etchback and deposition for IMD process
JPH1064908A (ja) * 1996-08-13 1998-03-06 Sony Corp 半導体装置の配線形成方法及びスパッタ装置
KR100258875B1 (ko) * 1998-01-15 2000-06-15 김영환 다층배선용 비아형성방법
US6576547B2 (en) 1998-03-05 2003-06-10 Micron Technology, Inc. Residue-free contact openings and methods for fabricating same
JP3329290B2 (ja) * 1998-11-27 2002-09-30 日本電気株式会社 半導体装置の製造方法
GB9904427D0 (en) 1999-02-26 1999-04-21 Trikon Holdings Ltd Method treating an insulating layer
US6294458B1 (en) * 2000-01-31 2001-09-25 Motorola, Inc. Semiconductor device adhesive layer structure and process for forming structure
US6340628B1 (en) * 2000-12-12 2002-01-22 Novellus Systems, Inc. Method to deposit SiOCH films with dielectric constant below 3.0
US6656528B2 (en) 2001-11-16 2003-12-02 Dalsa Semiconductor Inc. Method of making specular infrared mirrors for use in optical devices
US20040099283A1 (en) * 2002-11-26 2004-05-27 Axcelis Technologies, Inc. Drying process for low-k dielectric films
US7101754B2 (en) * 2004-06-10 2006-09-05 Dalsa Semiconductor Inc. Titanium silicate films with high dielectric constant
US7551974B2 (en) * 2006-09-15 2009-06-23 Jtekt Corporation Processing method of workpieces using combined processing machines
US8025499B2 (en) * 2008-11-03 2011-09-27 Rohr, Inc. Multi-segment tool and method for composite formation
CN115679291A (zh) * 2021-07-28 2023-02-03 长鑫存储技术有限公司 通过沉积工艺形成薄膜的方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3410774A (en) * 1965-10-23 1968-11-12 Ibm Method and apparatus for reverse sputtering selected electrically exposed areas of a cathodically biased workpiece
US3661747A (en) * 1969-08-11 1972-05-09 Bell Telephone Labor Inc Method for etching thin film materials by direct cathodic back sputtering
DE2709107A1 (de) * 1977-03-02 1978-09-07 Siemens Ag Verfahren zum einebnen mikroskopischer rauhigkeiten in der oberflaeche eines festkoerpersubstrates
US4909314A (en) * 1979-12-21 1990-03-20 Varian Associates, Inc. Apparatus for thermal treatment of a wafer in an evacuated environment
GB2144669B (en) * 1982-12-07 1986-02-26 Standard Telephones Cables Ltd Cleaning electrical contacts
US4722298A (en) * 1986-05-19 1988-02-02 Machine Technology, Inc. Modular processing apparatus for processing semiconductor wafers
US4731293A (en) * 1986-06-20 1988-03-15 American Telephone And Telegraph Company, At&T Bell Laboratories Fabrication of devices using phosphorus glasses
JPS63204726A (ja) * 1987-02-20 1988-08-24 Anelva Corp 真空処理装置
DD267839A1 (de) * 1987-12-09 1989-05-10 Halbleiterwerk Veb Verfahren zur herstellung von epitaxieschichten

Also Published As

Publication number Publication date
CA2032763A1 (en) 1992-06-21
EP0563113B1 (en) 1995-03-01
JP3303041B2 (ja) 2002-07-15
CA2032763C (en) 2001-08-21
WO1992011653A1 (en) 1992-07-09
KR100213692B1 (ko) 1999-08-02
DE69107862D1 (de) 1995-04-06
US5447613A (en) 1995-09-05
DE69107862T2 (de) 1995-11-09
JPH06507272A (ja) 1994-08-11
EP0563113A1 (en) 1993-10-06

Similar Documents

Publication Publication Date Title
KR930703696A (ko) 글로우 방전 유도 탈착에 의한 비아 포이즈닝의 방지 방법
US7507667B2 (en) Selective heating using flash anneal
US5135634A (en) Apparatus for depositing a thin layer of sputtered atoms on a member
US5496776A (en) Spin-on-glass planarization process with ion implantation
KR20010014142A (ko) 바이어스 스퍼터링 방법
US3617463A (en) Apparatus and method for sputter etching
EP0497563A2 (en) Surface processing method using charged or not charged particles and apparatus for carrying out the same
US7323399B2 (en) Clean process for an electron beam source
JPS5730325A (en) Manufacture of amorphous silicon thin film
US6220204B1 (en) Film deposition method for forming copper film
KR0156487B1 (ko) 미세 구리 전도체 패턴을 형성하는 방법
JPH0691035B2 (ja) 低温ドライエツチング方法及びその装置
US3507248A (en) Vacuum evaporation coating apparatus including means for precleaning substrates by ion bombardment
US7790583B2 (en) Clean process for an electron beam source
TWI318416B (en) Electron beam treatment apparatus
JPH08293486A (ja) 真空処理方法及び装置
US5133830A (en) Method of pretreatment and anisotropic dry etching of thin film semiconductors
US6342132B1 (en) Method of controlling gas density in an ionized physical vapor deposition apparatus
JPH08213322A (ja) イオン衝撃増強リフロー
US6767832B1 (en) In situ liner barrier
Oostra et al. Chemical sputtering by ions, electrons and photons
JP2001185508A (ja) 銅の堆積のために形成されたチャンバーを洗浄する方法及びその装置
Matsuo Reactive ion-beam etching and plasma deposition techniques using electron cyclotron resonance plasmas
JPH07263424A (ja) デジタルエッチング方法及び装置
WO1998001898A1 (fr) Appareil de gravure a ions reactifs (rie)

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee