KR100212703B1 - 와이어본딩장치의 loc용 본딩블럭 구조 및 이를 이용한 와이어본딩방법 - Google Patents

와이어본딩장치의 loc용 본딩블럭 구조 및 이를 이용한 와이어본딩방법 Download PDF

Info

Publication number
KR100212703B1
KR100212703B1 KR1019960061357A KR19960061357A KR100212703B1 KR 100212703 B1 KR100212703 B1 KR 100212703B1 KR 1019960061357 A KR1019960061357 A KR 1019960061357A KR 19960061357 A KR19960061357 A KR 19960061357A KR 100212703 B1 KR100212703 B1 KR 100212703B1
Authority
KR
South Korea
Prior art keywords
bonding
block
wire bonding
semiconductor chip
wire
Prior art date
Application number
KR1019960061357A
Other languages
English (en)
Other versions
KR19980043480A (ko
Inventor
문재식
조정순
이형진
손대우
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019960061357A priority Critical patent/KR100212703B1/ko
Publication of KR19980043480A publication Critical patent/KR19980043480A/ko
Application granted granted Critical
Publication of KR100212703B1 publication Critical patent/KR100212703B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/787—Means for aligning
    • H01L2224/78703—Mechanical holding means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 와이어본딩장치의 본딩블럭에 관한 것으로, 더욱 상세하게는 리드프레임에 다이본딩된 반도체칩을 본딩블럭에 진공흡착한 상태에서 와이어본딩을 실시할 수 있도록 한 와이어본딩장치의 LOC용 본딩블럭 구조 및 이를 이용한 와이어본딩방법에 관한 것이다.
따라서, 본 발명의 목적은 각 종류의 반도체칩 패키지에 공통으로 적용하여
반도체칩 패키지의 품종교체시 본딩블럭의 교체를 방지하도록 한 와이어본딩장치의 LOC용 본딩블럭 구조를 제공하는데 있다.
이와 같은 목적을 달성하기 위한 본 발명에 의한 와이어본딩장치의 LOC용 본딩블럭은 본딩블럭의 상부면이 평면으로 형성되고 상기 상부면에 진공홀이 형성되는 구조로 이루어져 있다.
또한, 본 발명에 의한 와이어본딩장치의 LOC용 본딩블럭을 이용한 와이어본딩방법은 다이본딩된 반도체칩을 평면가공된 본딩불럭의 상부면에 진공흡착한 상태에서 와이어본딩한다.
따라서, LOC용 반도체칩 패키지의 품종변경시에도 본딩블럭이 교체없이 계속 사용될 수 있고 윈도우 클램프가 전혀 사용되지 않아 이들 부품의 교체에 따른 시간과 노력의 손실이 방지되어 와이어본딩장치의 가동율이 항상된다.

Description

와이어본딩장치의 LOC용 본딩블럭 구조 및 이를 이용한 와이어본딩방법
본 발명은 와이어본딩장치의 본딩블럭에 관한 것으로, 더욱 상세하게는 리드프레임에 다이본딩된 반도체칩을 본딩블럭에 진공흡착한 상태에서 와이어본딩을 실시할 수 있도록 한 와이어본딩장치의 LOC용 본딩블럭 구조 및 이를 이용한 와이어본딩방법에 관한 것이다.
일반적으로 알려진 바와 같이, 와이어본딩장치는 리드프레임의 다이패드에 다이본딩된 반도체칩을 리드프레임에 전기적 연결하는데 사용된다. 이때, 상기 반도체칩의 본딩패드들과 리드프레임의 내부리드들은 금속 미세선, 예를 들어 금와이어 외에도 알루미늄와이어, 구리와이어에 의해 연결된다. 상기 금속 미세선의 직경으로는 주로 0.7mil이 사용되고 20mil이상 되는 것도 있다. 특수한 경우를 제외하고는 일반 트랜지스터나 집적회로의 경우, 0.7mil, 1.0mil, 1.25mil 등의 금와이어가 사용된다.
와이어본딩에 영향을 주는 요인들중에는 금와이어, 리드프레임, 반도체칩의 본딩패드의 제조상태 등과 같은 원부자재성 요인들과 와이어본딩장치의 본딩조건이 있다. 상기 본딩조건중에서 본딩블럭의 온도, 트랜스듀서의 힘, 초음파 파워가 와이어본딩에 가장 중요한 영향을 주고 있다. 따라서, 와이어본딩장치를 안정적으로 가동시키기 위해서는 설비상태를 자주 변경시키는 것보다 고정적인 상태를 유지하여 주면서 주기적으로 점검해 주는 것이 바람직하다.
도 1은 종래의 와이어본딩장치용 본딩블럭의 구조를 나타낸 사시도이고, 도 2는 종래의 와이어본딩장치용 윈도우 클램프의 구조를 나타낸 사시도이다.
도 1에 도시된 바와 같이, 본딩블럭(10)의 본체(11)의 평면가공된 상부면(12)에 다이본딩된 반도체칩(도시안됨)의 안착을 위한 안착홈(13)이 형성되어 있고, 안착홈(13)의 저면으로부터 본체(11)를 관통하는 진공홀(15)이 일정한 거리를 두고 2개 형성되어 있다. 도 2에 도시된 바와 같이, 윈도우 클램프(20)의 상부면으로부터 본체(21)를 관통하는 윈도우(23)가 형성되어 있다. 윈도우(23)가 안착홈(13)보다 넓게 형성되어 있다.
이와 같이 구성되는 본딩블럭과 윈도우 클램프를 이용한 와이어본딩방법을 도 3을 참조하여 살펴보면 다음과 같다. 도 3은 종래의 본딩블럭과 윈도우 클램프를 이용한 와이어본딩방법을 설명하기 위한 단면도이다.
먼저, 반도체칩(1)이 다이본딩된 리드프레임(3)이 이송장치(도시안됨)에 의해 본딩블럭(10)으로 이송되어 반도체칩(1)이 안착홈(13)의 저면에 놓여진다. 이와 동시에, 리드프레임(3)의 내부리드들이 본딩블럭(10)의 평면가공된 상부면(12)에 걸쳐지게 된다.
이어서, 도 1의 진공홀(15)에 연통된 히터블럭(도시안됨)의 진공라인에 의해 반도체칩(1)이 안착홈(13)의 저면에 안착된다. 여기서, 본딩블럭(10)은 히터블럭(도시안됨)의 상부면에 고정되어 있어 와이어본딩에 적합한 온도로 유지되고 있다.
이후, 윈도우 클램프(20)가 이송수단(도시안됨)에 의해 하향 이송되어 리드프레임(3)의 내부리드들이 윈도우 클램프(20)의 본체(21)에 의해 클램프된다. 이때, 상기 와이어본딩될 영역의 내부리드들이 윈도우(23) 내에 위치하도록 안착홈(13)이 윈도우(23)에 정합된다.
이러한 상태에서 윈도우(23) 내의 반도체칩(1)의 본딩패드들(도시안됨)과 리드프레임(3)의 내부리드들이 도전성 와이어(5), 예를 들어 금 와이어 또는 알루미늄 와이어에 의해 와이어본딩된다. 여기서, 반도체칩(1)의 본딩패드들은 LOC용 반도체칩 패키지를 위해 반도체칩(1)의 상부면 중앙부에 형성되어 있다.
이후, 윈도우 클램프(20)가 다시 위로 이송되고 나서 새로 와이어본딩될 영역의 리드프레임(3)이 본딩블록(10)으로 이송되면서 와이어본딩된 영역의 리드프레임(3)이 본딩블록(10)으로부터 벗어난다. 이와 같은 과정이 반복되면서 와이어본딩공정이 연속적으로 이루어진다.
그런데, 최근에는 반도체칩 패키지의 생산체제가 다품종소량 생산체제로 전환하는 추세에 있으므로 하나의 와이어본딩장치가 동일 종류의 반도체칩패키지의 생산에만 고정적으로 적용되는 것은 설비의 운용측면에서 효율적이지 못하다. 그래서, 하나의 와이어본딩장치가 다른 종류의 반도체칩패키지에도 수시로 적용될 수밖에 없다.
어떠한 종류의 와이어본딩장치도 적용될 반도체칩 패키지의 품종이 변경되는 경우, 각각의 반도체칩 패키지에 해당하는 본딩블럭이 교체되지 않으면 안된다. 이는 본딩블럭의 안착홈이 각각의 반도체칩 패키지에 따라 상이할 뿐 아니라 본딩블럭 자체의 크기도 상이하기 때문이다. 또한, 윈도우 클램프도 본딩블럭에 대응하도록 교체되지 않으면 안된다.
그러므로, 종래의 와이어본딩장치는 다품종소량 생산시 본딩블럭과 윈도우 클램프의 부품교체에 따른 시간이 많이 소요되어 낮은 가동율을 갖고 있다. 또한, 본딩블럭과 윈도우 클램프의 설치 정확도에 따라 와이어본딩공정의 신뢰도가 큰 영향을 받으므로 본딩블럭과 윈도우 클램프의 설치에 많은 시간과 노력을 필요로 한다.
따라서, 본 발명의 목적은 각 종류의 반도체칩 패키지에 공통으로 적용하여
반도체칩 패키지의 품종교체시 본딩블럭의 교체를 방지하도록 한 와이어본딩장치의 LOC용 본딩블럭 구조를 제공하는데 있다.
도 1은 종래의 와이어본딩장치용 본딩블럭의 구조를 나타낸 사시도.
도 2는 종래의 와이어본딩장치용 윈도우 클램프의 구조를 나타낸 사시도.
도 3은 종래의 본딩블럭과 윈도우 클램프를 이용한 와이어본딩방법을 설명하기 위한 단면도.
도 4는 본 발명에 의한 와이어본딩장치의 LOC용 본딩블럭 구조를 나타낸 사시도.
도 5는 도 4의 본딩블럭을 이용한 와이어본딩방법을 설명하기 위한 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 반도체칩 3 : 리드프레임
5 : 와이어 10 : 본딩블럭
11 : 본딩블럭 본체 12 : 본딩블럭 상부면
13 : 안착홈 15 : 진공홀
20 : 윈도우 클램프 21 : 윈도우 클램프 본체
23 : 윈도우 40 : 본딩블럭
41 : 본딩블럭 본체 42 : 본딩블럭 본체 상부면
45 : 진공홀
이와 같은 목적을 달성하기 위한 본 발명에 의한 와이어본딩장치의 LOC용 본딩블럭은 본딩블럭의 상부면이 평면으로 형성되고 상기 상부면에 진공홀이 형성되는 구조로 이루어져 있다.
또한, 본 발명에 의한 와이어본딩장치의 LOC용 본딩블럭을 이용한 와이어본딩방법은 다이본딩된 반도체칩을 평면가공된 본딩불럭의 상부면에 진공흡착한 상태에서 와이어본딩한다.
따라서, LOC용 반도체칩 패키지의 품종변경시에도 본딩블럭이 교체없이 계속 사용될 수 있고 윈도우 클램프가 전혀 사용되지 않아 이들 부품의 교체에 따른 시간과 노력의 손실이 방지되어 와이어본딩장치의 가동율이 항상된다.
이하, 본 발명에 의한 와이어본딩장치의 LOC용 본딩블럭 구조 및 이를 이용한 와이어본딩방법을 첨부된 도면을 참조하여 상세히 설명하기로 한다. 종래의 부분과 동일한 부분에는 동일한 보호를 부여한다.
도 4는 본 발명에 의한 와이어본딩장치의 LOC용 본딩블럭 구조를 나타낸 사시도이다.
도시된 바와 같이, 본딩블럭(40)은 다이본딩된 반도체칩(도시안됨)이 안착될 본체(41)의 상부면(42)이 평면으로 형성되고, 상부면(42)으로부터 본체(41)를 관통하는 진공홀(45)이 일정한 거리를 두고 2개 형성되는 구조로 이루어져 있다.
도 5는 도 4의 본딩블럭을 이용한 와이어본딩방법을 설명하기 위한 단면도이다.
먼저, 반도체칩(1)이 다이본딩된 리드프레임(3)이 이송장치(도시안됨)에 의해 본딩블럭(40)으로 이송되어 반도체칩(1)이 본딩블럭(40)의 평면상태인 상부면(42) 위에 놓여진다. 이때, 리드프레임(3)의 내부리드들은 본딩블럭(40)의 어떠한 부분에도 걸쳐지지 않는다.
이후, 상부면(42)의 진공홀(45)에 연통된 히터블럭(도시안됨)의 진공라인에 의해 반도체칩(1)이 상부면(42)에 안착된다. 여기서, 본딩블럭(40)은 종래와 마찬가지로 히터블럭(도시안됨)의 상부면에 고정되어 있어 와이어본딩에 적합한 온도로 유지되고 있다.
이어서, 리드프레임(3)이 정확하게 안착되었는 지 여부를 판단하기 위해 상기 히터블럭의 진공라인에 설치된 센서(도시안됨)에 의해 상기 진공라인의 진공상태가 감지된다.
이때, 상기 진공상태가 정해진 범위 내에 있지 않으면, 제어부(도시안됨)가 와이어본딩작업의 불량발생을 방지하기 위해 현재 진행중인 작업을 중단시킨다. 물론 제어부가 경보장치(도시안됨)로부터 경보음을 출력시키거나 경보광을 발광시켜 작업자로 하여금 신속히 조치를 취할 수 있도록 한다. 또한, 와이어본딩장치의 모니터(도시안됨)에 경보사항을 디스플레이시킬 수도 있다.
반면에, 상기 진공상태가 정해진 범위 내에 있으면, 통상적인 방법에 의해 반도체칩(1)의 본딩패드와 리드프레임(3)의 내부리드가 와이어(5)로 와이어본딩된다. 여기서, 반도체칩(1)의 상부면 중앙부에 본딩패드들이 형성되어 있다.
이후, 상기 진공라인의 진공상태가 중단되고 공기가 진공홀(45)로 주입되고 나서 리드프레임(3)이 이송수단에 의해 진행방향으로 이송되어 새로 와이어본딩될 영역의 리드프레임(3)이 본딩블록(40)으로 이송되면서 와이어본딩된 영역의 리드프레임(3)이 본딩블록(40)으로부터 벗어난다. 이와 같은 과정이 반복되면서 와이어본딩공정이 연속적으로 이루어진다.
따라서, 현재 가동중인 와이어본딩장치에 다른 종류의 반도체칩 패키지가 적용되는 경우가 발생하더라도 다이본딩된 반도체칩이 본딩블럭의 평면가공된 상부면에 진공흡착되므로 본딩블럭이 교체될 필요가 없다. 또한, 윈도우 클램프를 전혀 사용하지 않아 윈도우 클램프를 교체할 필요가 없다.
이상에서 살펴본 바와 같이, 본 발명은 다이본딩된 반도체칩을 평면가공된 상부면에 진공흡착할 수 있어 반도체칩 패키지의 품종변경에 관계없이 계속 사용될 수 있다.
따라서, 본 발명은 본딩블럭의 교체에 따른 와이어본딩장치의 설비조건 변화를 줄여 와이어본딩공정의 신뢰성을 향상시킨다. 또한, 본딩블럭의 교체에 따른 시간과 노력의 손실을 줄여 와이어본딩장치 가동율을 향상시킬 수 있다.

Claims (5)

  1. 히터블럭 위에 본딩블럭이 고정되고, 다이본딩된 리드프레임이 이송수단에 의해 상기 본딩블럭 위에 놓여져 상기 리드프레임에 다이본딩된 반도체칩이 상기 본딩블럭의 상부면의 안착홈에 안착되고, 상기 리드프레임이 윈도우 클램프에 의해 상기 본딩블럭에 클램핑되는 LOC용 와이어본딩장치에 있어서,
    상기 본딩블럭의 상부면이 평면으로 형성되고, 상기 상부면에 놓여지는 상기 반도체칩을 진공흡착하도록 상기 상부면에 진공홀이 형성되는 것을 특징으로 하는 와이어본딩장치의 LOC용 본딩블럭 구조.
  2. 다이본딩된 리드프레임을 이송수단에 의해 히터블럭에 고정된 본딩블럭으로 이송하여 상기 리드프레임에 해당하는 반도체칩을 상기 본딩블럭의 상부면의 안착홈에 안착시키는 단계와, 상기 안착된 반도체칩을 진공흡착한 후 상기 리드프레임을 윈도우 클램프에 의해 상기 본딩블럭에 클램핑하는 단계와, 상기 클램핑된 리드프레임과 반도체칩을 와이어에 의해 와이어본딩하는 단계를 포함하는 와이어본딩방법에 있어서,
    상기 다이본딩된 리드프레임을 상기 이송수단에 의해 상기 본딩블럭으로 이송하여 상기 리드프레임에 해당하는 반도체칩을 상기 본딩블럭의 평면가공된 상부면에 안착시키는 단계와, 상기 안착된 반도체칩을 진공흡착하는 단계와, 상기 진공흡착된 반도체칩과 리드프레임을 와이어에 의해 와이어본딩하는 단계를 포함하는 것을 특징으로 하는 와이어본딩장치의 LOC용 본딩블럭을 이용한 와이어본딩방법.
  3. 제 2 항에 있어서, 상기 반도체칩을 진공흡착하는 단계는 상기 진공흡착된 반도체칩의 진공상태를 감지하는 단계와, 상기 감지된 진공상태에 따라 경보장치를 구동시키는 단계를 포함하는 것을 특징으로 하는 와이어본딩장치의 LOC용 본딩블럭을 이용한 와이어본딩방법.
  4. 제 3 항에 있어서, 상기 경보장치는 상기 감지된 진공상태의 이상시 이에 해당하는 정보를 와이어본딩장치의 모니터에 디스플레이시키는 것을 특징으로 하는 와이어본딩장치의 LOC용 본딩블럭을 이용한 와이어본딩방법.
  5. 제 3 항에 있어서, 상기 경보장치는 상기 감지된 진공상태의 이상시 이에 해당하는 정보를 경보광 또는 경보음을 출력시키는 것을 특징으로 하는 와이어본딩장치의 LOC용 본딩블럭을 이용한 와이어본딩방법.
KR1019960061357A 1996-12-03 1996-12-03 와이어본딩장치의 loc용 본딩블럭 구조 및 이를 이용한 와이어본딩방법 KR100212703B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960061357A KR100212703B1 (ko) 1996-12-03 1996-12-03 와이어본딩장치의 loc용 본딩블럭 구조 및 이를 이용한 와이어본딩방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960061357A KR100212703B1 (ko) 1996-12-03 1996-12-03 와이어본딩장치의 loc용 본딩블럭 구조 및 이를 이용한 와이어본딩방법

Publications (2)

Publication Number Publication Date
KR19980043480A KR19980043480A (ko) 1998-09-05
KR100212703B1 true KR100212703B1 (ko) 1999-08-02

Family

ID=19485573

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960061357A KR100212703B1 (ko) 1996-12-03 1996-12-03 와이어본딩장치의 loc용 본딩블럭 구조 및 이를 이용한 와이어본딩방법

Country Status (1)

Country Link
KR (1) KR100212703B1 (ko)

Also Published As

Publication number Publication date
KR19980043480A (ko) 1998-09-05

Similar Documents

Publication Publication Date Title
US5638596A (en) Method of employing multi-layer tab tape in semiconductor device assembly by selecting, breaking, downwardly bending and bonding tab tape trace free ends to a ground or power plane
US5847445A (en) Die assemblies using suspended bond wires, carrier substrates and dice having wire suspension structures, and methods of fabricating same
US6247629B1 (en) Wire bond monitoring system for layered packages
US5976964A (en) Method of improving interconnect of semiconductor device by utilizing a flattened ball bond
US6756659B2 (en) Die paddle clamping method for wire bond enhancement
US6334566B1 (en) Device and method for clamping and wire-bonding the leads of a lead frame one set at a time
KR19980034801A (ko) 반도체 패키지 제조 장치
JP5448727B2 (ja) 半導体装置及びその製造方法
JPH0760839B2 (ja) 半導体装置
US6182882B1 (en) Angled transducer-dual head bonder for optimum ultrasonic power application and flexibility for tight pitch leadframe
US5760467A (en) Semiconductor device lead frame having sunk die pad portions
KR100212703B1 (ko) 와이어본딩장치의 loc용 본딩블럭 구조 및 이를 이용한 와이어본딩방법
US5408127A (en) Method of and arrangement for preventing bonding wire shorts with certain integrated circuit components
US6977214B2 (en) Die paddle clamping method for wire bond enhancement
JPH06232196A (ja) 半導体装置
KR100426812B1 (ko) 반도체 성형장치 및 이 장치의 리드 프레임 안착불량감지방법
KR930002033Y1 (ko) 리드 프레임
JP2904194B2 (ja) ワイヤーボンディング装置
US20230275060A1 (en) Leaded semiconductor package with lead mold flash reduction
KR0125862Y1 (ko) 와이어 본더의 리드프레임 고정장치
KR200185996Y1 (ko) 반도체 패키지 제조용 와이어 본딩 장비의 전기방전봉
JPH0621175A (ja) 半導体装置用テストチップ
EP0677873A1 (en) A lead frame and a process for fabricating a packaged device containing the lead frame
JPH02202046A (ja) リードフレームおよびこれを用いた半導体装置の製造方法
KR20020035721A (ko) 비·지·에이 패키지

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19961203

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19961203

Comment text: Request for Examination of Application

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19990315

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19990511

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19990512

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20020410

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20030407

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20040329

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20050407

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20060502

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20070418

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20070418

Start annual number: 9

End annual number: 9

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20090410