KR100209675B1 - Synchronous protecting circuit and method - Google Patents

Synchronous protecting circuit and method Download PDF

Info

Publication number
KR100209675B1
KR100209675B1 KR1019960079285A KR19960079285A KR100209675B1 KR 100209675 B1 KR100209675 B1 KR 100209675B1 KR 1019960079285 A KR1019960079285 A KR 1019960079285A KR 19960079285 A KR19960079285 A KR 19960079285A KR 100209675 B1 KR100209675 B1 KR 100209675B1
Authority
KR
South Korea
Prior art keywords
frame synchronization
pattern
ecc
frame
cnt
Prior art date
Application number
KR1019960079285A
Other languages
Korean (ko)
Other versions
KR19980059938A (en
Inventor
강기원
Original Assignee
구자홍
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자주식회사 filed Critical 구자홍
Priority to KR1019960079285A priority Critical patent/KR100209675B1/en
Publication of KR19980059938A publication Critical patent/KR19980059938A/en
Application granted granted Critical
Publication of KR100209675B1 publication Critical patent/KR100209675B1/en

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1833—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B2220/00—Record carriers by type
    • G11B2220/20—Disc-shaped record carriers
    • G11B2220/25—Disc-shaped record carriers characterised in that the disc is based on a specific recording technology
    • G11B2220/2537—Optical discs
    • G11B2220/2562—DVDs [digital versatile discs]; Digital video discs; MMCDs; HDCDs

Abstract

디지탈 다기능 디스크(DVD)에서의 ECC 프레임 동기 보호 회로 및 방법에 관한 것으로서, 특히 프레임 동기 신호의 패턴과 cnt_flag를 비교하는 동기 신호 비교부와, 상기 프레임 동기 신호의 패턴이 A 패턴이고 cnt_flag가 0이라고 판별되면 ECC 프레임 동기 신호를 발생시키는 ECC 프레임 동기 발생부와, 상기 발생된 ECC 프레임 동기 신호에 의해 리셋되어 카운트를 시작하며 프레임 동기 신호가 빠졌거나 패턴이 잘못되어 있는 경우를 판별하기 위한 카운터와, 상기 카운터의 출력에 따라 ECC 프레임 동기 신호를 강제적으로 발생시키고 cnt_flag 값을 토글시키는 강제 동기 발생부를 포함하여 구성되어, 프레임 동기가 빠지거나 패턴이 틀린 경우 이를 판별하고 판별 결과에 따라 ECC 프레임 동기를 강제로 발생시키고 cnt_flag 값을 정정함으로써, 에러 정정 능력을 높이고, 해당 섹터에서의 데이타 기록 및 재생을 정확하게 수행한다.In particular, the present invention relates to an ECC frame synchronization protection circuit and a method of a digital multi-function disc (DVD), and more particularly to a synchronization signal comparison unit for comparing a pattern of a frame synchronization signal and a cnt_flag, and that the pattern of the frame synchronization signal is an A pattern and cnt_flag is 0. An ECC frame synchronizing generator for generating an ECC frame synchronizing signal, a counter for resetting by the generated ECC frame synchronizing signal to start counting, and a counter for determining if the frame synchronizing signal is missing or the pattern is wrong; Comprising a forced synchronization generator for forcibly generating the ECC frame synchronization signal according to the output of the counter and toggling the cnt_flag value, to determine if the frame synchronization is missing or wrong pattern and to force the ECC frame synchronization according to the determination result Increase the error-correction capability by generating and correcting the cnt_flag value. And it performs exactly the data recording and reproduction in the sector.

Description

동기 보호 회로 및 방법Synchronous Protection Circuits and Methods

본 발명은 디지탈 다기능 디스크(Digital Versatile Disc; DVD)에서의 에러 정정코드(Error Correction Code; ECC) 프레임 동기 보호 회로 및 방법에 관한 것으로서, 특히 프레임 동기가 빠지거나 패턴이 틀린 경우에 ECC 프레임 동기를 복원하거나 정정하는 동기 보호 회로 및 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an error correction code (ECC) frame synchronization protection circuit and method in a digital versatile disc (DVD). In particular, the present invention relates to ECC frame synchronization in a case where frame synchronization is lost or a pattern is wrong. A synchronous protection circuit and method for restoring or correcting.

DVD는 섹터로 이루어지는데, 1섹터는 26 프레임 동기로 이루어지고, ECC 프레임 동기는 2 프레임 동기로 이루어진다.The DVD is made up of sectors, one sector is made up of 26 frames, and the ECC frame is made up of 2 frames.

그리고, 디스크에의 데이타 기록은 블럭 단위로 이루어지는데 1블럭은 ECC 블럭 단위인 16섹터로 이루어진다.The data recording on the disc is made in units of blocks, and one block is made of 16 sectors in units of ECC blocks.

따라서, DVD는 콤팩트 디스크(Compact Disc; CD)와는 달리 프레임 동기, ECC 프레임 동기, 섹터 동기, 블럭 동기가 필요하다.Accordingly, unlike compact discs, DVDs require frame synchronization, ECC frame synchronization, sector synchronization, and block synchronization.

이때, 상기 프레임 동기는 32비트로 이루어지며 하위 22비트는 각 프레임에서 동일한 값을 가지고 있으므로 하위 22비트를 보고 프레임 동기를 갖는다.In this case, the frame synchronization is 32 bits, and since the lower 22 bits have the same value in each frame, the lower 22 bits have frame synchronization.

그리고, 상기 프레임 동기의 상위 10비트는 서로 다른 값을 가지고 있으며, 2프레임마다 ECC 프레임 동기 신호가 있다.The upper 10 bits of the frame sync have different values, and there is an ECC frame sync signal every two frames.

여기서, 설명의 편의를 위하여, ECC 프레임 동기가 있는 프레임의 동기 패턴을 A 패턴이라 하고, ECC 프레임 동기가 없는 프레임의 동기 패턴을 B 패턴이라고 한다.Here, for convenience of description, the synchronization pattern of the frame with ECC frame synchronization is called A pattern, and the synchronization pattern of the frame without ECC frame synchronization is called B pattern.

그리고, cnt_flag은 ECC 프레임 동기 정보를 가지고 있는 플래그로서, ECC 프레임 동기보다 상위 동기인 제3a도와 같은 섹터 동기가 발생할 때마다 0으로 셋팅하고 나서 프레임 동기의 라이징 엣지(Riging Edge)마다 토글(Toggle)시킨다.The cnt_flag is a flag having ECC frame synchronization information. When cnt_flag is set to 0 whenever a sector synchronization such as 3a that is higher than ECC frame synchronization occurs, the cnt_flag is toggled for each rising edge of the frame synchronization. Let's do it.

그러므로, 제3b도에서와 같이 프레임 동기의 패턴이 A이고, cnt_flag의 값이 0이면 제3c도에서와 같이 그 위치에서 ECC 프레임 동기 신호를 발생시키면 된다.Therefore, as shown in FIG. 3B, when the pattern of frame synchronization is A and the value of cnt_flag is 0, an ECC frame synchronization signal may be generated at the position as shown in FIG. 3C.

그리고, 프레임 동기의 패턴이 B이고, cnt_flag의 값이 1이면 ECC 프레임 동기 신호를 발생시키지 않는다.If the pattern of frame synchronization is B and the value of cnt_flag is 1, no ECC frame synchronization signal is generated.

이때, 상기는 정상적인 경우이고, 디스크 디펙트나 에러등에 의해 제4a도, 제5a도와 같이 프레임 동기가 빠지거나 제6a도, 제7a도와 같이 패턴이 잘못된 경우가 발생할 수 있다.In this case, the above case is normal, and a disc defect or an error may cause the frame synchronization to be lost as shown in FIGS. 4A and 5A or the pattern is incorrect as shown in FIGS. 6A and 7A.

이와 같이 프레임 동기 신호가 빠지거나 패턴이 잘못되면 ECC 프레임 동기 신호가 제대로 발생되지 않는다.As such, when the frame synchronization signal is missing or the pattern is wrong, the ECC frame synchronization signal is not properly generated.

따라서, 에러 정정 능력이 떨어지고, 해당 섹터에 데이타를 기록하지 못하거나 기록된 데이타를 리드하지 못하는 경우등 오동작이 발생할 수 있다.Therefore, a malfunction may occur, such as a failure in error correction capability, failure to write data in the corresponding sector, or failure to read recorded data.

본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 프레임 동기가 빠지거나 패턴이 틀린 경우 이를 판별하고 판별 결과에 따라 ECC 프레임 동기를 복원하거나 정정함으로써, 에러 정정 능력을 높이는 동기 보호 회로 및 방법을 제공함에 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object of the present invention is to determine if the frame synchronization is missing or the pattern is wrong, and to restore or correct the ECC frame synchronization according to the determination result, thereby improving the synchronization correction capability. It is to provide a circuit and method.

상기와 같은 목적을 달성하기 위한 본 발명에 따른 동기 보호 회로의 특징은, 프레임 동기 신호와 cnt_flag를 입력받아 ECC 프레임 동기 신호 발생 여부를 판별하는 동기 신호 비교부와, 상기 동기 신호 비교부에서 프레임 동기 신호의 패턴이 ECC 프레임 동기가 있는 프레임의 동기 패턴이고 cnt_flag가 ECC 프레임 동기 신호를 발생할 위치값으로 셋팅되어 있다고 판별되면 ECC 프레임 동기 신호를 발생시키는 ECC 프레임 동기 발생부와, 상기 발생된 ECC 프레임 동기 신호에 의해 리셋되어 카운터를 시작하며 프레임 동기 신호가 빠졌거나 패턴이 잘못되어 있는 경우를 판별하기 위한 카운터와, 상기 카운터의 출력에 따라 ECC 프레임 동기 신호를 강제적으로 발생시키고 ECC 프레임 동기 위치 정보 값을 변환하는 강제 동기 발생부를 포함하여 구성되는데 있다.A feature of the synchronization protection circuit according to the present invention for achieving the above object is a synchronization signal comparison unit for determining whether an ECC frame synchronization signal is generated by receiving a frame synchronization signal and cnt_flag, and frame synchronization in the synchronization signal comparison unit. An ECC frame synchronization generator for generating an ECC frame synchronization signal when it is determined that the signal pattern is a synchronization pattern of a frame with ECC frame synchronization and cnt_flag is set to a position value for generating an ECC frame synchronization signal, and the generated ECC frame synchronization A counter for resetting the signal to start the counter and determining if the frame synchronization signal is missing or the pattern is wrong; forcibly generating an ECC frame synchronization signal according to the output of the counter, and converting the ECC frame synchronization position information value. It is configured to include a forced synchronization generating unit.

본 발명에 따른 동기 보호 방법의 특징은, 프레임 동기 신호의 패턴과 cnt_flag 값을 비교하는 제1단계와, 상기 제1단계에서 프레임 동기 신호의 패턴이 ECC 프레임 동기가 있는 프레임의 동기 패턴이고 cnt_flag가 ECC 프레임 동기 신호를 발생할 위치값으로 셋팅되어 있다고 판별되면 ECC 프레임 동기 신호를 발생시키는 제2단계와, 상기 발생된 ECC 프레임 동기 신호에 의해 리셋되어 카운트를 시작하며 프레임 동기 신호가 빠졌거나 패턴이 잘못 되어 있는 경우를 판별하는 제3단계와, 상기 제3단계의 카운트 결과에 따라 ECC 프레임 동기 신호를 강제적으로 발생시키고 ECC 프레임 동기 위치정보 값을 토글시키는 제4단계를 포함하여 이루어지는데 있다.A feature of the synchronous protection method according to the present invention includes a first step of comparing a pattern of a frame sync signal with a cnt_flag value, and in the first step, the pattern of a frame sync signal is a sync pattern of a frame with ECC frame sync and cnt_flag is If it is determined that the ECC frame synchronization signal is set as a position value to generate, the second step of generating an ECC frame synchronization signal; and reset by the generated ECC frame synchronization signal to start counting, and the frame synchronization signal is missing or the pattern is incorrect. And a fourth step of forcibly generating an ECC frame synchronization signal and toggling the ECC frame synchronization position information value according to the count result of the third step.

제1도는 본 발명에 따른 동기 보호 회로의 구성 블럭도.1 is a block diagram illustrating a synchronous protection circuit according to the present invention.

제2도는 본 발명에 따른 동기 보호 방법을 수행하기 위한 흐름도.2 is a flow chart for performing a synchronization protection method according to the present invention.

제3a도 내지 제3c도는 정상적인 경우에서의 섹터 동기, 프레임 동기, 및 ECC 프레임 동기 신호를 나타낸 타이밍도.3A to 3C are timing diagrams showing sector synchronization, frame synchronization, and ECC frame synchronization signals in a normal case.

제4a, b도는 ECC 프레임 동기가 없는 프레임의 동기 패턴이 빠진 경우의 프레임 동기와 ECC 프레임 동기 신호를 나타낸 타이밍도.4A and 4B are timing diagrams showing frame synchronization and ECC frame synchronization signals when a synchronization pattern of a frame without ECC frame synchronization is omitted;

제5a, b도는 ECC 프레임 동기가 없는 프레임의 동기 패턴이 있을 위치에 ECC 프레임 동기가 있는 프레임의 동기 패턴이 위치하는 경우의 프레임 동기와 ECC 프레임 동기 신호를 나타낸 타이밍도.5A and 5B are timing diagrams showing frame synchronization and ECC frame synchronization signals when a synchronization pattern of a frame with ECC frame synchronization is located at a position where a synchronization pattern of a frame without ECC frame synchronization is present.

제6a, b도는 ECC 프레임 동기가 있는 프레임의 동기 패턴이 빠진 경우의 프레임 동기와 ECC 프레임 동기 신호를 나타낸 타이밍도.6A and 6B are timing diagrams showing frame synchronization and ECC frame synchronization signals when a synchronization pattern of a frame with ECC frame synchronization is omitted;

제7a, b도는 ECC 프레임 동기가 있는 프레임의 동기 패턴이 있을 위치에 ECC 프레임 동기가 없는 프레임의 동기 패턴이 위치하는 경우의 프레임 동기와 ECC 프레임 동기 신호를 나타낸 타이밍도.7A and 7B are timing diagrams showing frame synchronization and ECC frame synchronization signals when a synchronization pattern of a frame without ECC frame synchronization is located at a position where a synchronization pattern of a frame having ECC frame synchronization is present.

제8a도 내지 제8b도는 프레임 동기 신호에 패턴 정보가 없는 경우의 각 상태를 보인 타이밍도.8A to 8B are timing diagrams showing respective states when there is no pattern information in the frame synchronization signal.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

11 : 동기 신호 비교부 12 : ECC 프레임 동기 발생부11 sync signal comparator 12 ECC frame sync generator

13 : 카운터 14 : 강제 동기 발생부13: counter 14: forced synchronization generating unit

이하, 본 발명의 바람직한 실시예를 첨부도면을 참조하여 상세히 설명한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

제1도는 본 발명에 따른 동기 보호 회로의 구성 블럭도이고, 제2도는 동기 보호 방법을 수행하기 위한 흐름도이다.1 is a block diagram of a synchronous protection circuit according to the present invention, and FIG. 2 is a flowchart for performing a synchronous protection method.

제1도를 보면, 프레임 동기 신호와 cnt_flag 값을 입력받아 프레임 동기 신호의 패턴과 cnt_flag 값을 비교하는 동기신호 비교부(11), 프레임 동기 신호의 패턴이 A이고 cnt_flag 값이 '0'이면 ECC 프레임 동기 신호를 발생시키는 ECC 프레임 동기 발생부(12), 상기 ECC 프레임 동기 신호에 의해 리셋되며 상기 동기신호 비교부(11)의 비교 결과 프레임 동기 신호의 패턴이 A이고 cnt_flag 값이 '1'이거나 프레임 동기 신호의 패턴이 B이고 cnt_flag 값이 '0'이면 동기가 빠진 경우와 패턴이 잘못된 경우를 판별하기 위해 프레임 동기의 심볼수를 카운트하는 카운터(13), 및 카운터(13)의 출력에 따라 ECC 프레임 동기 신호를 강제적으로 발생시키고 cnt_flag 값을 토글시키는 강제 동기 발생부(14)를 포함하여 구성된다.Referring to FIG. 1, the sync signal comparator 11 which receives the frame sync signal and the cnt_flag value and compares the pattern of the frame sync signal with the cnt_flag value, and the ECC when the pattern of the frame sync signal is A and the cnt_flag value is '0'. ECC frame synchronization generating unit 12 for generating a frame synchronization signal, reset by the ECC frame synchronization signal and the pattern of the frame synchronization signal is A and the cnt_flag value is '1' as a result of the comparison of the synchronization signal comparison unit 11; If the pattern of the frame sync signal is B and the cnt_flag value is '0', the counter 13 counting the number of symbols of the frame sync and the output of the counter 13 to determine whether the sync is lost or the pattern is wrong. And a forced synchronization generator 14 forcibly generating an ECC frame synchronization signal and toggling a cnt_flag value.

이와 같이 구성된 본 발명은 제4a도, 제7a도와 같이 프레임 동기의 패턴이 A이고 cnt_flag가 1인 경우와 제5a도, 제6a도와 같이 프레임 동기의 패턴이 B이고 cnt_flag가 0인 경우에 ECC 프레임 동기를 강제적으로 복원하거나 정정하고 cnt_flag 값을 토글시킨다.In the present invention configured as described above, the ECC frame is performed when the frame synchronization pattern is A, cnt_flag is 1, and the frame synchronization pattern is B and cnt_flag is 0, as shown in FIGS. 4A and 7A. Force synchronization or restore sync, and toggle the cnt_flag value.

이때, 제4a도는 B 패턴을 갖는 프레임 동기 신호가 빠진 경우로서, cnt_flag 값이 B 패턴의 프레임 동기 신호의 라이징 엣지에서 1로 토글되어야 하나 B 패턴이 빠졌으므로 다음에 오는 A 패턴의 라이징 엣지에서 1로 토글한다.At this time, Figure 4a is a case where the frame sync signal having a B pattern is missing, cnt_flag value should be toggled to 1 at the rising edge of the frame sync signal of the B pattern, but since the B pattern is missing, 1 at the rising edge of the next A pattern Toggle

제7a도는 B 패턴이 있을 위치에 A 패턴이 잘못 위치해 있는 경우로서, cnt_flag 값이 A 패턴의 프레임 동기 신호의 패턴에서 0으로 토글되고 다음에 오는 B 패턴의 프레임 동기 신호의 라이징 엣지에서 1로 토글되는데, B 패턴 대신 A 패턴의 프레임 동기 신호가 있으므로 A 패턴의 프레임 동기 신호에서 cnt_flag 값은 '1'이 된다.FIG. 7A is a case where the A pattern is incorrectly positioned at the position where the B pattern is to be located, and the cnt_flag value is toggled to 0 in the pattern of the frame sync signal of the A pattern and to 1 at the rising edge of the frame sync signal of the B pattern that follows. However, since there is a frame synchronization signal of the A pattern instead of the B pattern, the cnt_flag value is '1' in the frame synchronization signal of the A pattern.

따라서, 제4a도인 경우에는 cnt_flag 값이 1이면서 프레임 동기 신호의 패턴이 A인 위치에서 제4b도와 같이 ECC 프레임 동기를 발생시키고 cnt_flag 값을 0으로 토글시키고, 제7a도인 경우에는 ECC 프레임 동기가 정상적으로 발생되고 있으므로 제7b도와 같이 cnt_flag 값이 1이면서 프레임 동기 신호의 패턴이 A인 위치에서 ECC 프레임 동기를 발생시키지 않는다.Therefore, in the case of FIG. 4a, ECC frame synchronization is generated as shown in FIG. 4b at the position where the cnt_flag value is 1 and the pattern of the frame synchronization signal is A, and the cnt_flag value is toggled to 0. In the case of FIG. As shown in FIG. 7B, the ECC frame synchronization is not generated at the position where the cnt_flag value is 1 and the pattern of the frame synchronization signal is A. FIG.

또한, 제5a도는 A 패턴을 갖는 프레임 동기 신호가 빠진 경우로서, cnt_flag 값이 A 패턴의 프레임 동기 신호의 라이징 엣지에서 0로 토글되어야 하나 A 패턴이 빠졌으므로 다음에 오는 B 패턴의 라이징 엣지에서 0으로 토글된다.In addition, FIG. 5A illustrates a case where the frame sync signal having the A pattern is missing, and the cnt_flag value should be toggled to 0 at the rising edge of the frame sync signal of the A pattern, but since the A pattern is missing, 0 at the rising edge of the next B pattern. Toggle

제6a도는 A 패턴이 있을 위치에 B 패턴이 잘못 위치해 있는 경우로서, cnt_flag 값이 B 패턴의 프레임 동기 신호의 패턴에서 1로 토글되고 다음에 오는 A 패턴의 프레임 동기 신호의 라이징 엣지에서 0으로 토글되는데, A 패턴 대신에 B 패턴의 프레임 동기 신호가 있으므로 B 패턴의 프레임 동기 신호에서 cnt_flag 값은 0이 된다.FIG. 6A shows a case where the B pattern is incorrectly positioned at the position where the A pattern is to be located, and the cnt_flag value is toggled to 1 in the pattern of the frame sync signal of the B pattern and then to 0 at the rising edge of the frame sync signal of the A pattern. However, since there is a frame synchronization signal of the B pattern instead of the A pattern, the cnt_flag value is 0 in the frame synchronization signal of the B pattern.

따라서, 제5a도인 경우에는 ECC 프레임 동기 프레임 동기 신호가 있어야 할 위치에 프레임 동기가 없으므로 제5b도에서와 같이 다음에 오는 B 패턴의 프레임 동기 신호에서 ECC 프레임 동기 신호를 강제로 발생시키면서 cnt_flag를 1로 토글시킨다.Accordingly, in the case of FIG. 5A, since there is no frame synchronization at the position where the ECC frame synchronization frame synchronization signal should be located, cnt_flag is set to 1 while forcibly generating an ECC frame synchronization signal from the next frame synchronization signal of the B pattern as shown in FIG. Toggle

이는 다음에 오는 A 패턴의 프레임 동기 신호의 cnt_flag 값을 0으로 토글시키기 위해서이다.This is to toggle the cnt_flag value of the frame sync signal of the next A pattern to zero.

제6a도인 경우에는 cnt_flag 값이 0이면서 프레임 동기 신호의 패턴이 B인 위치에서 제6b도와 같이 ECC 프레임 동기를 발생시킨다.In the case of FIG. 6A, ECC frame synchronization is generated as shown in FIG. 6B at the position where the cnt_flag value is 0 and the pattern of the frame synchronization signal is B. FIG.

이때 cnt_flag 값은 그대로 0을 유지한다.At this time, the cnt_flag value is maintained at 0 as it is.

이는 다음에 오는 B 패턴의 프레임 동기 신호의 cnt_flag 값을 1로 토글시키기 위해서이다.This is to toggle the cnt_flag value of the frame sync signal of the following B pattern to one.

즉, 동기신호 비교부(11)는 입력되는 프레임 동기 신호의 패턴과 cnt_flag 값을 체크한다(단계 201).That is, the synchronization signal comparison unit 11 checks the pattern of the input frame synchronization signal and the cnt_flag value (step 201).

상기 단계 201에서 cnt_flag의 값이 0이라고 판별되면 프레임 동기 신호의 패턴이 A인지를 판별한다(단계 202).If it is determined in step 201 that the value of cnt_flag is 0, it is determined whether the pattern of the frame synchronization signal is A (step 202).

이때, cnt_flag의 값이 0이고 프레임 동기 신호의 패턴이 A라고 판별되면 제3b도와 같이 정상적인 경우로서, ECC 프레임 동기 발생부(12)는 그 위치에서 제3c도와 같이 ECC 프레임 동기 신호를 발생시키고 cnt_flag는 그대로 0을 유지한다(단계 203).At this time, if the value of cnt_flag is 0 and the pattern of the frame synchronization signal is determined to be A, as shown in FIG. 3B, the ECC frame synchronization generator 12 generates an ECC frame synchronization signal at the position as shown in FIG. 3C and cnt_flag. Keeps 0 as is (step 203).

한편, 상기 단계 201에서 cnt_flag 값이 1이라고 판별되면 프레임 동기 신호의 패턴이 B인지를 판별한다(단계 204).On the other hand, if it is determined in step 201 that the cnt_flag value is 1, it is determined whether the pattern of the frame synchronization signal is B (step 204).

이때, cnt_flag의 값이 1이고 프레임 동기 신호의 패턴이 B라고 판별되면 정상적인 경우로서, 이 경우에는 ECC 프레임 동기 신호를 발생시키지 않는다.At this time, if the value of cnt_flag is 1 and the pattern of the frame synchronization signal is determined to be B, this is normal. In this case, the ECC frame synchronization signal is not generated.

그러나, 상기 단계 204에서 B 패턴이 아니라고 판별되면 A 패턴인지를 판별하고(단계 205), A 패턴이라고 판별되면 제4a도, 제7a도에서와 같이 cnt_flag의 값은 1이고 프레임 동기 신호의 패턴은 A인 경우이다.However, if it is determined in step 204 that it is not a B pattern, it is determined whether it is an A pattern (step 205). If it is determined that it is an A pattern, as in FIGS. 4a and 7a, the value of cnt_flag is 1 and the pattern of the frame synchronization signal is A case.

이때, 제4a도와 같이 프레임 동기가 빠진 경우와 제7a도와 같이 패턴이 틀린 경우에 각기 다른 동작을 수행하므로 프레임 동기가 빠진 경우인지 패턴이 틀린 경우인지를 판별하기 위하여 카운터(13)를 이용한다.In this case, since the operation is performed differently when the frame synchronization is missing as shown in FIG. 4A and when the pattern is wrong as shown in FIG. 7A, the counter 13 is used to determine whether the frame synchronization is missing or the pattern is wrong.

즉, 한 프레임에서는 91 심볼이 있으므로 카운터(13)는 ECC 프레임 동기 신호에 의해 리셋되어 심볼수를 카운트하고 그 값을 이용하여 프레임 동기가 빠진 경우인지 패턴이 틀린 경우인지를 판별한다.That is, since there are 91 symbols in one frame, the counter 13 is reset by the ECC frame synchronization signal to count the number of symbols, and uses the value to determine whether the frame synchronization is missing or the pattern is wrong.

이때, 제4a도인 경우에는 한 프레임이 빠졌으므로 ECC 프레임 동기가 발생하고 나서 2번째 프레임 동기째에 cnt_flag의 값은 1이고 프레임 동기 신호의 패턴은 A인 경우가 발생하였으므로 카운터(13)의 출력 cnt_sym이 182개이나, 제7a도인 경우에는 프레임 동기는 빠지지 않고 패턴만 틀리므로 cnt_sym 값은 91이 된다.In this case, in the case of FIG. 4A, since one frame is missed, the ECC frame synchronization occurs, and then the second cnt frame sync value of cnt_flag is 1 and the frame sync signal pattern is A. Therefore, the output of the counter 13 cnt_sym In the case of 182 or FIG. 7A, since the frame synchronization is not lost and only the pattern is wrong, the cnt_sym value is 91.

그러므로, cnt_flag의 값이 1이고 프레임 동기 신호의 패턴이 A이면, 강제 동기 발생부(14)는 카운터(13)의 출력값 즉, cnt_sym의 값이 137보다 큰지를 비교한다(단계 206).Therefore, if the value of cnt_flag is 1 and the pattern of the frame synchronization signal is A, the forced synchronization generation unit 14 compares whether the output value of the counter 13, that is, the value of cnt_sym is greater than 137 (step 206).

여기서, 137는 91과 182의 중간값이다.Where 137 is the median between 91 and 182.

cnt_sym 값이 137보다 크면 제4a도와 같이 동기가 빠진 경우로서, cnt_flag 값이 1이면서 프레임 동기 신호의 패턴이 A인 위치에서도 제4b도와 같이 ECC 프레임 동기를 강제로 만들어 주고, cnt_flag 값은 0으로 토글시킨다.If the cnt_sym value is greater than 137, the synchronization is lost as shown in FIG. 4a. The cnt_flag value is 1 and the frame sync signal pattern is forced to create ECC frame sync as shown in FIG. 4b, and the cnt_flag value is toggled to 0. Let's do it.

따라서, 다음에 오는 B 패턴의 프레임 동기 신호의 cnt_flag 값은 1로 토글된다.Therefore, the cnt_flag value of the frame synchronization signal of the following B pattern is toggled to one.

한편, 상기 단계 206에서 cnt_sym의 값이 137보다 작다고 판별되면 제7a도와 같이 패턴이 틀린 경우이므로 cnt_flag 값이 1이면서 프레임 동기 신호의 패턴이 A인 위치에서 ECC 프레임 동기 신호를 만들지 않는다.On the other hand, if it is determined in step 206 that the value of cnt_sym is less than 137, the pattern is incorrect as shown in FIG. 7a. Therefore, the ECC frame synchronization signal is not generated at the position where the cnt_flag value is 1 and the pattern of the frame synchronization signal is A.

한편, 상기 202에서 cnt_flag 값이 0이면서 프레임 동기 신호의 패턴이 A가 아니라고 판별되면 B 패턴인지를 판별한다(단계 208).On the other hand, if it is determined in step 202 that the cnt_flag value is 0 and the pattern of the frame synchronization signal is not A, it is determined whether the pattern is B (step 208).

상기 단계 208에서 B 패턴이라고 판별되면 제5a도, 제6a도에서와 같이 cnt_flag의 값은 0이고 프레임 동기 신호의 패턴은 B인 경우이다.If it is determined in step 208 that the pattern B, as shown in Figs. 5a and 6a, the value of cnt_flag is 0 and the pattern of the frame sync signal is B.

이때, 제5a도와 같이 프레임 동기가 빠진 경우와 제6a도와 같이 패턴이 틀린 경우에 각기 다른 동작을 수행하므로 프레임 동기가 빠진 경우인지 패턴이 틀린 경우인지를 판별하기 위하여 카운터(13)를 이용한다.At this time, different operations are performed when the frame synchronization is missing as shown in FIG. 5A and when the pattern is wrong as shown in FIG. 6A. Thus, the counter 13 is used to determine whether the frame synchronization is missing or the pattern is wrong.

여기서, 상기 제5a도의 경우 ECC 프레임 동기가 있어야 할 위치에서 프레임 동기가 없으므로 그 위치에서 ECC 프레임 동기 신호를 만들수는 없다.In the case of FIG. 5A, since there is no frame synchronization at the position where ECC frame synchronization is to be performed, an ECC frame synchronization signal cannot be generated at the position.

이때에는 동기의 숫자를 맞추어서 제3a도와 같은 섹터 동기를 보호해야 하므로 가짜 ECC 프레임 동기를 다음 프레임 동기에서 발생시킨다.At this time, since the sector synchronization as shown in FIG. 3a must be protected by matching the number of synchronization, a fake ECC frame synchronization is generated at the next frame synchronization.

즉, 자기 섹터에서 ECC 프레임 동기 발생 위치는 정확하게 맞지 않지만 다음 섹터부터 ECC 프레임 동기 발생 위치를 정확하게 맞추기 위해 제5a도인 경우에는 ECC 프레임 동기 갯수만 맞춘다.That is, the ECC frame synchronization occurrence position is not exactly matched in the magnetic sector, but only in the case of FIG. 5A in order to accurately match the ECC frame synchronization occurrence position from the next sector, only the ECC frame synchronization number is matched.

즉, 1섹터내에서 13개의 ECC 프레임 동기를 강제로 만들어준다.That is, 13 ECC frame synchronizations are forced in one sector.

이때, 제5a도의 경우는 ECC 프레임 동기가 발생하고 나서 3프레임 동기째에 cnt_flag의 값은 0이고 프레임 동기 신호의 패턴은 B인 경우가 발생하였으므로 cnt_sym이 293이고, 제6a도의 경우는 ECC 프레임 동기가 발생하고나서 2프레임 동기째에 cnt_flag의 값은 0이고 프레임 동기 신호의 패턴은 B인 경우가 발생하였으므로 cnt_sym이 182이다.In the case of FIG. 5A, cnt_flag is 0 and the pattern of the frame sync signal is 0 at the third frame sync after ECC frame sync has occurred. Since cnt_sym is 293, the case of FIG. 6A is ECC frame sync. Since cnt_flag is 0 and the pattern of the frame sync signal is B in the second frame sync, cnt_sym is 182.

그러므로, cnt_sym의 값을 비교하여 동기가 빠졌는지 패턴이 틀렸는지를 비교한다.Therefore, compare the value of cnt_sym to see if the synchronization is off or the pattern is wrong.

이때, cnt_sym 값이 255보다 크다고 판별되면(단계 209), 제5a도와 같이 동기가 빠진 경우로서, cnt_flag 값이 0이면서 프레임 동기 신호의 패턴이 B인 위치에서 제5b도와 같이 ECC 프레임 동기를 발생시키고, cnt_flag 값은 1로 토글시킨다(단계 210).At this time, if it is determined that the cnt_sym value is greater than 255 (step 209), the synchronization is lost as shown in FIG. 5a. When the cnt_flag value is 0 and the pattern of the frame sync signal is B, the ECC frame synchronization is generated as shown in FIG. 5b. , cnt_flag value is toggled to 1 (step 210).

이는 다음에 오는 A 패턴의 프레임 동기 신호의 cnt_flag 값을 0으로 토글시키기 위해서이다.This is to toggle the cnt_flag value of the frame sync signal of the next A pattern to zero.

여기서, 255는 293과 182의 중간값이다.Where 255 is an intermediate value between 293 and 182.

한편, 상기 단계 209에서 cnt_sym의 값이 255보다 작다고 판별되면 다시 cnt_sym의 값이 137보다 크고 255보다 작은지를 판별하고 137보다 크고 255보다 작다고 판별되면(단계 211), 제6a도와 같이 패턴이 틀린 경우로서, cnt_flag 값이 0이면서 프레임 동기 신호의 패턴이 B 위치에서 제6b도와 같이 ECC 프레임 동기 신호를 발생시키면서 cnt_flag는 0을 그대로 유지한다(단계 212).On the other hand, if it is determined in step 209 that the value of cnt_sym is less than 255, it is again determined whether the value of cnt_sym is greater than 137 and less than 255, and if it is determined that it is greater than 137 and less than 255 (step 211), the pattern is incorrect as shown in FIG. For example, while the cnt_flag value is 0 and the pattern of the frame sync signal generates an ECC frame sync signal at the B position as shown in FIG. 6b, cnt_flag remains 0 (step 212).

이는 다음에 오는 B 패턴의 프레임 동기 신호의 cnt_flag를 1로 토글시키기 위해서이다.This is to toggle cnt_flag of the frame synchronization signal of the following B pattern to one.

한편, 프레임 동기 신호의 패턴이 A도 B도 아닌 경우가 있다.On the other hand, the pattern of the frame synchronization signal may not be either A or B.

즉, 32비트로 이루어지는 프레임 동기에서 상위 10비트를 이용하여 32개의 A 패턴과 B 패턴을 결정하는데, 210은 32개보다 훨씬 많은 수이므로 A 또는 B 패턴도 아닌 경우가 발생할 수 있다.That is, 32 A and B patterns are determined using the upper 10 bits in a 32-bit frame sync. Since 2 10 is much larger than 32, it may not be an A or B pattern.

이때에는 패턴 정보는 없고 cnt_sym과 cnt_flag 값만 존재한다.At this time, there is no pattern information and only cnt_sym and cnt_flag values exist.

그러므로, 이 경우에 강제 동기 발생부(14)는 cnt_sym과 cnt_flag 값을 이용하여 ECC 프레임 동기를 발생시킨다.Therefore, in this case, the forced synchronization generation unit 14 generates ECC frame synchronization using the cnt_sym and cnt_flag values.

즉, 제8a도를 정상적인 경우라 할 때, cnt_flag의 값이 0이면 ECC 플래그 동기 신호를 발생시키고 cnt_flag 값을 그대로 0을 유지한다.That is, when FIG. 8A is a normal case, if the value of cnt_flag is 0, an ECC flag synchronization signal is generated and the value of cnt_flag is kept as it is.

그리고, cnt_flag 값이 0인 위치부터 카운트를 시작하여 cnt_sym 값이 제8b도와 같이 137보다 크면(단계 213), 그 위치에서 ECC 프레임 동기 신호를 발생시키고 cnt_flag를 0으로 토글시킨다(단계 214).When the cnt_flag value is 0, the count starts and if the cnt_sym value is greater than 137 as shown in FIG. 8B (step 213), an ECC frame synchronization signal is generated at that position and cnt_flag is toggled to 0 (step 214).

한편, cnt_flag 값이 0인 위치부터 카운트를 시작하여 cnt_sym 값이 제8c도와 같이 255보다 크면(단계 215), 그 위치에서 ECC 프레임 동기 신호를 발생시키고, cnt_flag를 1로 토글시킨다(단계 216).On the other hand, when the cnt_flag value starts counting from 0 and the cnt_sym value is greater than 255 as shown in FIG. 8C (step 215), an ECC frame synchronization signal is generated at that position, and cnt_flag is toggled to 1 (step 216).

그리고, 상기 단계 215에서 cnt_sym 값이 255보다 작다고 판별되면, 그 위치에서 ECC 프레임 동기 신호를 발생시키고, cnt_flag 값은 0으로 유지시킨다(단계 217).If it is determined in step 215 that the value of cnt_sym is less than 255, an ECC frame synchronization signal is generated at that position, and the cnt_flag value is kept at 0 (step 217).

이상에서와 같이 본 발명에 따른 동기 보호 회로 및 방법에 의하면, 프레임 동기가 빠지거나 패턴이 틀린 경우 이를 판별하고 판별 결과에 따라 ECC 프레임 동기를 강제로 발생시키고 cnt_flag 값을 정정함으로써, 에러 정정 능력을 높이고, 해당 섹터에서의 데이타 기록 및 재생을 정확하게 수행한다.As described above, according to the synchronous protection circuit and the method according to the present invention, if the frame synchronization is lost or the pattern is wrong, the ECC frame synchronization is forcibly generated and the cnt_flag value is corrected according to the determination result, thereby improving the error correction capability. And data recording and reproducing in the corresponding sector are performed accurately.

Claims (14)

프레임 동기 신호와 에러정정코드(ECC) 프레임 동기 위치 정보(cnt_flag)를 입력받아 ECC 프레임 동기 신호 발생 여부를 판별하는 동기 신호 비교부와, 상기 동기 신호 비교부에서 프레임 동기 신호의 패턴이 ECC 프레임 동기가 있는 프레임의 동기 패턴이고 cnt_flag가 ECC 프레임 동기 신호를 발생할 위치값으로 셋팅되어 있다고 판별되면 ECC 프레임 동기 신호를 발생시키는 ECC 프레임 동기 발생부와, 상기 발생된 ECC 프레임 동기 신호에 의해 리셋되어 카운트를 시작하며 프레임 동기 신호가 빠졌거나 패턴이 잘못되어 있는 경우를 판별하기 위한 카운터와, 상기 카운터의 출력에 따라 ECC 프레임 동기 신호를 강제적으로 발생시키고 ECC 프레임 동기 위치 정보(cnt_flag) 값을 변환하는 강제 동기 발생부를 포함하여 구성됨을 특징으로 하는 동기 보호 회로.A synchronization signal comparator for determining whether an ECC frame synchronization signal is generated by receiving a frame synchronization signal and an error correction code (ECC) frame synchronization position information (cnt_flag), and the pattern of the frame synchronization signal in the synchronization signal comparison unit is an ECC frame synchronization If it is determined that the synchronization pattern of the frame and cnt_flag is set to a position value for generating the ECC frame synchronization signal, the count is reset by the ECC frame synchronization generator that generates the ECC frame synchronization signal and the generated ECC frame synchronization signal. A counter for determining if the frame synchronization signal is missing or a pattern is wrong; and forcibly generating an ECC frame synchronization signal according to the output of the counter and forcibly converting the ECC frame synchronization position information (cnt_flag) value. A synchronous protection circuit comprising a unit. 제1항에 있어서, 상기 ECC 프레임 동기 위치 정보(cnt_flag) 값은 ECC 프레임 동기보다 상위 동기인 섹터 동기가 발생할 때마다 0으로 셋팅되고 프레임 동기 신호의 라이징 엣지에서 토글됨을 특징으로 하는 동기 보호 회로.2. The synchronization protection circuit according to claim 1, wherein the ECC frame synchronization position information (cnt_flag) value is set to 0 whenever the sector synchronization that is higher than ECC frame synchronization occurs and toggled at the rising edge of the frame synchronization signal. 제1항에 있어서, 상기 강제 동기 발생부는 카운터의 출력을 비교하여 ECC 프레임 동기가 없는 프레임의 동기 패턴이 빠졌다고 판별되면 빠진 패턴 다음에 오는 프레임 동기 신호에서 ECC 프레임 동기 신호를 강제로 발생시키고 cnt_flag 값을 토글시킴을 특징으로 하는 동기 보호 회로.The method of claim 1, wherein the compulsory sync generator compares the output of the counter and if it is determined that the sync pattern of the frame without ECC frame sync is missing, the ECC frame sync signal is forcibly generated from the frame sync signal following the missing pattern and the cnt_flag value is determined. And a synchronous protection circuit. 제1항에 있어서, 상기 강제 동기 발생부는 카운터의 출력을 비교하여 ECC 프레임 동기가 없는 프레임의 동기 패턴이 있을 위치에 ECC 프레임 동기가 있는 프레임의 동기 패턴이 위치하고 있다고 판별되면 그 위치에서 ECC 프레임 동기 신호를 발생시키지 않음을 특징으로 하는 동기 보호 회로.The ECC frame synchronization according to claim 1, wherein the compulsory synchronization generation unit compares the output of the counter and determines that the synchronization pattern of the frame having ECC frame synchronization is located at the position where the synchronization pattern of the frame having no ECC frame synchronization is located. A synchronous protection circuit characterized in that it does not generate a signal. 제1항에 있어서, 상기 강제 동기 발생부는 카운터의 출력을 비교하여 ECC 프레임 동기가 있는 프레임의 동기 패턴이 빠졌다고 판별되면 빠진 패턴 다음에 오는 프레임 동기 신호에서 ECC 프레임 동기 신호를 강제로 발생시키고 cnt_flag 값을 토글시킴을 특징으로 하는 동기 보호 회로.The method of claim 1, wherein the compulsory synchronization generating unit compares the output of the counter, and if it is determined that the synchronization pattern of the frame having ECC frame synchronization is missing, the ECC frame synchronization signal is forcibly generated from the frame synchronization signal following the missing pattern and the cnt_flag value. And a synchronous protection circuit. 제1항에 있어서, 상기 강제 동기 발생부는 카운터의 출력을 비교하여 ECC 프레임 동기가 있는 프레임의 동기 패턴이 있을 위치에 ECC 프레임 동기가 없는 프레임의 동기 패턴이 위치하고 있다고 판별되면 그 위치에서 ECC 프레임 동기 신호를 강제로 발생시키고 cnt_flag 값은 그대로 유지시킴을 특징으로 하는 동기 보호 회로.The ECC frame synchronization according to claim 1, wherein the compulsory synchronization generation unit compares the output of the counter and determines that the synchronization pattern of the frame having no ECC frame synchronization is located at the position where the synchronization pattern of the frame having ECC frame synchronization is located. A synchronous protection circuit forcibly generating a signal and maintaining a value of cnt_flag. 제1항에 있어서, 상기 강제 동기 발생부는 프레임 동기 신호에 패턴 정보가 없다고 판별되면 카운터의 출력과 cnt_flag 값을 이용하여 ECC 프레임 동기 신호를 강제로 발생시키고 cnt_flag 값을 토글시킴을 특징으로 하는 동기 보호 회로.2. The method of claim 1, wherein if the forced synchronization generator determines that there is no pattern information in the frame synchronization signal, the protection is performed by forcibly generating an ECC frame synchronization signal by using the output of the counter and the cnt_flag value and toggling the cnt_flag value. Circuit. 프레임 동기 신호의 패턴과 에러정정코드(ECC) 프레임 동기 위치 정보(cnt_flag)를 비교하는 제1단계와, 상기 제1단계에서 프레임 동기 신호의 패턴이 ECC 프레임 동기가 있는 프레임의 동기 패턴이고 cnt_flag가 ECC 프레임 동기 신호를 발생할 위치값으로 셋팅되어 있다고 판별되면 ECC 프레임 동기 신호를 발생시키는 제2단계와, 상기 발생된 ECC 프레임 동기 신호에 의해 리셋되어 카운트를 시작하며 프레임 동기 신호가 빠졌거나 패턴이 잘못 되어 있는 경우를 판별하는 제3단계와, 상기 제3단계의 카운트 결과에 따라 ECC 프레임 동기 신호를 강제적으로 발생시키고 ECC 프레임 동기 위치정보(cnt_flag) 값을 토글시키는 제4단계를 포함하여 이루어짐을 특징으로 하는 동기 보호 방법.The first step of comparing the pattern of the frame sync signal and the error correction code (ECC) frame sync position information (cnt_flag), and in the first step, the pattern of the frame sync signal is a sync pattern of a frame with ECC frame sync and cnt_flag is If it is determined that the ECC frame synchronization signal is set as a position value to generate, the second step of generating an ECC frame synchronization signal; and reset by the generated ECC frame synchronization signal to start counting, and the frame synchronization signal is missing or the pattern is incorrect. And a fourth step of forcibly generating an ECC frame synchronization signal and toggling the ECC frame synchronization position information (cnt_flag) value according to the count result of the third step. Motive protection method. 제8항에 있어서, 상기 ECC 프레임 동기 위치 정보(cnt_flag) 값은 ECC 프레임 동기보다 상위 동기인 섹터 동기가 발생할 때마다 0으로 셋팅되고 프레임 동기 신호의 라이징 엣지에서 토글됨을 특징으로 하는 동기 보호 방법.9. The method of claim 8, wherein the ECC frame synchronization position information (cnt_flag) value is set to 0 whenever a sector synchronization that is higher than ECC frame synchronization occurs and toggled at the rising edge of the frame synchronization signal. 제8항에 있어서, 상기 제4단계는 상기 제3단계에서 카운트된 값을 비교하여 ECC 프레임 동기가 없는 프레임의 동기 패턴이 빠졌다고 판별되면 빠진 패턴 다음에 오는 프레임 동기 신호에서 ECC 프레임 동기 신호를 강제로 발생시키고 cnt_flag 값을 토글시킴을 특징으로 하는 동기 보호 방법.9. The method of claim 8, wherein the fourth step compares the values counted in the third step, and if it is determined that the synchronization pattern of the frame without ECC frame synchronization is missing, forcing the ECC frame synchronization signal from the frame synchronization signal following the missing pattern. And a cnt_flag value. 제8항에 있어서, 상기 제4단계는 상기 제3단계에서 카운트된 값을 비교하여 ECC 프레임 동기가 없는 프레임의 동기 패턴이 있을 위치에 ECC 프레임 동기가 있는 프레임의 동기 패턴이 위치하고 있다고 판별되면 그 위치에서 ECC 프레임 동기 신호를 발생시키지 않음을 특징으로 하는 동기 보호 방법.The method as claimed in claim 8, wherein the fourth step compares the values counted in the third step, and if it is determined that the synchronization pattern of the frame having ECC frame synchronization is located at the position where the synchronization pattern of the frame having no ECC frame synchronization is located. And a method of generating an ECC frame synchronization signal at the position. 제8항에 있어서, 상기 제4단계는 상기 제3단계에서 카운트된 값을 비교하여 ECC 프레임 동기가 있는 프레임의 동기 패턴이 빠졌다고 판별되면 빠진 패턴 다음에 오는 프레임 동기 신호에서 ECC 프레임 동기 신호를 강제로 발생시키고 cnt_flag 값을 토글시킴을 특징으로 하는 동기 보호 방법.10. The method of claim 8, wherein the fourth step compares the values counted in the third step, and if it is determined that the synchronization pattern of the frame having ECC frame synchronization is missing, forcing the ECC frame synchronization signal from a frame synchronization signal following the missing pattern. And a cnt_flag value. 제8항에 있어서, 상기 제4단계는 상기 제3단계에서 카운트된 값을 비교하여 ECC 프레임 동기가 있는 프레임의 동기 패턴이 있을 위치에 ECC 프레임 동기가 없는 프레임의 동기 패턴이 위치하고 있다고 판별되면 그 위치에서 ECC 프레임 동기 신호를 강제로 발생시키고 cnt_flag 값은 그대로 유지시킴을 특징으로 하는 동기 보호 방법.The method as claimed in claim 8, wherein the fourth step compares the value counted in the third step, and if it is determined that the synchronization pattern of the frame without ECC frame synchronization is located at the position where the synchronization pattern of the frame having ECC frame synchronization is located. And forcibly generating an ECC frame synchronization signal at the position and maintaining the cnt_flag value. 제8항에 있어서, 상기 제4단계는 프레임 동기 신호에 패턴 정보가 없다고 판별되면 제3단계에서 카운트된 값과 cnt_flag 값을 이용하여 ECC 프레임 동기 신호를 발생시키고 cnt_flag 값을 토글시킴을 특징으로 하는 동기 보호 방법.10. The method of claim 8, wherein if the frame synchronization signal is determined to have no pattern information, the fourth step generates an ECC frame synchronization signal using the counted value and the cnt_flag value in the third step, and toggles the cnt_flag value. Motive protection method.
KR1019960079285A 1996-12-31 1996-12-31 Synchronous protecting circuit and method KR100209675B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960079285A KR100209675B1 (en) 1996-12-31 1996-12-31 Synchronous protecting circuit and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960079285A KR100209675B1 (en) 1996-12-31 1996-12-31 Synchronous protecting circuit and method

Publications (2)

Publication Number Publication Date
KR19980059938A KR19980059938A (en) 1998-10-07
KR100209675B1 true KR100209675B1 (en) 1999-07-15

Family

ID=19493124

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960079285A KR100209675B1 (en) 1996-12-31 1996-12-31 Synchronous protecting circuit and method

Country Status (1)

Country Link
KR (1) KR100209675B1 (en)

Also Published As

Publication number Publication date
KR19980059938A (en) 1998-10-07

Similar Documents

Publication Publication Date Title
JPH07254239A (en) Recording medium and recording/reproducing apparatuses using the medium
JP2932886B2 (en) Digital signal recording method
KR19980014307A (en) Apparatus and method for restoring synchronous data in a digital video disk playback system
KR100209675B1 (en) Synchronous protecting circuit and method
JP3377669B2 (en) Sync detection method and sync detection circuit
JP4439826B2 (en) Synchronous code recovery circuit and method
JPS60101766A (en) Address detection system
JP4032442B2 (en) Synchronous circuit
KR100269507B1 (en) Disk reproducer and signal processing circuit
JPH0347613B2 (en)
JP2882612B2 (en) Synchronous circuit
JP3259359B2 (en) Data reproducing apparatus and method
JP2912096B2 (en) Binary signal reproduction method
US20070189418A1 (en) Demodulator and optical disk device having the same
KR100528108B1 (en) Synchronization circuit and optical disc player for realizing high precision synchronization
KR100257622B1 (en) Data demodulation method
JP3239370B2 (en) Data decryption device
KR19980027926A (en) Error Correction Method for Digital Video Discs
JPS6237750A (en) Address generating circuit
KR0152771B1 (en) Error detecting device for digital magnetic recording/reproducing player
JPH05210920A (en) Error correction circuit
JPH04111284A (en) Information recording and reproducing device
JPH01279466A (en) Digital data reproducing device
JP2001202692A (en) Address data detector and disk device having the detector
JPH06223511A (en) Method for processing encoding, method for processing decoding, method for processing encoding/decoding, encoding processing device, decoding processing device and encoding/decoding processing device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060324

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee