KR100204854B1

KR100204854B1 - 회로 보드 접속 구조물 및 접속 방법, 및 액정 디바이스

Info

Publication number: KR100204854B1
Application number: KR1019960005486A
Authority: KR
Inventors: 마사노리 다까하시; 리이찌 사이또; 도시미찌 오우찌
Original assignee: 미따라이 하지메; 캐논 가부시끼가이샤
Priority date: 1995-03-03
Filing date: 1996-03-02
Publication date: 1999-06-15
Also published as: EP0730186B1; DE69614732D1; KR960036879A; EP0730186A1; US5936850A

Abstract

회로 보드 접속 구조물은 제1전극 패턴을 갖는 제1기판, 제2전극 패턴을 갖는 제2 기판, 및 제1 및 제2전극 패턴을 전기적으로 접속한 막 회로 부재로 형성된다. 막 회로 부재는 이 부재의 엣지에 더 가까운 노출부의 일부에서 제1전극 패턴에 부분적으로 접속된 노출부를 갖는 리드 전극을 포함한다. 막 회로 부재는 막 회로 부낸의 엣지에 더 가까운 노출부의 일부에서 제2전극 패턴에 부분적으로 접속된 노출부를 갖는 리드 전극을 더 포함한다. 회로 보드 접속 구조물은 액정 디스플레이 디바이스를 포함하며, 다양한 전자 디바이스 내에 설치될 수 있다.

Description

회로 보드 접속 구조물 및 접속 방법, 및 액정 디바이스

제1도는 본 발명의 실시예에 따른 회로 보드 접속 구조물을 포함하는 전자 디바이스의 부분 사시도.

제2도는 제1도에 도시한 접속 구조물의 부분 단면도.

제3도는 본 발명의 실시예에 따른 회로 보드 접속 구조물을 포함하며, 액정 패널의 접속 및 막 회로 부재를 갖는 PCB 보드를 포함하는 액정 디스플레이 디바이스의 평면도.

제4도는 제3도에 도시한 A부분에서의 접속 구조물을 도시한 부분 확대도.

제5도는 제4도에서 B-B' 라인을 따라 취한 단면도.

제6도는 제4도에서 A-A' 라인을 따라 취한 단면도.

제7도는 막 회로 부재와 유리 기판간 접속부를 덮는 수지를 더 포함하는 제6도에 도시한 접속 구조물의 단면도.

제8도는 막 회로 부재의 출력 리드 전극 및 유리 기판 상의 전극 패턴을 접속하는 방법을 예시하는 단면도.

제9도는 막 회로 부재의 입력 리드 적극 및 PCB 보드 상의 전극 패턴을 접속하는 방법을 예시하는 단면도.

제10도는 PCB 보드가 인접 솔더 레지스트보다 큰 높이를 갖는 전극 솔더링부를 갖는 본 발명에 따른 회로 보드 접속 구조물을 도시한 단면도.

제11도는 PCB 보드와 접속된 막 회로 부재의 입력 리드 전극의 파손을 보이는 종래의 회로 보드 접속 구조물을 도시한 단면도.

제12도는 유리 기판에 접속된 막 회로 부재의 출력 리드 전극의 파손을 보이는 종래의 회로 보드 접속 구조물을 도시한 단면도.

* 도면의 주요부분에 대한 부호의 설명

1 : 제1기판 2 : 막 회로 부재

1a, 1b : 유리 기판 3 : 반도체 칩

4 : 제2기판 5 : 수지 코팅

6 : 제1리드 전극 7 : 제2리드 전극

9 : 제2전극 패턴 10 : 제2접속 부재

11 : 제1전극 패턴 12 : 제1접속 부재

13 : 수지 코팅 14,17 : 열압착 본딩 헤드

15 : 가압 시트 20 : 실란트

OP : 개구부 E : 비접속 노출부

본 발명은 컴퓨터 메인 프레임 및 주변장치 등에서 사용되는 다양한 전자 회로에서 사용되는 회로 보드 접속 구조물 및 접속 방법에 관한 것이다.

EL 디스플레이 패널 및 단순 매트릭스형 및 액티브 매트릭스형의 액정 디스플레이 패널과 등과 같이 매트릭스 형태로 배열된 디스플레이 전극을 갖는 평탄 디스플레이 디바이스에서 사용되는 종래의 회로 보드 접속 구조물은 유리 기판이나 디스플레이 디바이스의 플라스틱 기판 상의 접속 전극 및 TAB(테이프 자동 본딩) 방법으로 형성된 테이프 캐리어 패키지(TCP)의 출력 리드 전극을 열압착 방법으로 접속하고, 상기 TCP의 입력 리드 및 인쇄 회로 보드(PCB, 이하 PCB 보드라고도 함)의 접속 전극을 솔더 본딩으로 접속함으로써 형성되었다. 이러한 회로 보드 접속 구조물은 이를 테면 미합중국 특허 제5, 150,231호, 제4, 964,700호, 제5,360,943호, 제5,019,201호 등에 개시되어 있다.

이러한 종래의 접속 구조물의 예를 제11도에 도시하였다. 제11도에서, TCP(2)의 출력 리드 전극(6)은 도시된 바와 같이 베이스막 상에서 패터닝에 의해 형성되어, ACF(비등방성 도전막)(12)로 유리 기판(1b)의 접속 전극(11)에 접속된다. 5는 수지 코팅이며 20은 실란트이다. 한편, TCP(2)의 입력 리드 전극(7)은 제12도에 도시한 바와 같이, 베이스막을 지역적으로 제거함으로서 형성된 개구부에서 지역적으로 노출되며, PCB(4)의 접속 전극의 솔더 지역(10)에 솔더링에 의해서 고착된다. 8은 솔더 레지스트이다.

이러한 접속 구조물에 의해서, 주변 온도가 저온(즉, -20℃)에서 고온(즉, 60℃)으로 변화되는 경우, 유리 기판(1b)과 PCB 보드(4)간 열팽창 계수차에 기인하여 TCP(2) 및 PCB(4)가 위에 배치된 유리 기판(1b)의 일측을 따른 방향으로 TCP(2)내에서 전단력(shearing force)이 발생하기 쉽다. 더욱이, 상기 기술한 바와 같이 출력 리드 전극(6) 및 입력 리드 전극(7)이 고착 접속될 때, 집중된 스트레스를 받는 유리 기판(1b)에 접속된 TCP(2)의 G부분과, PCB 보드 접속 전극의 솔더 지역(10)에 접속되어 있고 집중된 스트레스를 받는 TCP(2)의 노출된 부분 G은 파손되기 쉬워 접속 불량을 초래한다.

더욱이, TCP 상에 장착된 반도체 칩과 TCP의 접속 전극(인너 리드)간 접속부는 손상받기 쉬워 접속 불량을 야기시킨다. 또한 TCP의 출력 리드 전극과 유리 기판간의 본딩 접속이 벗겨지기 쉬워 서로 이격됨으로써 접속 불량을 야기하게 된다.

특히, 10인치 이상의 직경을 갖는 액정 디스플레이 디바이스의 경우, 유리 기판과 PCB 보드간 열팽창 차에 기인하여 크기 변경 또는 편차가 크게 일어난다.

따라서, 본 발명의 주 목적은 주변 온도 변화에 기인한 파손에 견디는 회로 보드 접속 구조물, 이러한 구조물을 제공하는 방법, 및 이러한 접속 구조물을 포함하는 액정 디바이스를 제공하는 것이다.

본 발명에 따라서, 제1전극 패턴을 갖는 제1기판, 제2전극 패턴을 갖는 제2기판, 및 상기 제1 및 제2전극 패턴을 전기적으로 접속하는 막 회로 부재를 포함하며, 상기 막 회로 부재는 이 부재의 엣지에 더 가까운 노출부의 일부에 상기 제1전극 패턴에 부분적으로 접속된 상기 노출부를 갖는 리드 전극을 포함하는 회로 보드 접속 구조물이 제공된다.

본 발명에 따른 회로 보드 접속 구조물에 있어서, 막 회로 부재에는 이 부재의 막 기판의 부분을 제거하여 형성된 개구부에서 노출된 리드 전극이 제공되며, 이 노출된 리드 전극의 일부를 전기 접속용으로 사용하여 비접속된 부분을 남겨두어, 상기 제1기판과 제2기판(유리 기판과 PCB 기판)간의 열팽창 차이에 기인한 전단 스트레스가 막 회로 부재(TCP)내에서 발생하더라도, 상기 비접속된 리드 전극부의 변형 및 신장을 가능하게 하여 막 회로 부재의 파손이나 접속 불량을 방지할 수 있다.

본 발명에 대한 이들 및 기타 목적, 특징 및 잇점은 첨부된 도면에 따라 취한 본 발명의 바람직한 실시예의 하기 설명으로부터 더욱 명백하게 될 것이다.

제1도는 본 발명의 실시예에 따른 회로 보드 접속 구조물을 포함하는 전자 디바이스(액정 디바이스)에 대한 부분 단면도이다.

도면에서, 회로 보드 접속 구조물은 제1전극 패턴(11)을 위에 갖는 제1기판(1), 제2전극 패턴(9)을 위에 갖는 제2기판(4), 및 상기 제1전극 패턴 및 상기 제2전극 패턴을 직접 또는 간접적으로 접속하는 막 회로 부재(2)를 포함한다. 여기서, 간접 접속은 막 회로 부재(2)상에 장착된 집적 회로를 거쳐 제2전극 패턴(9)과 제1전극 패턴(11)이 접속되는 접속 모드를 언급하는 것이다.

막 회로 부재(2)는 적어도 전극 패턴 형성 리드 전극, 및 폴리에스터, 폴리이미드 또는 유리 보강 에폭시 수지 등 비교적 단단한 수지를 포함하는 절연 가용성 막 기판을 포함하는 적층 구조물을 포함한다.

막 회로 부재(2)에는 전극 패턴(11 및 9)가 접속되는 양측 상에 개구부(OP)가 제공되며, 여기에 있는 절연막은 제거하여 이에 리드 전극이 노출되게 하고, 리드 전극의 단부를 덮는 절연막부(2')은 남긴다. 제1도에서, 개구부(OP)는 리드 전극이 배열된 X 방향으로(즉, 리드 전극이 확장하는 Y 방향에 수직한 방향으로) 확장된 홀 형태로 제공된다.

제1리드 전극(6)은 제1접속 부재(12)로 제1전극 패턴(11)에 접속된다. 제2리드 전극(7)은 제2접속 부재(10)로 제2전극 패턴(9)에 접속된다.

제1 및 제2접속 부재(12 및 10)는 노출된 리드 전극부의 안쪽 영역(E)이 아닌 리드 전극의 단부에 가까운 영역(F)에만 배치된다.

리드 전극의 비접속 영역(E)은 리드 전극 또는 막 회로 부재의 가용성 변형을 위한 버퍼 또는 허용 작용을 한다.

제1 및 제2기판(1 및 4)은 바람직하기로는 실리콘 플레이트, 석영 플레이트. 세라믹 플레이트, 사파이어 플레이트, 유리 플레이트, 유리 섬유 보강 에폭시 수지, 또는 폴리이미드 수지 플레이트 등과 같은 단단한 시트재를 포함한다.

제1 및 제2접속 부재(12 및 10)은 열가소성 타입, 열경화성 타입 또는 포토세팅(photosetting) 또는 포토큐러블(photocurable) 타입, 또는 솔더와 같은 비등방성 도전 접착제와 같은 전기도전 물질을 포함할 수 있다.

리드 전극의 노출된 부분의 길이(D)에 관하여, 비접속 노출부의 길이(E)는 소망하기로는 적어도 D/5, 양호하게는 적어도 D/4 및 많아야 D/2, 양호하게 많아야 2D/5일 수 있다.

비교적 작은 정도의 변형을 받는 리드 전극(6 및 7) 중 한 전극은 비접속 노출부(E)를 남기지 않고 접속될 수 있다.

본 발명에 따른 회로 보드 접속 구조물을 포함하는 실시예의 전자 디바이스로서의 액정 디스플레이 디바이스에 대해서 설명한다. 제3도는 상기 기술된 바와 같은 회로 보드 접속 구조물, 즉 A부분을 포함하는 액정 디바이스의 평면도이다.

제3도에서 액정 디스플레이 디바이스의 유리 기판(1a 및 1b)은 액정 디바이스 구동용 반도체 칩(3)을 위에 탑재한 막 회로 부재(2)에 접속되며, 막 회로 부재는 유리 에폭시 PCB 보드(4)에 접속된다. 액정 디스플레이 디바이스는 기판(1a)와 (1b)간에 액정이 배치된 디스플레이 영역을 포함한다.

본 발명에서 사용된 액정은 강유전성(ferroelectrocity) 또는 안티-강유전성를 보이는 키럴 스메틱(chiral smetic) 액정, 또는 준안정 상태를 보이는 키럴 네마틱(chiral nematic) 액정을 포함한다.

액정 디바이스는 두개의 기판 중 단지 하나에만 액정에 인가되는 전계를 공급하기 위한 전극이 설치되는 형태의 것이다.

제4도는 제3도에서 A부분에서 적합하게 사용되는 접속 구조물의 평면도이다. 제4도는 단지 수십개의 출력 리드 전극만을 도시하고 있으나, 실제 액정 디바이스는 수백 이상의 출력 리드 전극을 포함할 수 있다.

유리 기판(11)상의(접속 전극 또는 전극 매트릭스의 스캐닝 전극 또는 데이타 전극의) 전극 패턴(11)과의 접속부에서, 막 회로 부재(2)의 막 기판(절연막)을 제거하여, 출력 리드 전극(6)만이 접속 전극(11)에 접속되는 개구부를 형성한다. 한편, 막 회로 부재(2)의 개구부 설치에 의해 노출된 막 회로 부재의 입력 리드 전극(7)은 솔더링에 의해서 유리 에폭시 PCB 보드(4) 상의 솔더 도금된 접속 전극에 접속된다.

제5도 및 제6도는 본 실시예에 따른 회로 보드 접속 구조물을 또한 예시하기 위해 제4도에서 B-B' 및 C-C' 라인을 따라 각각 취한 단면도이다.

제5도에서, 막 회로 부재(2)의 입력 리드 전극(7)은 막 기판의 개구부를 통해 D범위로 노출된다. 한편, PCB 보드(4) 상의 접속 전극(9)은 솔더 레지스트(8)(즉, 솔더링 또는 솔더 도금 제공시 부재 주위를 보호하기 위한 멜라민 수지 또는 에폭시 수지)의 개구부를 통해 노출되며, 대신에 상기 전극(9)에는 막 회로 부재(2)의 입력 리드 전극(7)의 단부 영역(F) 근처에 대응하는 부분에서 도금된 솔더(10)가 제공된다.

결국, 막 회로 부재(2)의 입력 리드 전극(7)은 영역(F)에서만 솔더(10)을 사용한 접속으로 고착됨과 동시에 영역(E)에는 리드 전극(7)의 비접속 노출 영역을 남기게 된다.

본 실시예에서, 솔더는 접속 부재로서 사용되나, 비등방성 도전 접착제를 사용하여 유사 효과를 나타나게 할 수도 있다.

제6도에서, 막 회로 부재(2)의 출력 리드 전극(6)은 기판 막의 개구부를 통해 D' 영역에서 노출된다.

한편, 유리 기판(1b) 상의 접속 전극(11)은 막 회로 부재(2)의 출력 리드 전극(6)의 단부 영역(F') 근처에 대응하는 부분에서 사전에 비등방성 도전 접착막(12)이 코팅된다.

결국, 막 회로 부재(2)의 출력 리드 전극(6)은 영역(E')에서 리드 전극(6)의 비 접속 노출 영역을 남겨두면서 영역(F')에서만 열본딩에 의해 고착된다. 제6도는 수지 코팅(5)(즉, IC 칩(3) 및 리드 전극(6)을 보호하기 위한 에폭시-페놀릭 수지, 선택적으로 함유되는 실리카 필러)을 도시한 것이다.

제7도는 제6에서 도시한 접속 구조물의 변형예를 도시한 것으로서, 전극 접속부는 부식 저항을 개선하고 전극(6)을 보강하기 위해서 실리콘 수지(silocone resin;13)로 코팅되어, 접속 구조물에 대한 개선된 신뢰성을 제공하게 된다. 전극(6)의 비접속 노출부(E')가 규소 수지(13)로 코팅되더라도, 전극(6)의 비접속부(E')는 규소 수지(13)가 많아야 50도의 고무 강도(rubber hardness)를 가질 경우 변형될 수 있어, 이에 의해서 막 회로 부재(2)에 인가되는 변형 스트레스를 완화시키게 된다. 수지 코팅(13)은 규소 수지와는 달리 많아야 50도의 강도(JIS A 고무 강도)를 갖는 탄성 수지를 또한 포함한다.

즉, 수지 코팅(13)은 바람직한 예로서, (토레이 실리콘 주식 회사로부터 구입 가능한 이를 테면 SE 9140, PRX 305 및 SE 5004(상표)) 규소 수지를 포함하여, 많아야 50도의 고무 강도(JIS A)를 갖는 탄성 수지를 포함하는 것이 바람직하다. 이러한 수지 코팅(13)은 예를 들면, 폴리에스터, 폴리이미드 또는 유리-엑포시 수지를 포함하는 막 회로 부재(2)의 기판을 구성하는 수지보다 훨씬 더 탄력이 있다. 예를 들면, 많아야 50도의 고무 강도는 비교적 소프트한 기판 물질인 폴리에스터 수지의 90A-70D의 쇼어 강도(Shore hardness) 보다 훨씬 낮은 30A-60A의 쇼어 강도에 대강 상응한다.

제8도 및 제9도는 본 발명에 따른 회로 보드 접속 구조물을 제공하는 전극 접속 방법을 도시한 것이다.

제8도는 제6도에 도시한 회로 보드 접속 구조물을 제공하는 방법을 도시한 것이다.

다시 제8도에서, 막 회로 부재(2)의 출력 전극(6)은 D' 영역에서 지역적으로 노출되었다(제6도)

한편, 비등방성 도전 접착막(12)은 막 회로 부재(2)의 출력 리드 전극(6)의 근처의 단부 영역(F')에 대응하는 부분에, 유리 기판(1b) 상의 접속 전극(11) 상에 미리 놓아 둔다.

이어서, 막 회로 부재(2)의 출력 리드 전극(6)의 단부(2')에 더 가까운 부분(제6도의 영역(F'))과, 비등방성 도전 접착막(12)가 위에 놓이게 된 유리 기판(1b) 상의 접속 전극(11)의 부분을 정렬시키도록 위치 정렬을 행한다.

정렬된 상태에서, 영역(F')에 대응하는 위치에서 겹쳐진 전극 구조물은 150-300℃로 가열된 열압착 본딩 헤드(14)에 의해서 가압 시트(15)를 통해 가열됨으로써, 녹게된 접착제(12)에 전극(6 및 11)을 본딩한다.

열압착 본딩 헤드(14)에 의해서 지엽적으로 영역(F')에서만 상대적인 가열로, 영역(E')에서의 비등방성 도전 접착막(12)의 열적 용해가 최소화되어, 따라서 영역(E')에 리드 전극(6)이 고착되는 것을 방지하게 된다.

특정예에서, 가압 시트(15)는 0.05㎜ 두께의 테플론막(니또 덴꼬 주식 회사에 만든 니토플론 넘버 900 U2)였으며, 비등방성 도전 절연막으로 열압착 본딩 헤드가 오염되는 것을 방지하고, 헤드가 약간 경사지는 것과 접속 전극의 미소한 불균일을 흡수하도록 하여 개선된 신뢰성을 제공하도록 사용되었다.

제9도는 제5도에 도시한 회로 보드 접속 구조물을 제공하는 방법을 도시한 것이다.

제9도에서, 막 회로 부재(2)의 입력 리드 전극(7)은 D 영역에서 기판막을 제거함으로써 지엽적으로 노출되었다(제5도)

한편, PCB 보드(4)의 접속 전극(9)에는 막 회로 부재(2)의 입력 리드 전극의 근처 단부(F)에 대응하는 부분에 솔더 레지스트의 개구부가 제공되어 도금된 솔더(10)가 제공된다.

이어서, PCB 보드의 접속 전극 상에 도금된 솔더(10)에 플럭스(flux)를 적용하고, 막 회로 부재(2)의 입력 리드 전극(7)의 단부(2')에 더 가까운 부분(제5도의 영역(F))과, 도금된 솔더(10)가 제공된 PCB 보드(4)의 접속 전극(9)의 부분을 정렬시키도록 위치 정렬을 행한다.

이와 같이 하여 정렬된 상태에서, 솔더 레지스트(8')와 솔더(10)가 샌드위치된 겹친 전극 구조물은 200-300℃로 가열된 열압착 본딩 헤드(17)에 의해서 리드 전극(7)를 통해 가열됨으로써, 접속 전극(7 및 9)을 고착 접속한다. 열압착 본딩시, 리드 전극(7)의 부분(E)는 열압착 본딩 헤드(17)와 솔더 레지스트(8')사이에서 샌드위치되어 있어, 용융된 솔더(10)는 리드 전극(7)의 영역(E)로 유동되는 것을 방지함으로써, 영역(E)에 리드 전극(7)이 고착되는 것을 방지하게 된다.

특정예에서, 막 회로 부재(2)(제6도)에는 출력 리드 전극(6)을 노출하기 위한 2.5㎜의 D' 폭을 갖는 개구부가 제공되었으며, 리드 전극(6)의 비접속 노출 길이(E')는 1.5㎜의 팁 폭을 갖는 열압착 본딩 헤드(14)(제8도)를 사용하여 0.5-1㎜이었다. 한편, 막 회로 부재(제5도에 도시됨)에는 2㎜의 폭 D를 갖는 개구부 및 1.2㎜의 열압착 본딩 헤드(17)를 사용함으로써 0.5-1㎜의 비접속 노출 길이(E)가 제공되었다.

제10도는 도시된 바와 같이, 열압착 본딩 헤드(17)에 의해서 접속되기 바로 전의 PCB 보드(4) 상의 접속 전극(9)과 막 회로 부재(2)의 입력 리드 전극(7)의 상태를 도시한 것이며, 솔더(10)는 주변의 솔더 레지스트(8')의 높이보다 큰 높이를 가져, 헤드에 의해서 열압착 본딩시 리드 전극(7)과 솔더(10)간 접촉이 확실히 되게 함으로써 양호한 접속이 행해지게 된다.

예를 들면, 액정 디스플레이 디바이스에서 페로전기 액정을 사용하는 경우, 본 발명에 따른 회로 보드 접속 구조물은 액정의 정렬을 위해서 액정이 등방성 상태로 있도록 대략 100℃로 고양된 온도를 받는다. 그러나, 본 발명에 따른 회로 보드 접속 구조물은 실온과 상기한 고양된 온도간의 온도차에 기인하여 일어나는 열팽창 차이에 의해 야기되는, 회로 막 부재와 PCB 보드가 배치되어 있는 유리 기판의 일측을 따른 전단 스 트레스에 대해 내구력이 있다. 왜냐하면, 영역(E 및 E')에서 리드 전극(7 및 6)의 비접속 노출부에서의 변형 또는 확장 허용이 가능하기 때문이다.

특정의 예에서, PCB 보드(4)는 저온(즉, -20℃)에서 고온(즉, 60℃)로 주변 온도가 변화하는 경우에도 유리 기판의 일측을 따라 막 회로 부재 내에서 발생하는 전단력을 최소화하기 위해서 유리 기판(1a 및 1b)의 열팽창 계수와 가까운 0.08-0.125(X 10^-2㎝/㎝℃)의 열팽창 계수를 보이는 FR4 그레이드(NEMA 표준에 따라)의 6층 유리-에폭시 보드로 구성되었다. 그러나, 통상적인 특성으로서, 이러한 FR4의 다층 유리-에폭시 보드는 고양된 온도에서 0.02-0.-025%의 열 수축을 야기하기 쉬워, 이것은 유리 기판의 일측을 따른 막 회로 부재 내에서 발생하는 전단력을 증가시키기 쉽게 한다.

이러한 열 수축을 고려하여, 막 회로 부재(2)와의 접속 전에 60℃ 또는 그 이상의 온도에서 PCB 보드(4)를 에이징 처리를 행하는 것이 바람직할 때가 있으며, 이에 의해서 미리 이와 같은 열 수축을 발생시켜 실제 조립시 수축을 감소시키도록 한다.

더욱이, 상기 실시예에서, 막 회로 부재(2)에는 입력 리드 전극 및 출력 리드 전극 모두에 관하여 개구부가 제공되어 있어, 입력 및 출력 리드 전극의 일측에만 이와 같은 개구부를 제공할 수 있다.

상기 기술한 바와 같이, 본 실시예에 따라서, 유리 기판(1a,1b) 및 막 회로 부재(2)간의 접속 및 막 회로 부재(2)와 PCB 보드(4)간의 접속 중 적어도 한 접속에서, 막 회로 부재(2)에는 막 기판의 제거에 의한 개구부가 제공되어 금속 리드 전극을 노출시켜, 이 전극에서 접속부에 가까운 부분만이 접속되게 함으로써 비접속 노출 금속 리드부를 더 남기게 한다. 리드 전극의 비접속 노출부는 영역(E 또는 E')(제5도 또는 제6도에서)에서 리드 전극의 배열 방향으로의 변형 허용 및 영역(E 또는 E')(제5도 또는 제6도에서)에서 확장 방향으로의 확장 허용을 유지한다. 결국, 저온(즉, -20℃)에서 고온(즉, 60℃)로 주변 온도가 변화하여 야기된 유리 기판(1a,1b)와 PCB 보드(4)간의 열팽창에 기인하여, 배열된 막 회로 부재(2) 및 PCB 보드(4)을 따라 유리 기판(1a,1b)의 일측을 따라 전단력이 발생할지라도, PCB 보드(4) 상의 접속 전극에 솔더링으로 고착된 약한 기계 강도를 갖는 노출된 리드 전극의 파손, 막 회로 부재 상에 장착된 반도체 칩과 막 회로 부재의 접속 전극(인너 리드)간 접속의 파손, 및 출력 리드 전극과 유리 기판(1a,1b) 상의 접속 전극(스캐닝 전극 또는 데이타 전극)간 접속이 벗겨지는 등의 문제를 극복할 수 있게 되어, 이에 따라서 사용시 여러 환경에서 개선된 신뢰성을 제공하게 된다.

더욱이, 제4도 및 제5도에 도시한 본 실시예에서, 막 회로 부재(2)의 입력 리드 전극(7)과 PCB 보드(4) 상의 접속 전극(9) 상의 솔더 지역(10)은 유리 기판(1b) 측에 수직한 방향으로 일렬 배열된다. 이러한 구조물에서, 배열된 막 회로 부재(2) 및 PCB 보드(4)를 따라 유리 기판(1b) 측을 따라 막 회로 부재(2) 내에서 전단력이 발생하면, 막 회로 부재(2)의 입력 리드 전극(7)에는 미는 힘이 공급된다. 그러나, 입력 리드 전극(7)에는 본 발명에 따라서 변형 및 확장 허용이 농후한 비접속부가 제공되어 있으므로, 리드 전극의 파손이나 막 회로 부재(2)의 접속 불량이 방지될 수 있다.

상기 기술된 바와 같이, 본 발명에 따라서, 유리 기판과 막 회로 부재간 접속 및 막 회로 부재와 PCB 보드간 접속 중 적어도 한 접속에, 막 회로 부재에는 개구부가 제공되어 있어 막 회로 부재의 리드 전극이 노출됨으로써, 이 리드에서 접속부에 가까운 부분만이 접속되므로 비접속부를 더 남기게 되고, 결국 비접속부는 주변 온도 변화에 의해 야기된 열팽창 차이에 기인한 스트레스를 흡수하게 되고, 이에 의해서 접속부의 파손의 방지로 제품의 개선된 신뢰성을 제공하게 된다.

Claims

회로 보드 접속 구조물에 있어서, 제1전극 패턴을 갖는 제1기판, 제2전극 패턴을 갖는 제2기판, 및 상기 제1 및 제2전극 패턴을 전기적으로 접속하는 막 회로 부재를 포함하며, 상기 막 회로 부재는 이 부재의 엣지에 더 가까운 노출부의 일부에서 상기 제1전극 패턴에 부분적으로 접속된 상기 노출부를 갖는 리드 전극을 포함하는 것을 특징으로 하는 회로 보드 접속 구조물.
제1항에 있어서, 상기 리드 전극은 절연막으로 덮힌 팁(tip) 부분을 갖는 것을 특징으로 하는 회로 보드 접속 구조물.
제1항에 있어서, 상기 리드 전극의 상기 노출부는 D-F ≥ D/5를 만족하는 길이 F의 상기 접속된 부분을 갖는 길이 D를 포함하는 것을 특징으로 하는 회로 보드 접속 구조물.
제3항에 있어서, 관계식 D-F ≤ D/2가 만족되는 것을 특징으로 하는 회로 보드 접속 구조물.
제1항에 있어서, 상기 리드 전극의 상기 노출부는 D/5 ≤ D-F ≤ 2D/5를 만족하는 길이 F의 상기 접속된 부분을 갖는 길이 D를 포함하는 것을 특징으로 하는 회로 보드 접속 구조물.
제1항에 있어서, 상기 리드 전극의 상기 노출부는 D/4 ≤ D-F ≤ D/2를 만족하는 길이 F의 상기 접속된 부분을 갖는 길이 D를 포함하는 것을 특징으로 하는 회로 보드 접속 구조물.
제1항에 있어서, 상기 막 회로 부재는 상기 막 회로 부재의 엣지에 더 가까운 노출부의 일부에서 상기 제2전극 패턴에 부분적으로 접속된 상기 노출부를 갖는 리드 전극을 더 포함하는 것을 특징으로 하는 회로 보드 접속 구조물.
제1항에 있어서, 상기 리드 전극은 절연막으로 덮힌 확장부를 보유하며, 상기 확장부는 상기 제1전극 패턴에 또한 접속되는 것을 특징으로 하는 회로 보드 접속 구조물.
제1항에 있어서, 상기 제1 및 제2기판은 비가요성인 것을 특징으로 하는 회로 보드 접속 구조물.
제1항에 있어서, 상기 제1기판은 키럴 스메틱(chiral smetic) 또는 키럴 네마틱(chiral nematic) 액정이 사이에 배치된 한 쌍의 기판 중 하나인 것을 특징으로 하는 회로 보드 접속 구조물.
제1항에 있어서, 상기 막 회로 부재는 그 위에 집적 회로 칩을 탑재하는 것을 특징으로 하는 회로 보드 접속 구조물.
제11항에 있어서, 상기 집적 회로 칩은 상기 제1전극 및 상기 제2전극 패턴에 전기적으로 접속되는 것을 특징으로 하는 회로 보드 접속 구조물.
회로 보드 접속 구조물에 있어서, 복수의 전극이 한 측을 따라 위에 배열된 제1기판; 제1리드 전극 및 제2리드 전극 및 상기 제1리드 전극 및 상기 제2리드 전극을 전반적으로 덮은 절연막을 포함하는 막 회로 부재; 상기 복수의 전극과 상기 제1리드 전극을 전기적으로 접속하는 제1회로 부재; 상기 제1기판의 한 측에 병렬로 배치되어, 상부에 복수의 전극을 갖는 제2기판; 및 상기 복수의 전극과 상기 제2리드 전극을 전기적으로 접속하는 제2접속 부재를 포함하며, 상기 제1 및 제2리드 전극 중 적어도 하나에는 상기 절연막이 덮혀있지 않은 노출부가 제공되며, 상기 리드 전극의 상기 노출부는 상기 리드 전극의 팁에 더 가까운 부분에서만 상기 제1 또는 제2접속 부재와 접속되는 것을 특징으로 하는 회로 보드 접속 구조물.
제13항에 있어서, 상기 복수의 전극은 상기 제1기판의 상기 측에 수직한 방향으로 확장하고, 상기 측을 따른 방향으로 평행하게 배열되며, 상기 막 회로 부재의 상기 제2리드 전극은 상기 제1기판의 상기 측에 평행한 방향으로 확장하고, 상기 측에 수직한 방향으로 평행하게 배열되는 것을 특징으로 하는 회로 보드 접속 구조물.
제13항에 있어서, 상기 제1 및 제2접속 부재 중 적어도 하나는 비등방성 도전 접착제로 형성되는 것을 특징으로 하는 회로 보드 접속 구조물.
제13항에 있어서, 상기 제2접속 부재는 솔더를 포함하는 것을 특징으로 하는 회로 보드 접속 구조물.
제13항에 있어서, 상기 제1기판은 액정 디스플레이 디바이스의 유리 기판을 포함하며, 상기 막 회로 부재는 상기 액정 디스플레이 디바이스를 구동하기 위한 반도체 디바이스를 탑재한 테이프 캐리어 패키지를 포함하는 것을 특징으로 하는 회로 보드 접속 구조물.
제13항에 있어서, 상기 제2기판 상에 형성된 상기 복수의 전극에는 상기 막 회로 부재 상의 상기 제2리드 전극에 더 가까운 부분에서의 도금된 솔더 및 이 도금된 솔더를 감싸는 솔더 레지스트가 제공되는 것을 특징으로 하는 회로 보드 접속 구조물.
제18항에 있어서, 상기 도금된 솔더는 상기 솔더 레지스터의 높이보다 더 높은 것을 특징으로 하는 회로 보드 접속 구조물.
제13항에 있어서, 상기 제2기판은 60℃ 이상의 온도에서 에이징 처리된 것을 특징으로 하는 회로 보드 접속 구조물.
회로 보드 접속 방법에 있어서, (a) 제1기판의 한 측을 따라 그 위에 배열된 복수의 전극과 막 회로 부재 상의 제1리드 전극을 제1 접속 위치에서 제1접속 부재를 사용하여 전기적으로 접속하는 단계; 및 (b) 상기 제1기판의 상기 측에 병렬로 배치된 제2기판 상에 형성된 복수의 전극과 상기 막 회로 부재 상의 제2리드 전극을 제2접속 위치에서 제2접속 부재를 사용하여 전기적으로 접속하는 단계를 포함하며, 상기 (a) 단계는 상기 제1 접속 위치에서 상기 제1기판 상의 상기 복수의 전극의 한 부분 상에 비등방성 도전 접착제를 배치하고, 상기 제1리드 전극의 단부에 더 가까운 상기 제1리드 전극의 한 부분을 상기 배치된 비등방성 도전 접착제와 정렬시키기 위해서 상기 제1리드 전극을 상기 접착제 상에 겹쳐 놓으며, 열압착 본딩 헤드를 사용하여 상기 겹쳐 놓은 제1리드 전극을 상기 부분에서 열압착하여 수행되는 것을 특징으로 하는 회로 보드 접속 방법.
제21항에 있어서, 상기 단계(b)는 솔더 레지스트로 감싸진 상기 제2 접속 위치에서 상기 제2기판 상의 상기 복수의 전극의 한 부분 상에 솔더를 도금하고, 상기 도금된 솔더에 플럭스(flux)를 도포하고, 상기 제2리드 전극의 단부에 가까운 상기 제2리드 전극의 부분을 상기 도금된 솔더와 정렬시키기 위해서 상기 제2리드 전극을 상기 솔더 상에 겹쳐 놓고, 상기 도금된 솔더와 이 솔더를 감싸는 상기 솔더 레지스터간 경계를 덮는 팁을 갖는 열압착 본딩 헤드를 사용하여 상기 겹쳐 놓은 제2리드 전극을 상기 부분에서 열압착하여 수행되는 것을 특징으로 하는 회로 보드 접속 방법.
액정 디바이스에 있어서, 한 쌍의 기판, 및 이들 기판 사이에 배치된 액정을 포함하며,

상기 한 쌍의 기판 중 하나는 회로 보드 접속 구조물 내에 포함된 제1 및 제2기판 중 하나이며, 상기 회로 접속 구조물은 제1전극 패턴을 갖는 상기 제1기판, 제2전극 패턴을 갖는 제2기판, 및 상기 제1 및 제2전극 패턴을 전기적으로 접속하는 막 회로 부재를 포함하며, 상기 막 회로 부재는 이 부재의 엣지에 더 가까운 노출부의 일부에서 상기 제1전극 패턴에 부분적으로 접속된 상기 노출부를 갖는 리드 전극을 포함하는 것을 특징으로 하는 액정 디바이스.
제23항에 있어서, 상기 액정은 키럴 스메틱 액정인 것을 특징으로 하는 액정 디바이스.