KR100202123B1 - 지연검파회로 및 이를 사용한 저잡음 발진회로 - Google Patents
지연검파회로 및 이를 사용한 저잡음 발진회로 Download PDFInfo
- Publication number
- KR100202123B1 KR100202123B1 KR1019950043686A KR19950043686A KR100202123B1 KR 100202123 B1 KR100202123 B1 KR 100202123B1 KR 1019950043686 A KR1019950043686 A KR 1019950043686A KR 19950043686 A KR19950043686 A KR 19950043686A KR 100202123 B1 KR100202123 B1 KR 100202123B1
- Authority
- KR
- South Korea
- Prior art keywords
- high frequency
- frequency signal
- oscillation output
- low frequency
- delay
- Prior art date
Links
- 230000010355 oscillation Effects 0.000 title claims abstract description 74
- 238000001514 detection method Methods 0.000 title claims abstract description 24
- 230000003111 delayed effect Effects 0.000 claims abstract description 9
- 230000002159 abnormal effect Effects 0.000 claims description 7
- 238000000034 method Methods 0.000 claims description 5
- 230000001360 synchronised effect Effects 0.000 claims description 4
- 230000005856 abnormality Effects 0.000 claims 3
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 230000001934 delay Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- RDYMFSUJUZBWLH-UHFFFAOYSA-N endosulfan Chemical compound C12COS(=O)OCC2C2(Cl)C(Cl)=C(Cl)C1(Cl)C2(Cl)Cl RDYMFSUJUZBWLH-UHFFFAOYSA-N 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 231100000989 no adverse effect Toxicity 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/02—Automatic control of frequency or phase; Synchronisation using a frequency discriminator comprising a passive frequency-determining element
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/113—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using frequency discriminator
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
본 발명은 지연검파회로 및 이를 사용한 저잡음 발진회로에 관한 것으로서, VCO의 발진출력을 2개의 고주파 혼합기에 공급하는데 있어서 한쪽의 고주파 혼합기의 전단계에 설치한/2 이상기에 의해 직교성을 부여하고, 각 주파수 혼합기의 출력전압으로부터 LPF에 의해 고주파 성분을 제거하고 또한 HPF에 의해 직류성분을 제거하며, 각 저주파 혼합기의 출력전압은 위상잡음성분의 2승에 비례하는 2차위상 잡음성분과, 위상잡음성분에 비례하고 지연기의 지연량에 의존하는 일차위상 잡음성분을 포함하며, 한쪽의 저주파 혼합기의 출력전압으로부터 다른쪽의 저주파 혼합기의 출력전압을 뺌으로써 2차위상 잡음성분을 상쇄하고 일차위상 잡음성분으로부터 지연량
Description
제1도는 본 발명의 제 1 실시예에 따른 저잡음 발진회로의 구성을 나타내는 블록도.
제2도는 본 발명의 제 2 실시예에 관련된 저잡음 발진회로의 구성을 나타낸 블록도,
제3도는 본 발명의 각 실시예의 응용예를 나타낸 블록도,
제4도는 제 1 종래예에 관련된 저잡음 발진회로의 구성을 나타낸 블록도,
제5도는 제 2 종래예에 관련된 저잡음 발진회로의 구성을 나타낸 블럭도이다.
* 도면의 주요부분에 대한 부호의 설명
10 : 전압제어 발진기 12 : 지연기
14, 14-1, 14-2 : 고주파 혼합기 16, 16-1, 16-2, 38 : 로퍼스필터
18 : 전압제어 지연기 22 : 지연검파기
24 : 이상기 26-1, 26-2 : 하이퍼스필터
28-1, 28-2 : 저주파 혼합기 30 : 감산기
32 : 분주기 34 : 위상비교기
36 : 기준신호선 40 : 합성기
본 발명은 지연검파회로에 관한 것으로서, 특히 이를 사용한 저잡음 발진회로에 관한 것이다.
제4도에서는 종래예에 관련된 저잡음 발진회로의 구성이 나타나 있다. 본 도면에 나타낸 회로는 예를들면발진기의 위상잡음의 저감법, 소쿠타 이외 공저, 전자정보 통신학회 춘게 전국대회(1989년), 제 1분책, A-56항, 1989년 3월 등에 개시되어 있다.
종래예에 있어서는 전압제어 발진기(voltage controlled oscillater : VCO) (10)의 발진출력이 한쪽에서는 직접, 다른 쪽에서는 지연기(delayunit) (12)를 통해서 고주파 혼합기(hign frequency mixer)(14)에 공급되고 있다. 고주파 혼합기(14)는 VCO(10)의 발진출력과 지연기(12)의 출력을 혼합해 그 결과를 로퍼스필터(LPF)(16)에 공급한다. LPF(16)는 고주파 혼합기(14)의 출력에서 혼합에 따라 발생하는 고주파 성분을 제거한다. LPF(16)는 그 결과 얻어진 전압을 VCO(10)에 그 제어전압으로서 공급한다. VCO(10)는 이 제어전압의 값에 따른 주파수에서의 발진이다. 따라서 VCO(10)의 발진출력전압을
V(t) = Acos(t+(t))
로 나타낸 경우, LPF(16)의 출력전압 Vp(t)는
Vp(t) = 1/2A2 cos
-1/2A2sin ((t)-(t-))
로 나타낼 수 있다. 단 A,및(t)는 VCO(10)의 발진출력전압의 진폭, 각주파수 및 위상변동분이고,는 지연기(12)의 지연량(delaytime)이다. 본 종래예에 있어서는 상기한 문헌에 개시되어 있는 바와같이 (2m-1)/2를 목표로서 지연기(12)의 지연량를 제어하는 한편, LPF(16)의 출력전압 VP(t)를 사용해서 VCO(10)의 발진주파수를 제어함으로써 잡음을 줄일 수 있다.(m은 정수).
그러나 종래예에서는 주위온도변화나 해가 지남에 따라 지연기(12)의 지연량가 변동한 경우, 충분한 잡음 감소효과를 얻을 수 없다는 문제가 있다. 또한 신디사이저로 사용하는 경우와 같이 VCO(10)의 발진주파수(각(角)주파수)를 적절하게 변경해서 사용하는 용도(application)에 있어서는 발진주파수의 변경에 따른 지연기(12)의 지연량의 최적 동작점(2m-1)/2로부터 벗어난다는 문제점이 있다.
이와같은 문제점을 해결가능한 기술로서는 예를들면 특개평 3-140030호 공보에 개시된 회로구성이 있다. 제5도에서는 본 공보에 개시된 저잡음 발진회로의 한 구성예를 나타내고 있다.
본 종래예에 있어서는 VCO(10)의 발진출력전압 V(t)이 한쪽에서는 직접, 다른쪽에서는 전압제어 지연기(voltage controlled delay unit)(18)가 통하고 고주파 혼합기(14)에 공급되고 있다. 고주파 혼합기(14)의 출력전압은 VCO(10)에 제어전압으로서 공급되어 있다. 본 도면에서는 고주파 성분을 무시하고 있다. 즉, 고주파 혼합기(14)의 출력을 Vp(t)로 나타내고 있다.
또한 전압제어 지연기(18)는 그 지연량를 전압적으로 재어가능한 지연기이다. 그 제어전압으로서는 고주파 승산기(14)의 출력 VP(t)을 LPF(20)에 의해 여파해서 얻어지는 전압이 사용되고 있다. LPF(20)의 차단(cut off)주파수는 고주파 혼합기(14)의 발진출력 Vp(t)으로부터 위상잡읍성분, 즉 상기한 Vp(t)식의 우변 제 2 항을 제거하고, 직류성분(우변 제 1 항)만을 통과하도록 설정되어 있다. 여기에서 고주파 혼합기(14)의 출력전압 Vp(t)에 포함되는 직류전압은 전압제어 지연기(18)의 지연량에 의존하고 있기 때문에 LPF(20)를 포함하는 피드백루프의 감도가 충분히 높으면 전압제어 지연기(18)의 지연량를 항상 최적동작점(2m-1)/2로 유지할 수 있다.
제5도에 나타낸 제 2종래예는 지연량를 항상 최적동작점(2m-1)/2로 유지할 수 있다는 점에서 제4도에 나타낸 제 1종래예에 비해 뛰어나다, 그러나 제 2 종래예에 있어서는 고주파 혼합기(14)의 출력을 전압제어 지연기(18)에 피드백하기 위한 피드백루프가 필요하게 된다.
또한 통상 LPF(20)만으로는 충분한 감도를 얻을 수 없기 때문에 이 피드백루프상에 직류증폭기가 필요하게 된다. 도한 전압제어 지연기를 구성하기 위해서는 바랙터(varactor) 등의 전압제어 전자소자(voltage controlled electronic device)가 필요하게 되지만 이러한 소자는 집적회로화에 부적합하고 장치의 집적화소형화에 지장이 된다.
본 발명은 지연기의 전압제어를 실시하지 않고 따라서 그 제어를 위한 피드백루프를 사용하지 않고 저잡음 발진회로를 실현하고, 나아가서는 장치의 집적화, 소형화를 실현하는 것을 목적으로 한다.
본 발명의 제 1관점은 VCO의 발진출력을 지연검파하는 지연검파회로로서 이하를 구비한다;
a) 상기 발진출력과, 상기 발진출력을 소정시간 지연시킴으로써 얻어지는 지연(delayed) 발진출력을 혼합함으로써 제 1 고주파(high frequency)신호를 생성하는 제 1 고주파 혼합기;
b) 상기 지연발진출력과, 상기 발진출력 또는 상기 지연발진출력을/2라디언으로 이상시킴으로써 얻어지는 이상(phase-shifted) 발진출력을 혼합함으로써 제 2 고주파신호를 생성하는 제 2 고주파 혼합기;
c) 제 1 고주파신호에 포함되는 직류성분 및 위상잡음성분을 제 2 고주파 신호에 포함되는 위상잡음성분에 혼합함으로써 제 1 고주파(low frequency)신호를 생성하는 제 1 저주파 혼합기;
d) 제 2 고주파신호에 포함되는 직류성분 및 위상잡음성분을 제 1 고주파신호에 포함되는 위상잡음성분에 혼합함으로써 제 2 저주파신호를 생성하는 제 2 저주파혼합기; 및
e) 제 2 저주파신호에 의거 제 1 저주파신호에 포함되는 일차위상잡음 성분에서 지연기의 지연량으로의 의존성을 제거함으로써 상기 의존성을 가지지 않는 상기 제어전압을 생성하는 가감산수단.
본 발명의 제 2 관점은 저잡음 발진회로로서 상기 VCO 및 제 1관점에 관련된 지연검파회로를 구비한다.
본 발명의 제 3 관점은 저잡음발진회로로서 이하를 구비한다.
a) 상기 VCO;
b) 제 1 관점에 관련된 저잡음 발진회로를 포함하고 상기 VCO의 발진주파수를 목표값으로 동기하는 주파수 동기루프(frequency locked loop); 및
c) 상기 VCO의 발진위상을 목표값으로 동기하는 위상 동기루프(phase locked loop).
본 발명에 있어서는 제 1 및 제 2 고주파 혼합기가 사용된다. 제 1 및 제 2 고주파 혼합기는 모두 입력되는 2종류의 신호를 혼합해 그 결과를 출력하는 기능을 가지고 있다. 제 1 및 제 2 고주파 혼합기에 대해서는 VCO의 발진출력 및 이를 소정시간 지연시킨 신호를 공급한다. 단 제 2고주파 혼합기에 공급하는 신호중 한가지에 대해서는 공급에 앞서/2라디언으로 이상시킨다. 이 이상처리에 의해 제 1 고주파 혼합기의 출력(제 1 고주파 신호)과 제 2 고주파 혼합기의 출력(제 2 고주파신호)사이에 직교성이 발생한다.
제 1 저주파 혼합기는 제 1 고주파 신호에 포함되는 위상잡음성분에 혼합한다. 제2저주 혼합기는 제2고주파 신호에 포함되는 직류성분 및 위상잡음 성분을 제 2 고주파 신호에 포함되는 직류성분 및 위상잡음 성분을 제 1 고주파 신호에 포함되는 위상잡음 성분에 혼합한다. 따라서 제 1 및 제 2 저주파 혼합기의 출력(각각 제 1 및 제 2 저주파 신호)에는 직류성분과 위상잡음 성분을 혼합한 성분(일차 위상잡음 성분)과 위상잡음 성분끼리의 혼합된 성분(2차위상 잡음성분)이 포함된다. 또한 상기한 바와같이 제 1 고주파 신호와 제 2 고주파 신호가 직교하고 있기 때문에 제 1 저주파 신호에 포함되는 일차위상 잡음성분과 제 2 저주파 신호에 포함되는 일차위상 잡음성분도 직교한다.
이와같이 제 1 및 제 2 저주파신호에 포함되는 일차위상 잡음성분은 상호 직교하고 있기 때문에 이 관계를 이용해서 일차위상 잡음성분에 있어서 지연량으로의 의존성을 제거할 수 있다. 이것은 지연기의 지연량에 의존하지 않는 일차위상 잡음성분을 얻을 수 있는 것, 나아가서는 이 일차위상 잡음성분을 VCO의 제어전압으로서 사용함으로써 전압제어 지연기나, 이를 위해 백업루프를 없애는 것을 의미하고 있다. 따라서 본 발명에 있어서는 고주파 혼합기의 출력을 피드백해서 지연량을 제어할 필요가 없게 되고 피드백루프를 구성하는 LPF나 직류 증폭기를 폐지할 수 있고, 전압제어 지연기를 구성하는 데 있어 필요한 바랙터 등의 소자를 사용하지 않아도 되기 때문에 종래에 비해 집적화, 소형화가 진척된 저잡음 발진회로를 실현할 수 있다.
또한 제 1 및 제 2 저주파 신호는 모두 2차 위상잡음 성분을 포함하고 있기 때문에 제 2 저주파 신호에 의거 제 1 저주파 신호로부터 2차 위상잡음 성분을 제거할 수 있다. 따라서 2차 위상잡음 성분에 의한 악영향도 발생하지 않는다.
또한 제 1 및 제 2 고주파 성분중의 직류성분 및 위상잡음 성분을 제거하는 수단으로서는 고주파 성분을 제거가능한 로퍼스 필터를 사용하면 좋다. 그 결과로부터 직류성분을 제거하기 위해서는 하이퍼스 필터를 사용하면 좋다.
[실시예]
이하 본 발명의 적합한 실시예에 대해 도면에 의거 설명한다. 또한 제4도 및 제5도에 나타낸 종래예와 도일한 구성에서는 동일한 부호를 달아 설명을 생략한다.
제1도에는 본 발명의 제 1실시예에 관련된 저잡음 발진회로의 구성이 나타나 있다. 본 실시예에 있어서는 VCO(10)의 발진출력전압 V(t)이 지연검파회로(22)에 공급되어 있고, 또한 지연검파회로(22)로부터 출력되는 전압 Vout이 VCO(10)에 제어전압으로서 공급되어 있다.
지연검파회로(22)는 2개의 고주파 혼합기(14-1,14-2)를 가지고 있다.
VCO(10)의 발진출력전압V(t)은 전압 V1(t)으로서 고주파 혼합기 (14-1)에 공급하는 한편, 지연기(12)나/2 이상기(/2 phase shifter)(24)에도 공급된다. 지연기(12)는 VCO(10)의 발진출력전압 V(t)을 지연량만큼 지연시키고 전압 V2(t)로서 고주파 혼합기(14-1, 14-2)에 공급한다./2위상기(24)는 VCO(10)의 발진출력전압 V(t)을/2라디언만큼 위상시키고 전압 V3(t)로서 고주파 혼합기(14-2)에 공급한다. 고주파 혼합기(14-1)는 전압 V1(t)와 V2(t)를 혼합하고 그 결과 얻어진 전압 VP1(t)를 출력한다. 고주파 혼합기(14-2)는 전압 V2(t)와 V3(t)를 혼합하고 그 결과 얻어진 전압 VP2(t)를 출력한다.
여기서 VCO(10)의 발진출력전압 V(t)를 상기한 식에 따라 나타내면 고주파 혼합기(14-1, 14-2)에 공급되는 전압 V1(t)~V3(t)은 각각
V1(t) = Acos(t+(t))
V2(t) = Acos((t-)++(t-))
V3(t) = Acos(t+(t)-/2)
로 나타낼 수 있다.
따라서 고주파 혼합기(14-1)에서 얻어지는 전압 VP1(t)은
VP1(t) = Acos(t+(t))
Acos((t-)++(t-))
=1/2A2 cos(2t- +(t)+(t-))
+1/2A2 cos( +(t)-(t-))
=1/2A2 cos(2t- +(t)+(t-))
+1/2A2 cos cos((t)-(t-))
-1/2A2 sin sin((t)-(t-))
로 나타낼 수 있다.
여기서(t)-(t-)은 상당히 작기 때문에 근사적으로
cos((t)-(t-))=1
sin((t)-(t-))=(t)-(t-)
가 성립하기 때문에 상기한 VP1(t)의 식은
VP1(t) = 1/2A2 cos(2t- +(t)+(t-))
+1/2A2 cos
-1/2A2sin ((t)-(t-))
로 변형할 수 있다.
마찬가지로 고주파 혼합기(14-2)로부터 얻어지는 전압 VP2(t)는
VP2(t) = Acos(t+(t)-/2)
Acos((t-)++(t-))
=1/2A2 cos(2t- +(t)+(t-)-/2)
+1/2A2 cos( +(t)-(t-)-/2)
=1/2A2 cos(2t- +(t)+(t-)-/2)
+1/2A2 cos( -/2)cos((t)-(t-))
-1/2A2 sin( -/2)sin((t)-(t-))
=1/2A2 sin(2t- +(t)+(t-))
+1/2A2 sin cos((t)-(t-))
+1/2A2 costsin((t)-(t-))
=1/2A2 sin(2t +(t)+(t-))
+1/2A2 sin
+1/2A2 cos ((t)-(t-))
로 나타낼 수 있다.
이 고주파 혼합기(14-1, 14-2)의 후단에는 각각 LPF(16-1, 16-2)가 설치되어 있다. LPF(16-1, 16-2)는 고주파 혼합기(14-1, 14-2)로부터 출력되는 전압 VP1(t) 또는 VP2(t)로부터 고주파 성분을 제거한다. 따라서 LPF(16-1)에서 출력되는 전압(VLF1, LPF16-2)으로부터 출력되는 전압 VLF2는
VLF1 = 1/2A2 cos
-1/2A2 sin ((t)-(t-))
VLF2 = 1/2A2 sin
+1/2A2 cos ((t)-(t-))
로 나타낼 수 있다.
LPF(16-1, 16-2)의 다음 단계는 하이퍼스필터(HPF)(26-1, 26-2) 및 저주파 혼합기(28-1, 28-2)가 설치되어 있다. HPF 26-1는 LPF 16-1의 출력전압 VLF1에서 직류성분을 제거하고 HPF 26-2는 LPF 16-2의 출력전압 VLF2에서 직류성분을 제거한다. 따라서 HPF(26-1, 26-2)에 의해 얻어진
전압 VHF1 및 VHF2는
VHF1 = -1/2A2 sin ((t)-(t-))
VHF2 = 1/2A2 cos ((t)-(t-))
로 나타낼 수 있다.
저주파 혼합기(28-1)는 전압 VLF1과 VLF2를 혼합해 그 결과 얻어진 전압 VM01를 감산기(30)에 공급한다. 저주파 혼합기(28-2)는 전압 VLF2와 VLF1을 혼합해 그 결과 얻어진 전압 VM02를 감산기(30)에 공급한다. 전압 VM01는,
VM01 = 1/4A4 cos2 ((t)-(t-))
-1/4A4 sin cos ((t)-(t-))2
로 나타낼 수 있고, 전압 VM02는
VM02 = -1/4A4 sin2 ((t)-(t-))
-1/4A4 sin cos ((t)-(t-))2
로 나타낼 수 있다.
여기서 전압(VM01, VM02)을 나타낸 식의 우변 제 1 항은 위상 잡음성분(t)-(t-)에 대해 일차 성분이고(일차위상 잡음성분), 우변 제 2 항은 2차 성분이다.(2차 위상 잡음 성분). 또한 전압(VM01, VM02)에 포함되는 일차위상 잡음성분은 모두 지연기(12)의 지연상에 의존하고 있지만 고주파 혼합기(14-2)의 전단계에/2이상기(24)가 설치되어 있기 때문에 전압 VM01의 일차위상 잡음성분이 cos2 에 비례하고 있는 것에 대해 전압 VM02의 일차위상 잡음성분이 sin2 에 비례하고 있다.
따라서 감산기(30)에 있어서 전압 VM01에서 전압 VM02를 뺌으로서 2차 위상 잡음성분을 상쇄할 수 있음과 동시에 일차위상 잡음성분에 있어서 지연량으로의 의존성을 상쇄할 수 있다. 즉,
VOUT = 1/4A4 sin2 ((t)-(t-))
+1/4A4 cos2 ((t)-(t-))
=1/4A4 ((t)-(t-))
의 식으로 나타내는 전압 VOUT를 감산기(30)에 의해 얻을 수 있다. 이 전압 VOUT를 VCO(10)에 제어전압해서 공급함으로써 전압제어 지연기를 사용하지 않고 저잡음 발진회로를 실현할 수 있다.
또한 본 실시예에 있어서 고주파 혼합기(14-1, 14-2)는 종래예와 같은 더블밸런스드믹서(2중평행 혼합기) 등으로 실현할 수 있다. 또한/2위상기(24)는 고주파 혼합기(14-1)의 출력전압 VP1(t)과 고주파 혼합기(14-2)의 출력전압 VP2(t) 사이에 위상의 직교관계를 발생시키기 위한 것이기 때문에 제2도에 나타낸 바와 같이 지연기(12)와 고주파 혼합기 (14-2)와의 사이에 설치하도록 해도 제1도의 회로와 같은 효과를 얻을 수 있다.
제3도에서는 상기한 실시예의 회로의 응용예를 나타내고 있다. 이 응용예에 있어서는 VCO(10)의 발진출력이 분주기(frequency divider)(32)에 의해 분주되고, 위상비교기(phase comparator)(34)에 공급되고 있다. 위상비교기(34)에는 또한 기준신호원(reference signal source)(36)으로부터 공급되는 기준신호도 공급되고 있다. 위상비교기 (34)는 분주기(32)의 출력과 기준신호원(36)의 출력을 위상비교하고 그 결과를 루프를 안정시키기 위한 LPF(38)를 통해 합성기(combiner)(40)에 공급하고 있다. 합성기(40)는 지연검파회로(22)의 출력, 즉 제어전압 VOUT와,LPF(38)의 출력을 합성하고 그 결과 얻어지는 전압 VCO10에 공급한다. 이와같은 구성을 채용함으로써 본발명에 따른 주파수 동기루프를 종래 공지한 위상 동기루프와 결합할 수 있다.또한 상기한 실시예에서는 감산기(30)를 사용하고 있지만 저주파 혼합기(28-1, 28-2)에 극성을 반전하는 기능을 부여함으로써 감산기(30)대신 가산기를 사용할 수 있다.
이상 설명한 바와 같이 본 발명에 의하면 고주파 혼합기를 2개 사용하면 VCO 또는 지연기의 출력을/2라디언 이상시키는 이상기에 의해 제 1 고주파 혼합기의 출력과 제 2 고주파 혼합기의 출력에 직교성을 부여하고 이 직교성을 이용해서 지연량에 의존하지 않는 일차위상 잡읍성분을 얻도록 했기 때문에 이 일차위상 잡읍성분을 VCO의 제어전압으로서 사용하고 저잡음 잘진을 실현할 수 있다. 따라서 고주파 혼합기의 출력을 피드백해서 지연기의 지연량을 제어할 필요가 없게 되고 피드백푸크를 구성하는 LPF나 직류증폭기를 폐지할수 있고, 전압제어 지연기를 구성하는데 필요한 바랙터 등의 소자를 사용하지 않아도 되기 때문에 종래에 비해 집적화, 소형화가 진척된 저잡음 잘진회로를 실현할 수 있다.
Claims (12)
- 제어전압의 값에 따른 주파수로 발진하는 전압제어 발진기의 발진 출력을 지연검파하는 지연검파회로로서, 상기 발진출력과, 상기 발진출력을 소정시간 지연시킴으로써 얻어지는 지연발진출력을 혼합함으로써, 제 1 고주파신호를 제 1 저주파 혼합기; 상기 지연발진출력과, 상기 발진출력 또는 상기 지연발진 출력을/2라디언 이상시킴으로써 얻어지는 이상 발진 출력을 혼합함으로써 제 2 고주파신호를 생성하는 제 2 고주파 혼합기; 제 1 고주파 신호에 포함되는 직류성분 및 위상잡음성분을 제 2 고주파신호에 포함되는 위상 잡음성분에 혼합하므로써 제 1 저주파 신호를 생성하는 생성하는 제 1조주파 혼합기; 제 2 고주파신호에 포함되는 직류성분 및 위상잡음 성분을 제 1 고주파 신호에 포함되는 위상잡음 성분에 혼합함으로써 제 2 저주파 신호를 생성하는 제 2 저주파혼합기; 및 제 2 저주파신호에 의거 제 1 저주파신호에 포함되는 일차위상 잡음성분으로서 지연기의 지연량으로의 의존성을 제거함으로써 상기 의존성을 가지지 않는 상기 제어전압을 생성하는 가감산수단을 구비하는 것을 특징으로 하는 지연검파회로.
- 제1항에 있어서, 상기 발진출력을 소정시간 지연시킴으로써 지연발진출력을 생성하는 지연기; 및 상기 발진출력을/2라디언 이상시킴으로써 이상발진출력을 생성하는 이상기를 구비하는 것을 특징으로 하는 지연검파회로.
- 제1항에 있어서, 상기 발진출력을 소정시간 지연시킴으로써 지연발진출력을 생성하는 지연기; 및 상기 지연발진출력을/2라디언 이상시킴으로써 이상발진출력을 발생하는 이상기를 구비하는 것을 특징으로 하는 지연검파회로.
- 제1항에 있어서, 가감산수단이 제 2 저주파신호에 의거 제 1 저주파신호로부터 2차위상 잡음성분을 제거하는 것을 특징으로 하는 지연검파회로.
- 제1항에 있어서, 제 1 및 제 2 저주파 혼합기에 의한 혼합처리에 앞서 상기 발진출력의 고주파를 상당하는 성분을 제 1 저주파 신호로부터 제거하는 제 1 로퍼스필터를 구비하는 것을 특징으로 하는 지연검파회로.
- 제5항에 있어서, 제 2 저주파 혼합기에 의한 혼합처리에 앞서 제 1 로퍼스필터를 지난 제 1 고주파신호로부터 직류성분을 제거하는 제 1 바이패스필터를 구비하는 것을 특징으로 하는 지연검파회로.
- 제1항에 있어서, 제 1 및 제 2 저주파 혼합기에 의한 혼합처리에 앞서 상기 발진출력의 고주파에 상당하는 성분을 제 2 고주파 신호로부터 제거하는 제 2 로퍼스필터를 구비하는 것을 특징으로 하는 지연검파회로.
- 제7항에 있어서, 제 1 저주파 혼합기에 의한 혼합처리에 앞서 제 2 로퍼스필터를 지난 제 1 고주파 신호로부터 직류성분을 제거하는 제 2 바이패스필터를 구비하는 것을 특징으로 하는 지연검파회로.
- 제5항에 있어서, 제 1 및 제 2 저주파 혼합기에 의한 혼합처리에 앞서 상기 발진출력의 고주파에 상당하는 성분을 제 2 고주파 신호로부터 제 2 로퍼스필터를 구비하는 것을 특징으로 하는 지연검파회로.
- 제9항에 있어서, 제 1 저주파 혼합기에 의한 혼합처리에 앞서 제 2 로퍼스필터를 지난 제 2 고주파신호로부터 직류성분을 제거하는 제 2 바이패스필터를 구비하는 것을 특징으로 하는 지연검파회로.
- 제어전압의 값에 따른 주파수로 발진하는 전압제어 발진기; 및 상기 전압제어 발진기의 발진출력을 지연검파하는 지연검파회로를 구비하는 저잡음 발진회로에 있어서, 상기 지연검파회로가 a) 상기 발진출력과 상기 발진출력을 소정시간 지연시킴으로써 얻어지는 지연발진출력을 혼합함으로써 제 1 고주파신호를 생성하는 제 1 고주파 혼합기; b)상기 지연발진출력과, 상기 발진출력 또는 상기 지연발진출력을/2라디언 이상시킴으로써 얻어지는 이상발진출력을 혼합함으로써 제 2 고주파신호를 생성시키는 제 2 고주파 혼합기; c)제 1 고주파신호에 포함되는 직류성분 및 위상잡음성분을 제 2 고주파신호에 포함되는 위상잡음성분에 혼합함으로써 제 1 저주파신호를 생성하는 제 1 저주파혼합기; d) 제 2 고주파신호에 포함되는 직류성분 및 위상잡음성분을 제 1 고주파신호에 포함되는 위상잡음성분에 혼합함으로써 제 2 저주파신호를 생성하는 제 2 저주파 혼합기; 및 e) 제 2 저주파신호에 의거 제 1 저주파신호에 포함되는 일차위상잡음성분으로부터 지연기의 지연량으로의 의존성을 제거함으로써 상기 의존성을 가지지 않는 상기 제어전압을 생성하는 가감산수단을 구비하는 것을 특징으로 하는 저잡음 발진회로.
- 제어전압의 값에 따른 주파수로 발진하는 전압제어 발진기; 상기 전압제어 발진기의 발진주파수를 목표값으로 동기하는 주파수의 동기루프; 및 상기 전압제어 발진기의 발진위상을 목표값으로 동기하는 위상 동기루프를 구비하는 저잡음 발진회로에 있어서, 상기 주파수 동기루프가, a) 상기 발진출력과 상기 발진출력을 소정시간 지연시킴으로써 얻어지는 지연발진출력을 혼합함으로써 제1고주파신호를 생성하는 제 1 고주파 혼합기; b) 상기 지연발진출력과, 상기 발진출력 또는 상기 지연발진출력을/2라디언 이상시킴으로써 얻어지는 이상발진출력을 혼합함으로써 제2고주파신호를 생성하는 제2고주파 혼합기 ; c) 제1고주파신호에 포함되는 직류성분 및 위상잡음성분을 제 2 고주파신호에 포함되는 위상잡음성분에 혼합함으로써 제 1 저주파신호를 생성하는 제 1 저주파 혼합기; d) 제 2 고주파신호에 포함되는 직류성분 및 위상잡음성분을 제 1 고주파신호에 포함되는 위상잡음성분에 혼합함으로써 제 2 저주파신호를 생성하는 제 2 저주파 혼합기; 및 e) 제 2 저주파신호에 의거 제 1 저주파신호에 포함되는 일차위상잡음성분 및 지연기의 지연량으로의 의존성을 제거함으로써 상기 의존성을 가지지 않는 상기 제어전압을 생성하는 가감산수단을 구비하는 것을 특징으로 하는 저잡음 발진회로.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP95-6265 | 1995-01-19 | ||
| JP7006265A JP2768645B2 (ja) | 1995-01-19 | 1995-01-19 | 低雑音発振回路用遅延検波回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960030554A KR960030554A (ko) | 1996-08-17 |
| KR100202123B1 true KR100202123B1 (ko) | 1999-06-15 |
Family
ID=11633624
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950043686A KR100202123B1 (ko) | 1995-01-19 | 1995-11-21 | 지연검파회로 및 이를 사용한 저잡음 발진회로 |
Country Status (10)
| Country | Link |
|---|---|
| US (1) | US5521557A (ko) |
| EP (1) | EP0723340B1 (ko) |
| JP (1) | JP2768645B2 (ko) |
| KR (1) | KR100202123B1 (ko) |
| CN (1) | CN1085450C (ko) |
| AU (1) | AU693964B2 (ko) |
| CA (1) | CA2158809C (ko) |
| DE (1) | DE69600172T2 (ko) |
| HK (1) | HK1005633A1 (ko) |
| TW (1) | TW287333B (ko) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3406439B2 (ja) * | 1995-10-24 | 2003-05-12 | 株式会社アドバンテスト | 可変遅延回路の遅延時間測定装置 |
| US5661439A (en) * | 1996-07-11 | 1997-08-26 | Northrop Grumman Corporation | Method and apparatus for cancelling phase noise |
| EP1402642B1 (en) * | 2001-05-31 | 2005-09-07 | Koninklijke Philips Electronics N.V. | Frequency locked loop, clock recovery circuit and receiver |
| WO2004077315A1 (en) * | 2003-02-25 | 2004-09-10 | Koninklijke Philips Electronics N.V. | Method and circuit arrangement for determining power supply noise |
| WO2008006242A1 (fr) * | 2006-07-04 | 2008-01-17 | Zte Corporation | Procédé et dispositif de détection d'une phase à haute précision |
| CN1937485B (zh) * | 2006-10-30 | 2010-09-08 | 烽火通信科技股份有限公司 | 一种高速信号相位控制方法和装置 |
| US7501905B2 (en) * | 2006-12-13 | 2009-03-10 | Advantest Corporation | Oscillator circuit, PLL circuit, semiconductor chip, and test apparatus |
| US9425808B1 (en) * | 2015-06-05 | 2016-08-23 | Texas Instruments Incorporated | Frequency detector |
| NL1042961B1 (en) * | 2018-08-22 | 2020-02-27 | Zelectronix Holding Bv | Oscillator phase_noise reduction |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4092606A (en) * | 1977-06-21 | 1978-05-30 | Lovelace Alan M Acting Adminis | Quadraphase demodulation |
| US4336505A (en) * | 1980-07-14 | 1982-06-22 | John Fluke Mfg. Co., Inc. | Controlled frequency signal source apparatus including a feedback path for the reduction of phase noise |
| US4470145A (en) * | 1982-07-26 | 1984-09-04 | Hughes Aircraft Company | Single sideband quadricorrelator |
| JP2800047B2 (ja) * | 1989-10-26 | 1998-09-21 | 日本電信電話株式会社 | 低雑音発振回路 |
-
1995
- 1995-01-19 JP JP7006265A patent/JP2768645B2/ja not_active Expired - Fee Related
- 1995-03-10 TW TW084102275A patent/TW287333B/zh active
- 1995-06-05 US US08/465,107 patent/US5521557A/en not_active Expired - Lifetime
- 1995-09-21 CA CA002158809A patent/CA2158809C/en not_active Expired - Fee Related
- 1995-11-21 KR KR1019950043686A patent/KR100202123B1/ko not_active IP Right Cessation
-
1996
- 1996-01-08 AU AU40866/96A patent/AU693964B2/en not_active Ceased
- 1996-01-15 DE DE69600172T patent/DE69600172T2/de not_active Expired - Fee Related
- 1996-01-15 EP EP96300272A patent/EP0723340B1/en not_active Expired - Lifetime
- 1996-01-16 CN CN96101613A patent/CN1085450C/zh not_active Expired - Fee Related
-
1998
- 1998-06-01 HK HK98104719A patent/HK1005633A1/xx not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US5521557A (en) | 1996-05-28 |
| AU4086696A (en) | 1996-07-25 |
| CN1085450C (zh) | 2002-05-22 |
| JP2768645B2 (ja) | 1998-06-25 |
| CA2158809C (en) | 2001-12-04 |
| KR960030554A (ko) | 1996-08-17 |
| JPH08195676A (ja) | 1996-07-30 |
| EP0723340A1 (en) | 1996-07-24 |
| CN1134068A (zh) | 1996-10-23 |
| CA2158809A1 (en) | 1996-07-20 |
| HK1005633A1 (en) | 1999-01-15 |
| TW287333B (ko) | 1996-10-01 |
| EP0723340B1 (en) | 1998-03-04 |
| DE69600172T2 (de) | 1998-06-10 |
| DE69600172D1 (de) | 1998-04-09 |
| AU693964B2 (en) | 1998-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6366148B1 (en) | Delay locked loop circuit and method for generating internal clock signal | |
| US7362151B2 (en) | Timing circuits with improved power supply jitter isolation technical background | |
| KR100202123B1 (ko) | 지연검파회로 및 이를 사용한 저잡음 발진회로 | |
| KR0138220B1 (ko) | 위상동기루프회로의 클럭지연보상 및 듀티제어 장치 | |
| US6933791B2 (en) | Frequency synthesizing circuit having a frequency multiplier for an output PLL reference signal | |
| WO2007025355A1 (en) | Reconfigurable signal modulator | |
| KR930018947A (ko) | 2중 루프 pll회로 | |
| EP0535591A2 (en) | Phase-locked circuit capable of being quickly put in a phase locked state | |
| EP0881775A1 (en) | A clock generator | |
| US6940938B2 (en) | Phase locked loop having a single sideband modulator | |
| EP1107458B1 (en) | System for limiting IF variation in phase locked loops | |
| JP2008147788A (ja) | 位相同期回路、同期検波回路および放送受信装置 | |
| JPH07212668A (ja) | 映像処理システムのバースト信号発生回路 | |
| KR100576246B1 (ko) | 위상동기루프 주파수 소스에서의 로드 풀을 감소시키는방법 및 장치 | |
| EP4050800A1 (en) | Phase coherent synthesizer | |
| JP2757801B2 (ja) | ダイレクト・デジタル・シンセサイザ位相同期発振回路 | |
| JPH10303708A (ja) | 周波数逓倍回路 | |
| JPH0758635A (ja) | 周波数シンセサイザ | |
| JP3161970B2 (ja) | 周波数シンセサイザ | |
| JPH09135167A (ja) | 位相同期ループ装置 | |
| JP2006129330A (ja) | 周波数シンセサイザ | |
| KR930002608B1 (ko) | 텔레비젼의 채널 변조회로 | |
| KR960027347A (ko) | 이득 제어 기능을 갖는 광대역 위상동기루프(pll) 주파수 합성기 | |
| KR0126180Y1 (ko) | 영상 중간 주파회로 | |
| JPH09200046A (ja) | 位相差制御ｐｌｌ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| G170 | Publication of correction | ||
| FPAY | Annual fee payment |
Payment date: 20030227 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |