CN1134068A - 延迟检测电路及低噪音振荡电路 - Google Patents
延迟检测电路及低噪音振荡电路 Download PDFInfo
- Publication number
- CN1134068A CN1134068A CN96101613A CN96101613A CN1134068A CN 1134068 A CN1134068 A CN 1134068A CN 96101613 A CN96101613 A CN 96101613A CN 96101613 A CN96101613 A CN 96101613A CN 1134068 A CN1134068 A CN 1134068A
- Authority
- CN
- China
- Prior art keywords
- delay
- frequency signal
- vibration output
- low
- low frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010355 oscillation Effects 0.000 title claims abstract description 34
- 238000001514 detection method Methods 0.000 title claims abstract description 25
- 239000000203 mixture Substances 0.000 claims description 62
- 230000010363 phase shift Effects 0.000 claims description 15
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 230000032683 aging Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 238000005096 rolling process Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/02—Automatic control of frequency or phase; Synchronisation using a frequency discriminator comprising a passive frequency-determining element
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/113—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using frequency discriminator
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
延迟检测电路及采用该电路的低噪音振荡电路。当要将VCO的振荡输出提供给两个高混频器时，其中之一的前级中的π/2移相器给出一种正交相移形式。通过LPF除去高频混频器输出电压中的高频成分。而通过HPF除去高频混频器输出电压中的DC成分。低频混频器的输出电压含有与相位噪音成分的平方成正比的次相位噪音成分和与相位噪音成分成正比、并取决于延迟单元延迟时间τ的主相位噪音成分。
Description
本发明涉及一种延迟检测电路以及采用这种延迟检测电路的低噪音振荡电路。
图4示出了一种根据现有技术构成的低噪音振荡电路。这种低噪音振荡电路例如还披露于电子信息通信协会1989年3月的春季国家会议上发表的SAKUTA等人的论文“振荡器频率稳定性的改进”中(卷1第A-56页)(Improvement of Frequency Stability in Oscillator”，Electronic Information Communication Society，Spring NatoinalMeeting，Vol.1，Page A-56，March，1989)。
在这类低噪音振荡电路中，压控振荡器(VCO)10的振荡输出一方面直接施加给一个高频混频器14，另一方面通过一个延迟单元12再送至混频器14。高频混频器14将延迟单元12的输出与VCO10的振荡输出相乘，所得结果然后被送至低通滤波器(LPF)16。LPF16将高频混频器14输出中与乘积相关联的高频成份除去。然后LPF16将经滤波后的电压馈送给VCO10作为控制电压。VCO10以与该控制电压相对应的频率振荡。
如果VCO1O的振荡输出电压由下式代表：
V(t)＝A·COS(ω＋φ(t))，
LPF16的输出电压VP(t)则可以由下列表示：
VP(t)＝1/2·A2·COSωτ
-1/2·A2·sinωτ·(φ(t)－φ(t－τ))其中A、ω和φ(t)分别为CVO10振荡输出电压的振幅、角频率和相位变量，而τ则是延迟单元12的延迟时间。如上述文献所描述的，现有技术通过将延迟单元12的延迟时间τ设定为(2m－1)π/2(其中m是整数)，而与此同时利用LPF16的输出电压VP(t)控制VCO10的振荡频率，从而减少噪音。
但是，现有技术所存在的缺陷在于，如果延迟单元12的延迟时间由于环境温度变化或者随着老化而改变时，噪音便得不到充分的减小。在适当地改变CVO10振荡频率(角频率ω)的应用情况下，例如一些合成器应用的情况下，例如一些合成器应用的情况下，延迟单元12的延迟时间τ可能会由于振荡频率的改变，而变得偏离开最佳工作点(2m－1)π/2。
克服这一问题的技术，例如，在日本专利公开文件特开平3-140030中有过披露。图5示出了其中所披露的低噪音振荡电路。
在这种低噪音振荡电路中，VCO10的振荡输出电压V(t)，一方面直接地送至高频混频器14，另一方面则通过一个压控延迟单元18后再送至高频混频器14。高频混频器14的输出电压提供给VCO10作为控制电压。在此图中，高频成分被忽略掉了。换言之，用VP(t)表示高频混频器14的输出。压控延迟单元18是一种其中延迟时间τ由电压控制的那种延迟单元。用于压控延迟单元18的控制电压，是通过经LPF20对高频混频器14的输出VP(t)进行滤波而获得的。如此地设定LPF20的关断频率，使得除去高频混频器14振荡输出VP(t)中的一些相应噪音成分，亦即，前述等式VP(t)的左边第二项，以便只有直流(DC)成份(右边第一项)能够通过LPF20。由于高频混频器14输出电压VP(t)中所含的DC电压取决于压控延迟单元18的延迟时间τ，所以如果包括该LPF20的反馈环路的灵敏度足够高的话，压控延迟单元的延迟时间τ就总能够保持在最佳工作点(2m－1)π/2。
图5所示的第二种现有技术方案优于图4所示的第一种现有技术方案之处在于，延迟时间τ总能维持在最佳工作点(2m－1)π/2。但是，第二种现有技术需要一个反馈环路，用以将高频混频器14的输出反馈给压控延迟单元18。而且，通常不能够做到仅由LPF20来提供足够的灵敏度，所以反馈回路需要一个直流放大器。此外，尽管可以采用一种压控电子器件，例如变抗器或类似器件，来提供适当的压控制延迟单元，但是这种器件不适于用来提供集成电路。这妨碍了系统的集成化和小型化。
因此，本发明的目的在于，提供不需要控制延迟时间以及用于其中反馈环路，因而能够容易地实现系统的集成化和小型化的一种低噪音振荡电路。
根据本发明的第一方面，提供了一个延迟检测电路，用以利用延迟处理，执行VCO振荡输出的检测，其包括：
a)一个第一高频混频器，用以将振荡输出与一个经过延迟的振荡输出相乘(后者是通过使振荡输出延迟一个预定的延迟时间后获得的)，以产生一个第一高频信号；
b)一个第二高频混频器，用以将该延迟的振荡输出与一个经过相移的振荡输出相乘(后者通过使振荡输出或经延迟的振荡输出相移π/2弧度而获得的)，以产生一个第二高频信号。
c)一个第一低频混频器，用以将第一高频信号中所含的DC和相位噪音成份与第二高频信号中所含的相位噪音成分相乘，以产生一个第一低频信号；
d)一个第二低频混频器，用以将第二高频信号中所含的DC和相位噪音成份与第一高频信号中的相位噪音成份相乘，以产生一个第二低频信号；以及
e)响应第二低频信号的加法器-减法器装置，用以消除第一低频信号中所含主要相位噪音成分与延迟预定时间的相关性，以便无相关性地产生控制电压。
根据本发明的第二个方面，提供了包括VCO和上述第一方面中所限定的延迟检测电路的一种低噪音振荡电路。
根据本发明的第三个方面，提供了一种低噪音振荡电路，包括：
a).一个VCO；
b).一个含有在上述第一方面中所限定的低噪音振荡电路的频率锁定环路，用以将VCO的振荡频率锁定于一个目标值；以及
c).一个锁相环路，用以将VCO的振荡相位锁定于一个目标值。
本发明利用了第一和第二高频混频器。第一或第二高频混频器二者均发挥使两个不同输入信号互乘的作用；然后输出所得结果。假设施加到第二高频混频器的信号之一超前于其电源相移π/2弧度的话，第一和第二高频混频器接收VCO的振荡输出以及由使该振荡输出延迟一预定(恒定的)延迟时间而提供的信号，作为输入信号。这种相移，亦即直角相移转换，提供了第一高频混频输出的输出(第一高频信号)与第二高频混频器的输出(第二高频信号)之间的正交性。
第一低频混频器使第一高频信号中所含的DC及相位噪音成分与第二高频信号中所含的相位噪音成分相乘。第二低频混频器使第二高频信号中所含的DC及相位噪音成分与第一高频信号中所含的相位噪音成分相乘。因此，第一和第二低频混频器的输出(第一和第二低频信号)将含有通过DC和相位噪音成分互乘而获得的成分(主相位噪音成分)，也含有通过相位噪音成分互乘而获得的一些其它成分(次相位噪音成分)。由于如上所述第一和第二高频信号是相互正交的，所以在第一低频信号中所含的主相位噪音成分也与第二低频信号中所含的主相位噪音成分相正交。
由于第一和第二低频信号中所含的主噪音成分是互相正交的，所以这种关系可用来消除在主相位噪音成分中对延迟时间的依赖关系。这意味着，可以提供不依赖于延迟单元中的延迟时间的主相位噪音成分，而且，可以利用这些与延迟时间无关的主相位噪音成分作为VCO的控制电压，从而消除对压控延迟单元以及用于它的反馈环路之需要。结果，根据本发明，一方面不需要反馈高频混频器的输出来控制延迟时间，从而消除了形成该反馈环路的LPF和DC放大器；另一方面，也不需要采用例如变控器或类似的器件，来形成压控延迟单元。这意味着本发明可以实现一种低噪音振荡电路，其在集成化与小型化方面较现有技术有了改进。
由于在第一和第二低频信号中均包含次相位噪音成分，所以可以利用第二低频信号来除去第一低频信号中的次相位噪音成分。因此，不再存在次相位噪音成分的影响。
用于从第一和第二高频成分中提取DC和相位噪音成分的装置，可以采用低通滤波器的形式，它可以除去任何谐波成分。还可以进一步采用高通滤波器来除去低通滤波器的输出中的DC成分。
图1是根据本发明构成的低噪音振荡电路的一个第一实施例的框图；
图2是根据本发明构成的低噪音振荡电路的一个第二实施例的框图；
图3是根据本发明相应实施例的框图；
图4是根据现有技术构成的一个低噪音振荡电路的框图；
图5是根据现有技术构成的另一个低噪音振范电路的框图。
现在将参见附图描述本发明的一些较佳实施例。附图中与图4和图5中类似的部分用相同的标号表示并不再赘述。
图1示出根据本发明构低噪音振荡电路的第一实施例。在此第一实施例中，VCO10的振荡输出电压V(t)提供给一个延迟检测电路22，而延迟检测电路22的输出电压Vout则回供给VCO10作为控制电压。
延迟检测电路22包括两个高频混频器14-1和14-2。VCO10的振荡输出电压V(t)提供给高频混频器14-1作为电压V1(t)，也提供给延迟单元12和π/2移相器24。延迟单元12使VCO10的振荡输出电压V(t)延迟一个延迟时间τ，然后经过延迟的振荡输出电压被提供给高频混频器14-1和14-2作为电压V2(t)。π/2移相器24使VCO10的振荡输出电压V(t)移相π/2弧度，然后经过移相的振荡输出电压被提供给高频混频器14-2作为电压V3(t)，。高频混频器14-1使电压V1(t)与V2(t)互乘，以形成一输出电压Vp1(t)。高频混频器14-2使电压V2(t)与V3(t)互乘，以形成一输出电压Vp2(t)。
若用前述的计算式表示VCO10的振荡输出电压V(t)，那么可以下式来表示提供给高频混频器14-1和14-2的电压V1(t)～V3(t)：
V1(t)＝A·cos(ωt＋φ(t))；
V2(t)＝A·cos(ω(t－τ)＋φ(t－τ))；以及
V3(t)＝A·cos(ωt＋φ(t)－π/2)。
因此，高频混频器14-1的输出电压Vp1(t)可用下式表示：
Vp1(t)＝A·cos(ωt＋φ·(t))
×A·cos(ω(t－τ)＋φ(t－τ))
＝1/2·A2·cos(2ωt－ωτ＋φ(t)＋φ(t－τ))
＋1/2·A2·cos(ωτ＋φ(t)－φ(t－τ))
＝1/2·A2·cos(2ωτ-ωτ＋φ(t)＋φ(t－τ))
＋1/2·A2·cosωτcos(φ(t)－φ(t－τ))
－1/2·A2·sinωτsin(φ(t)－φ(t－τ))。
由于在上式中φ(t)－φ(t－τ)非常小，所以等式
Cos(φ(t)－φ(t－τ))＝1和
Sin(φ(t)－φ(t－τ))＝φ(t)－φ(t－τ)大致可以成立。因此，上述计算式Vp1(t)可变换为：
Vp1(t)＝1/2·A2·cos(2ω－ωτ＋φ(t)＋φ(t－τ)
＋1/2·A2·cosωτ
-1/2·A2·sinωτ·(φ(t)－φ(t－τ)。
类似地，高频混频器14-2的输出电压Vp2(t)可由下式表示：
Vp2(t)＝A·cos(ωt＋φ(t)－π/2)
×A·cos(ω(t－τ)＋φ(t－τ)＝1/2·A2·cos(2ωt－ωτ＋φ(t)＋φ(t－τ)－π/2)＋1/2·A2·cos(ωτ＋φ(t)－φ(t－τ)－π/2)＝1/2·A2·cos(2ωt－ωτ＋φ(t)＋φ(t－τ)－π/2)＋1/2·A2·cos(ωτ－π/2)·cos(φ(t)－φ(t－τ))－1/2·A2·sin(ωτ－π/2)·sin(φ(t)－φ(t－τ))＝1/2·A2·sin(2ωt－ωτ＋φ(t)＋φ(t－τ))＋1/2·A2·sinωτ·cos(φ(t)－φ(t－τ))＋1/2·A2·cosωτ·sin(φ(t)－φ(t－τ))＝1/2·A2·sin(2ωt－ωτ＋φ(t)＋φ(t－τ)
＋1/2·A2·sinωτ＋1/2·A2·cosωτ·(φ(t)－φ(t－τ))。
高频混频器14-1和14-2的后一级分别包括低通滤波器(LPF)16-1和16-2。LPF16-1和16-2的作用都是除去高频混频器14-1或14-2的输出电压Vp1(t)或Vp2(t)中的高频成分。因此，LPF16-1和16-2的输出电压VLF1和VLF2可分别由下式表示：
VLF1＝1/2·A2·cosφτ
－1/2A2sinωτφ(t)－φ(t－τ))；以及
VLF2＝1/2·A2·sinωτ
＋1/2·A2·cosωτ(φ(t)－φ(t－τ))。
LPF16-1和16-2的后一级分别包括一高通滤波器(HPF)26-1或26-2以及一低频混频器28-1或28-2。HPF26-1的作用是除去LPF16-1输出电压VLF1中的DC成分；而HPF26-2的作用是除去LPF16-2输出电压VLF2中的DC成分。因此，通过HPF26-1和26～2获得的电压VHF1和VHF2可由下式代表：
VHF1＝－1/2·A2·sinωτ·(φ(t)－φ(t－τ))；以及
VHF2＝－1/2·A2·cosωτ·(φ(t)－φ(t－τ))。
低频混频器28-1使电压VHF1和VHF2互乘，以形成电压VM01，后者则被送至减法器30；低频混频器28-2使电压VHF2和VHF1互乘，以形成电压VM02，后者亦被提供给减法器30。电压VM01可由下式表示：
VM01＝1/4·A4·cos2ωτ·(φ(t)－φ(t－τ)
－1/4·A4·sin2ωτ·cosωτ·(φ(t)－φ(t－τ))2。电压VM02可由下式表示：
VM02＝1/4·A4·sin2ωτ·(φ(t)－φ(t－τ)－1/4·A4·sin2ωτ·cosωτ·(φ(t)－φ(t－τ))2。
各表示电压VM01和VM02的计算式中右边第一项表示与相位噪音成分(φ(t)－φ(t－τ)相关的基波成分(主相位噪音成分)，而其右边第二项则表示谐波成分(次相位噪音成分)。电压VM01和VM02中所含的主相位噪音成分取决于延迟单元12的延迟时间τ。由于高频混频器14-2的前级含有π/2移相器24，所以电压VM01的主相位噪音成分正比于cos2ωτ，而电压VM02的主噪音成分成正比于sin2ωτ。
因此，使从电压VM01中减去电压VM02的减法器30，不仅能够抵消次相位噪音成分，而且也能抵消对延迟时间τ的相关性。换言之，减法器30能够提供一个电压Vout：
Vout＝1/4·A4·sin2ωτ·(φ(t)－φ(t－τ))
＋1/4·A4·cos2ωτ·(φ(t)－φ(t－τ))＝＋1/4·A4·(φ(t)－φ(t－τ))当这一电压Vout提供给VCO10作为控制电压时，就可以实现适用于合成器或类似装置中的低噪音振荡电路，而不用使用任何压控延迟单元。
这一实施例中的高频混频器14-1和14-2，例如，可以通过现有技术中的双平衡混频器来实现。π/2移相器24的作用在于产生高频混频器14-1和14-2输出电压Vp1(t)和Vp2(t)之间的正交性。因此π/2移相器24可以如图2所示地设置在延迟单元12和高频混频器14-2之间，后者具有与图1所示电路相同的优点。
图3示出了根据本发明的前述电路的一种应用实例。在这一应用之中，VCO20的振荡输出经由一个分频器32分频之后，送至一个相位比较器34。相位比较器34还接收一个来自基准信号源36的基准信号。相位比较器34将分频器32的输出与基准信号源36的输出进行比较，比较的结果经过一个用以使环路稳定化的LPF38送至一组合器40。组合器40将延迟检测电路22的输出(亦即，控制电压Vout)与LPF38的输出相组合，然后经组合后的电压被送至VCO10。在这种设置中，采用了本发明的频率锁定环路可以与现有技术的锁相环路相配合。尽管结合前面的实施例描述了减法器30，实际上当低频混频器28-1和28-2具有反转其输出极性的功能时，可以用一加法器来取而代之。
如上所述，本发明通过采用两个高频混频器，采用一个使VCO输出或延迟单元移相π/2弧度以在第一和第二高频混频器的输出之间提供正交性的移相器，利用正交性提供不依赖于延迟时间的主相位噪音成分，并利用这些主相位噪音成分作为VCO的控制电压，从而实现了低噪音振荡。因此，不需要反馈高频混频器的输出以控制延迟单元中的延迟时间。这使得用以形成反馈环路的LPF和DC放大器得以免除。另一方面，本发明还不再需要为形成压控延迟单元所需的变抗器等类似器件。所以，这种低噪音振荡电路能够被更高地集成和小型化。
Claims (12)
1.一种延迟检测电路，用于利用延迟处理来检测压控振荡器的振荡输出，所述压控振荡器对应于一个控制电压而以一种频率振荡，其特征在于，该电路包括：
一个第一高频混频器，用于将所述振荡输出与通过使该振荡输出延迟一预定的延迟时间而获得的延迟振荡输出相乘，以产生一个第一高频信号；
一个第二高频混频器，用于将所述延迟振荡输出与通过使所述振荡输出或延迟振荡输出相移π/2弧度而获得的相移振荡输出相乘，以产生一个第二高频信号；
一个第一低频混频器，用于将所述第一高频信号中所含的直流(DC)和相应噪音成份与所述第二高频信号中所含有的相移成份相乘，以产生一个第一低频信号；
一个第二低频混频器，用于将所述第二高频信号中所含的直流(CD)和相位噪音成份与所述第一高频信号内所含的相位噪音成分相乘，以产生一个第二低频信号；
响应于该第二低频信号的加法器-减法器装置，用于消除所述第一低频信号内所含的主相位噪音成分对该预定延迟时间的相关性，以产生与所述相关性无关的所述控制电压。
2.如权利要求1所限定的延迟检测电路，其特征在于还包括：
一个延迟单元，用于使所述振荡输出延迟所述预定延迟时间，以产生所述延迟振荡输出；以及
一个移相器，用于所述振荡输出移相π/2弧度，以产生所述相移振荡输出。
3.如权利要求1所限定的延迟检测电路，其特征在于还包括：
一个延迟单元，用于使所述振荡输出延迟所述预定延迟时间，以产生所述延迟振荡输出；以及
一个移相器，用于使所述延迟振荡输出移相π/2弧度，以产生所述移相振荡输出。
4.如权利要求1所限定的延迟检测电路，其特征在于，所述加法器-减法器装置响应于所述第二低频信号，以消除所述第一低频信号中的次相位噪音成分。
5.如权利要求1所限定的延迟检测电路，其特征在于还包括一个第一低通滤波器，用于在所述第一及第二低频混频器的乘法之前，除去第一高频信号内与所述振荡输出的谐波成分相对应的成分。
6.如权利要求5所限定的延迟检测电路，其特征在于，还包括一个第一高通滤波器，用于在所述第二低频混频器的乘法之前，除去通过所述第一低通滤波器的所述第一高频信号中的DC成分。
7.如权利要求1所限定的延迟检测电路，其特征在于，还包括一个第二低通滤波器，用于所述第一及第二低频混频器的乘法之前，除去第二高频信号中与所述振荡输出的谐波成分相对应的成分。
8.如权利要求7所限定的延迟检测电路，其特征在于，还包括一个第二高通滤波器，用于在所述第一低频混频器的乘法之前，除去通过所述第二低通滤波器的第二高频信号中的DC成分。
9.如权利要求5所限定的延迟检测电路，其特征在于，还包括一个第二低通滤波器，用于在所述第一及第二低频混频器的乘法之前，除去所述第二高频信号中与所述振荡输出的谐波成分相对应的成分。
10.如权利要求9所限定的延迟检测电路，其特征在于还包括一个第二高通滤波器，用于在所述第一低频混频器的乘法之前，除去通过所述第二低通滤波器的第二高频信号中的DC成分。
11.一种低噪音振荡电路，其特征在于，包括：
一个压控振荡器，其对应于一个控制电压而以一种频率振荡；以及
一个延迟检测电路，用以利用延迟处理，检测所述压控振荡器的振荡输出，所述延迟检测电路包括：
a)一个第一高频混频器，用于所述振荡输出与通过使该振荡输出延迟一预定延迟时间而获得的一个延迟振荡输出相乘，以产生一个第一高频信号；
b)一个第二高频混频器，用于使所述延迟振荡输出与通过使所述振荡输出或延迟振荡输出相移π/2弧度而获得的一个相移振荡输出相乘，以产生一个第二高频信号；
c)一个第一低频混频器，用于使所述第一高频信中所含的DC和相位噪音成分与所述第二高频信号中所含的相位噪音成分相乘，以产生一个第一低频信号；
d)一个第二低频混频器，用于使所述第二高频信号中所含的DC和相位噪音成分与所述第一高频信号中所含的相位噪音成分相乘，以产生一个第二低频信号；以及
e)响应于所述第二低频信号的加法器-减法器装置，用以除去所述第一低频信号中所含的主相位噪音成分对预定延迟时间的相关性，以便无所述相关性地产生所述控制电压。
12.一种低噪音振荡电路，其特征在于，包括：
一个压控振荡器，其以一种对应于一个控制电压的频率振荡；
一个频率锁定环，用于将所述压控振荡器的振荡频率锁定于一个目标值；以及
一个锁相环，用于将所述压控振荡器的振荡相位锁定于一个目标值；所述频率锁定环包括：
a)一个第一高频混频器，用于将所述振荡输出与通过使该振荡输出延迟一个预定的延迟时间而获得的一个延迟振荡输出相乘，以产生一个第一高频信号；
b)一个第二高频混合频器，用于将所述延迟振荡输出与通过使所述振荡输出或延迟振荡输出相移π/2弧度而获得的一个相移振荡输出相乘，以产生一个第二高频信号；
c)一个第一低频混频器，用于将所述第一高频信号中所含的DC和相位噪音成分与所述第二高频信号中所含的相位噪音成分相乘，以产生一个第一低频信号；
d)一个第二低频混频器，用于将所述第二高频信号中所含的DC和相位噪音成分与所第一高频信号中所含的相位噪音成分相乘，以产生一个第二低频信号；以及
e)响应于所述第二低频信号的加法器-减法器装置，用于消除所述第一低频信号中所含的主相位噪音成分对预定延迟时间的相关性，以便产生与所述相关性无关的所述控制电压。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6265/95 | 1995-01-19 | ||
| JP7006265A JP2768645B2 (ja) | 1995-01-19 | 1995-01-19 | 低雑音発振回路用遅延検波回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1134068A true CN1134068A (zh) | 1996-10-23 |
| CN1085450C CN1085450C (zh) | 2002-05-22 |
Family
ID=11633624
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN96101613A Expired - Fee Related CN1085450C (zh) | 1995-01-19 | 1996-01-16 | 延迟检测电路及低噪音振荡电路 |
Country Status (10)
| Country | Link |
|---|---|
| US (1) | US5521557A (zh) |
| EP (1) | EP0723340B1 (zh) |
| JP (1) | JP2768645B2 (zh) |
| KR (1) | KR100202123B1 (zh) |
| CN (1) | CN1085450C (zh) |
| AU (1) | AU693964B2 (zh) |
| CA (1) | CA2158809C (zh) |
| DE (1) | DE69600172T2 (zh) |
| HK (1) | HK1005633A1 (zh) |
| TW (1) | TW287333B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008006242A1 (fr) * | 2006-07-04 | 2008-01-17 | Zte Corporation | Procédé et dispositif de détection d'une phase à haute précision |
| CN1937485B (zh) * | 2006-10-30 | 2010-09-08 | 烽火通信科技股份有限公司 | 一种高速信号相位控制方法和装置 |
| US7886259B2 (en) | 2003-02-25 | 2011-02-08 | Nxp B.V. | Method and circuit arrangement for determining power supply noise |
| CN107683569A (zh) * | 2015-06-05 | 2018-02-09 | 德克萨斯仪器股份有限公司 | 频率检测器 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3406439B2 (ja) * | 1995-10-24 | 2003-05-12 | 株式会社アドバンテスト | 可変遅延回路の遅延時間測定装置 |
| US5661439A (en) * | 1996-07-11 | 1997-08-26 | Northrop Grumman Corporation | Method and apparatus for cancelling phase noise |
| CN1269312C (zh) * | 2001-05-31 | 2006-08-09 | 皇家菲利浦电子有限公司 | 频率锁定环，时钟恢复电路和接收器 |
| US7501905B2 (en) * | 2006-12-13 | 2009-03-10 | Advantest Corporation | Oscillator circuit, PLL circuit, semiconductor chip, and test apparatus |
| NL1042961B1 (en) * | 2018-08-22 | 2020-02-27 | Zelectronix Holding Bv | Oscillator phase_noise reduction |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4092606A (en) * | 1977-06-21 | 1978-05-30 | Lovelace Alan M Acting Adminis | Quadraphase demodulation |
| US4336505A (en) * | 1980-07-14 | 1982-06-22 | John Fluke Mfg. Co., Inc. | Controlled frequency signal source apparatus including a feedback path for the reduction of phase noise |
| US4470145A (en) * | 1982-07-26 | 1984-09-04 | Hughes Aircraft Company | Single sideband quadricorrelator |
| JP2800047B2 (ja) * | 1989-10-26 | 1998-09-21 | 日本電信電話株式会社 | 低雑音発振回路 |
-
1995
- 1995-01-19 JP JP7006265A patent/JP2768645B2/ja not_active Expired - Fee Related
- 1995-03-10 TW TW084102275A patent/TW287333B/zh active
- 1995-06-05 US US08/465,107 patent/US5521557A/en not_active Expired - Lifetime
- 1995-09-21 CA CA002158809A patent/CA2158809C/en not_active Expired - Fee Related
- 1995-11-21 KR KR1019950043686A patent/KR100202123B1/ko not_active IP Right Cessation
-
1996
- 1996-01-08 AU AU40866/96A patent/AU693964B2/en not_active Ceased
- 1996-01-15 DE DE69600172T patent/DE69600172T2/de not_active Expired - Fee Related
- 1996-01-15 EP EP96300272A patent/EP0723340B1/en not_active Expired - Lifetime
- 1996-01-16 CN CN96101613A patent/CN1085450C/zh not_active Expired - Fee Related
-
1998
- 1998-06-01 HK HK98104719A patent/HK1005633A1/xx not_active IP Right Cessation
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7886259B2 (en) | 2003-02-25 | 2011-02-08 | Nxp B.V. | Method and circuit arrangement for determining power supply noise |
| WO2008006242A1 (fr) * | 2006-07-04 | 2008-01-17 | Zte Corporation | Procédé et dispositif de détection d'une phase à haute précision |
| CN1937485B (zh) * | 2006-10-30 | 2010-09-08 | 烽火通信科技股份有限公司 | 一种高速信号相位控制方法和装置 |
| CN107683569A (zh) * | 2015-06-05 | 2018-02-09 | 德克萨斯仪器股份有限公司 | 频率检测器 |
| CN107683569B (zh) * | 2015-06-05 | 2022-05-10 | 德克萨斯仪器股份有限公司 | 频率检测器 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69600172D1 (de) | 1998-04-09 |
| EP0723340B1 (en) | 1998-03-04 |
| CA2158809A1 (en) | 1996-07-20 |
| US5521557A (en) | 1996-05-28 |
| CA2158809C (en) | 2001-12-04 |
| HK1005633A1 (en) | 1999-01-15 |
| EP0723340A1 (en) | 1996-07-24 |
| AU693964B2 (en) | 1998-07-09 |
| KR960030554A (ko) | 1996-08-17 |
| KR100202123B1 (ko) | 1999-06-15 |
| JPH08195676A (ja) | 1996-07-30 |
| AU4086696A (en) | 1996-07-25 |
| TW287333B (zh) | 1996-10-01 |
| JP2768645B2 (ja) | 1998-06-25 |
| DE69600172T2 (de) | 1998-06-10 |
| CN1085450C (zh) | 2002-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1085450C (zh) | 延迟检测电路及低噪音振荡电路 | |
| JP2000165905A (ja) | クロック発生回路 | |
| CN1108017C (zh) | 直接转换接收机及其接收数据的方法 | |
| US5757216A (en) | Electronic device using phase synchronous circuit | |
| US7271678B2 (en) | Apparatus and method for generating frequencies | |
| CN1874142A (zh) | 产生参考信号的电路装置 | |
| WO2007137094A2 (en) | A multi-mode vco for direct fm systems | |
| WO2007025355A1 (en) | Reconfigurable signal modulator | |
| CN1881805A (zh) | 锁相回路的阻尼系数修正装置和方法 | |
| KR970019089A (ko) | 위상 고정 루프 회로를 사용한 클럭 발생기(clock generator unilizing phase locked loop circuit) | |
| US20040145420A1 (en) | Method and apparatus for the reduction of phase noise | |
| US7292107B2 (en) | Modulation method and apparatus with adjustable divisors of the dividers in phase-locked loop | |
| US6493410B1 (en) | Wide band high resolution synthesizer | |
| US5847622A (en) | Quadrature phase shift keying modulating apparatus | |
| KR102335966B1 (ko) | 위상잠금루프 회로를 이용한 다중 동기신호를 출력하는 다중 전압제어발진기 장치 | |
| KR970055570A (ko) | 혼합형 주파수 합성기 | |
| JPH05291950A (ja) | フェーズロックドループ周波数シンセサイザ | |
| KR19990042427A (ko) | 이중모드 변조기 | |
| CN1773843A (zh) | 用于合成器的梳形频谱发生器 | |
| JP3712141B2 (ja) | 位相同期ループ装置 | |
| JP2788807B2 (ja) | ルビジウム原子発振器 | |
| JPH10285027A (ja) | Ｐｌｌ発振回路 | |
| US7142070B2 (en) | Two-point modulator arrangement | |
| KR930002608B1 (ko) | 텔레비젼의 채널 변조회로 | |
| CN1276587C (zh) | 频率和相位捕获设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20020522 Termination date: 20140116 |