KR100201789B1

KR100201789B1 - 고체 촬상 장치

Info

Publication number: KR100201789B1
Application number: KR1019950002777A
Authority: KR
Inventors: 마사유끼 후루미야
Original assignee: 가네꼬 히사시; 닛본덴기 가부시끼가이샤
Priority date: 1994-02-16
Filing date: 1995-02-15
Publication date: 1999-06-15
Also published as: JP2751817B2; US5742081A; JPH07231079A

Abstract

본 발명의 전하 전송 촬상 장치는 수평 CCD의 제1 웰층의 에지가 수직 CCD 최종 전극과 수평 CCD 전극 간의 위치한 전송 전극으로부터 다운 스트림으로 연장되고, 장벽층은 수직 CCD 최종 전극 아래의 수평 CCD에 대향하는 표면 영역에 형성된다. 수직 CCD의 채널 폭은 수직 CCD 최종 전극 바로 전의 전극 아래에서 수평 CCD 방향으로 넓어지기 시작한다. 수직 CCD 최종 전극 아래의 장벽층은 수직 CCD 최종 전극 바로 전의 전극과 자기 정합으로 형성된다.

Description

고체 촬상 장치

제1도는 본 발명에 따른 실시예를 나타내는 개략도이며, 제1(a)도는 수직 CCD와 수평 CCD간의 접속부를 타내는 평면도이고, 제1(b)도는 제1(a)도의 선A-A'를 따라 절취한 단면도.

제2도는 본 발명의 효과를 나타내는 포텐셜 프로파일(potential profile)을 나타내는 도면.

제3도는 본 발명에 따른 실시예의 웰 중첩 부분(well overlap section) 및 그 부근의 단면도로서, 제조 공정을 나타내는 도면.

제4도는 본 발명에 따른 제2 실시예의 수직 CCD 및 수평 CCD 간의 접속부를 나타내는 평면도.

제5도는 ITCCD 장치의 과제를 설명하는 개략적인 평면도.

제6도는 ITCCD 장치의 수직 CCD와 수평 CCD 간의 접속부를 나타내는 평면도.

제7도는 ITCCD 장치의 포텐셜 프로파일을 나타내는 도면.

제8도는 종래의 FITCCD 장치의 개략적 평면도.

제9도는 종래의 FITCCD 장치의 수직 CCD와 수평 CCD 간의 접속부를 나타내는 평면도.

제10도는 종래의 FITCCD 장치에서 수직 CCD 및 수평 CCD에 대해 P형 웰층들이 분리되어 설계되어 있는 접속부를 나타내는 평면도.

제11도는 종래의 FITCCD 장치의 개략도이며, 제11(a)도는 제10도의 선D-D'를 따라 절취한 단면도이고, 제11(b)도는 포텐셜 프로파일을 나타내는 도면.

제12도는 P형 웰 층의 선단이 테이퍼되고 분기되어 있는 또 다른 종래의 FITCCD 장치의 수직 CCD와 수평 CCD 간의 접속부를 나타내는 평면도.

제13도는 제12도의 메모리 영역에 수직 전송 전극(11a 및 11b)을 중첩하여 그린 도면.

제14도는 종래의 FITCCD 장치의 개략적인 평면도이며, 제14(a)도는 제 12도의 선 B-B'를 따라 절취한 단면도이고, 제14(b)도는 포텐셜 프로파일을 나타내는 도면.

제15도는 본 발명에 따른 제3 실시예의 구조를 나타내는 도면이며, 제15(a)도는 수직 CCD와 수평 CCD 간의 접속부를 나타내는 평면도이고, 제15(b)도는 제15(a)도의 선 E-E'을 따라 절취한 단면도.

제16도는 본 발명에 따른 제4 실시예의 수직 CCD와 수평 CCD 간의 접속부를 나타내는 평면도.

제17도는 본 발명에 따른 제5 실시예의 수직 CCD와 수평 CCD 간의 접속부를 나타내는 평면도.

* 도면의 주요부분에 대한 부호의 설명

1 : 광전 변환부 2 : 독출 게이트

3, 4 : 수직 CCD 5 : 수평 CCD

6 : 전하 검출부 7 : 소자 분리 영역

8 : 수직 CCD 최종 전극 9 : 전송 게이트

11a, 11b : 수직 CCD 전송 전극 12a, 12b : 수평 CCD 전송 전극

13, 15, 16, 21, 23, 26 : P형 웰 층 14 : N형 반도체 기관

17 : N형 매립층 18, 22, 24 : 장벽 층

19 : 절연막 20 : 레지스트 막

25a, 25b: 전송 전극 27 : 게이트 산화막

본 발명은 고체 촬상 장치에 관한 것으로, 특히 전하 결합 소자(CCD)를 이용한 고체 촬상 장치 및 그 제조 방법에 관한 것이다.

카메라와 같은 이미징 장치에 사용되는 2차원 CCD 고체 촬상 장치는 일반적으로 신호 전하를 일시적으로 메모리 영역에 기억시킨 다음 이 메모리 영역으로부터 독출해내는 프레임 인터라인형(이하, FITCCD 장치라 한다)과, 메모리 영역이 없이 신호 전하를 전하 전송부로부터 순차적으로 독출해내는 인터라인형(이하 ITCCD 장치라 한다)로 분류된다. 이들 2가지 형태의 장치들은 응용 분야에 따라 다르게 사용된다.

최근 들어, 고품위 텔레비젼 시스템들 중의 하나인 소위 HDTV 시스템에 대응하여 2차원 CCD 고체 촬상 장치의 개발에 전력을 경주하고 있다.

제8도는 종래의 HDTV-레디(ready) FITCCD 장치의 아웃트라인을 나타내는 평면도이고, 제9도는 수직 CCD와 수평 CCD 간의 접속부를 상세하게 나타내는 평면도이다. 픽셀에 각각 대응하는 복수의 광전 변환부(1)가 메트릭스 형태로 배치되어 있다. 픽셀들은 분리 영역(7)에 의해 서로 분리되어 있다. 광전 변환부(1)의 인접한 열들 간에는 관련된 픽셀(3)에 결합된 독출 또는 전송 게이트(2)를 가진 수직 CCD(3)가 배치되어 있다. 수직 CCD(3)의 출력 단부들은 메모리 영역으로서 각각 작용하는 수직 CCD(4)에 각각 접속되어 있다. 메모리 영역에는 광전 변환부(1) 및 독출 게이트(2)가 없고, 수직 CCD 전송 전극(11a, 11b)이 설치되어 있다. 메모리 수직 CCD(4)의 출력 단부들은 최종 전극(8) 및 전송 게이트(9)를 통해 수평 CCD(5)에 접속된다. 수평 CCD(5)의 출력 단부에는 전하 검출부(6)가 설치되어 신호 전하를 화상 또는 비디오 신호로서 출력한다. 수직 CCD(3), 수직 CCD(4) 및 수평 CCD(5)는 모두 P형 웰 층(23)에 형성되어 있고, 그 상부에는 각각 수직 CCD 전송 전극(11a, 11b) 그리고 수평 CCD 전송 전극 (12a, 12b)이 설치되어 있다. 그러나, 촬상영역 내의 수직 CCD 전송 전극은 복잡성을 줄이기 위해 생략했다.

이어서, 동작을 설명한다. 소정의 기간에 촬상 영역으로 입사된 광은 광전변환부(1)에 의해 변환, 축적되어 광량에 따른 신호 전하가 된다. 독출 게이트(2)는 수직 블랜킹(blanking) 기간 동안 스위치 온 되고, 신호 전하는 촬상 영역의 대응하는 수직 CCD(3)로 독출된다. 그 다음, 수직 CCD 전송 전극(도시 생략)에 수백 ㎑ 내지 1 ㎒ 의 구동 펄스를 인가하고, 그 때마다 신호 전하가 전송 전극 1단(1라인 상당)분씩 순차적으로 메모리 영역의 수직 CCD(4)로 병렬 전송된다. 그 후 수평 블랜킹 기간동안, 수직 CCD(4)의 수직 CCD전송 전극(11a, 11b)에 동일한 방식으로 구동 펄스를 인가하여, 100∼300 ㎑의 구동 주파수에 따라 1단씩 신호 전하를 순차적으로 수평 CCD로 병렬 전송한다. 수평 CCD(5)는 수직 CCD(4)로부터 전송되어온 신호전하를 1단분씩 수평 CCD 전송 전극(12a, 12b)을 이용하여 37-74 ㎒로 전하 검출부(6)로 순차적으로 전송한다. 전하 검출부(6)는 신호 전하를 전압으로 변환하여 시계열의 영상 신호로서 출력한다.

HDTV 시스템에서는 현행 표준 텔레비젼 시스템(예를 들면, NTSC 시스템)과 비교하여, 필요한 픽셀 수가 5배 내지 8배 혹은 130만 내지 2백만 개의 픽셀을 필요로 한다. 그러나, 다픽셀(1)화 해도 디바이스를 크게 할 수 없기 때문에 단위 픽셀의 면적을 축소하고 있었다. 이 때문에 광전 변환부의 면적이 작게되어 감도가 저하해 버린다. 또, 수직 CCD(3)의 면적도 작게되어 버리기 때문에 최대 전송 신호 전하량도 감소하여 촬상 장치의 다이나믹 레인지(dynamic range)가 제한된다. 감도를 높게하기 위해서는 광전 변환부의 면적을 증가시키는 편이 좋지만 그만큼 수직 CCD의 면적을 작게하지 않으면 안된다.

이 때문에, 수직 CCD의 단위 면적당의 최대 전송 전하량을 증가시킬 필요가 생겼다. 따라서, 본 발명의 발명자들 (이하, 본 발명자)은 수직 CCD 및 수평 CCD에서 종래에는 공통이었던 P형 웰 층(23)을 개별적으로 설계하려고 했다. 구체적으로, 수직 CCD(3) 및 수직 CCD(4)의 단위 면적당 전송되는 전하량을 최대로 확보하기 위해 P형 웰 층의 불순물 농도를 높게하고 접합 깊이를 얇게 형성했다. 그러나, 불순물 농도를 높게하는 만큼 전하 전송 방향으로 전계 효과가 약해지기 때문에, 고속의 전송에서는 전송 전하가 차단(block)된다. 즉 불순물 농도의 증가로 인해 고속 전송이 차단되는 트레이드 오프(trade-off)가 생긴다. 한편, 수평 CCD(5)는 전송 주파수가 상술한 바와 같이 37-74㎒이기 때문에, HTSC 시스템의 2-4배의 고속 동작이 필요하게 된다. 따라서, 고속 전송의 경우에도 수평 CCD(5)의 높은 전송 효율이 얻어지게 하기 위해서 전하 전송 방향으로 전계가 강하게 되도록 P형 웰층의 불순물 농도를 낮게, 그리고 접합 깊이를 깊게 하였다.

제10도는 P형 웰 층을 각각 설치한 종래의 FITCCD 장치의 수직 CCD와 수평 CCD 간의 접속부를 나타내는 평면도이다. 제11(a)도는 제10도의 선D-D'를 따라 절취한 단면도이다. 제11(b)도는 상기 단면을 따르는 포텐셜 프로파일을 나타내는 도면이다. 복잡성을 줄이기 위해, 제10도에는 수직 CCD 전송 전극(11a, 11b) 및 수평 CCD 전송 전극(12a)을 생략했다. 수직 CCD측 P형 웰 층(16)은 촬상 영역 및 메모리 영역 위에 형성되고, 그 선단(front)은 전송 게이트(9)까지 연장되어 있다. 한편, 수평 CCD 측의 P형 웰층(15)은 P형 웰 층(16)과 중첩되어 접속되고 수직 CCD 최종 전극(8)까지 연장되어 있다(제10도). 제11(a)도의 단면 구성을 통해 알수 있는 바와 같이, N형 반도체 기판(14)의 주면에 P형 웰 층(16) 및 P형 웰 층(15)이 형성되고, 그 위에 N형 매립층이 설치된다. 절연막을 개재하여 수직 CCD 최종 전극(8) 및 전송 게이트(9)가 서로 인접하게 설치된다. 수직 CCD 최종 전극(8)의 우측에는 수직 CCD(4)의 수직 CCD 전송 전극이 복수단 일렬로 정렬되어 있다. 전송 게이트(9)의 좌측에는 수평 CCD(5)가 위치해 있고, 수평 CCD 전송 전극이 지면의 법선 방향으로 복수단 일렬로 정렬되어 있다. 예를 들면, P형 웰 층(16)을 불순물 농도 5 × 10¹⁵- 1 ×10¹⁶㎝^-3, 접합 깊이를 2-3㎛로 하고, P형 웰 층(15)을, 불순물 농도 1 × 10¹⁵- 2 × 10¹⁵㎝^-3그리고 접합 깊이를 4-5㎛로 한다. 그러나, 이와 같은 서로 다른 웰 층을 중첩 시키면, 웰 층이 단층이었던 경우와 비교해 0.5[Ｖ]정도의 포텐셜 장벽이 발생된다.(제11(b)도). 전하 전송 방향에서 보면, 중첩 부분에서 포텐셜이 급격히 상승하여 피크가 되고 낮은 포텐셜로 강하한다. 신호 전하를 수직 CCD(4)로부터 수평 CCD(5)로 전송하기 위해서는 이 포텐셜 장벽을 초과하지 않으면 안된다. 그러나, 전자는 상온에서 전자의 열 기전력(26㎷)보다 큰 포텐셜차를 초과할 수 없다. 따라서, 포텐셜 장벽이 0.5 [Ｖ]나 되기 때문에 그것을 초과할 수 없기 때문에 결과적으로 신호 전하의 전송 불량으로 되어버린다.

따라서, 본 발명자는 전송 불량을 제거하기 위해 피상 포텐셜 장벽(apparent potential barrier)을 26㎷ 또는 그 이하로 감소시킬 수 있는 향상된 CCD 장치를 제안하였다. 이 CCD 장치는 1993년 4월 15일자로 출원되어 1994년 6월 21일자로 허여된 미합중국 특허 제5,323,034호에 개시되어 있다. 이것을 요약하면, 웰 층의 중첩부를 길게하고, 동시에 농도 구배를 조정하여 포텐셜 구배를 완화함으로써 각 전송 전극이 담당하는 포텐셜차를 26㎷ 또는 그 이하로 감소시킨 것이다. 보다 구체적으로, 많은 전송 전극을 이용하여 신호 전하를 릴레이하도록 하여 0.5Ｖ의 포텐셜 장벽을 초과시키도록 한 것이다. 이를 위해, 메모리 영역을 전송 전극 직하에, 수평 CCD의 웰 층을 수직 CCD 측을 향하여 테이퍼하고 다른 웰 층으로 깊이 침투해 들어가게 구성한 것이다.

제12도 및 제13도는 상술한 특허에 개시된 수직 CCD, 및 수평 CCD 간의 접속부를 상세하게 나타낸 평면도이다. 제10도와 비교하면, P형 웰 층(15) 대신에, 수직 CCD 측으로 테이퍼하여 깊게 인입되도록 테이퍼부를 설치한 P형 웰 층(13)으로 한 것이 차이가 있다. P형 웰 층(13)은 수평 CCD 영역에서는 P형 웰 층(15)과 동일하지만, 전송 게이트(9)의 부근에서 분기하여 대응하는 수직 CCD(4)와 일치하도록 테이퍼 식으로 형성된다. 분기한 위치로부터 선단까지의 길이 L은 1단의 전송 전극이 담당하는 포텐셜차가 26㎷ 또는 그 이하로 결정된다(제12도). 제13도는 제12도의 메모리 영역의 수직 전송 전극(11a, 11b)을 중첩하여 그린 도면이다.

제14(a)도는 제12도의 선 B-B'를 따라 절취한 단면도이다. P형 웰 층(16)은 전술한 것과 동일하다. P형 웰 층(13)의 불순물 농도 및 접합 깊이는 수평 CCD(5)의 영역에서는 상술한 P형 웰 층(15)과 동일하다. 그러나, 분기점으로부터 수평으로 측정했을 때 길이 L 만큼 수직 CCD 측으로 깊게 인입됨에 따라, 접합 깊이가 얇아지고 불순물 농도가 낮게 된다. 불순물 농도가 낮게되는 이유는, P형 불순물을 이온 주입한 시점에서는 불순물 농도가 웰 층내에서 균일했으나, 테이퍼된 선단부로 인해 열 처리에 의해 불순물이 주위로 확산되어 버렸기 때문이다.

테이퍼부의 길이 L은 전송 전극 게이트 길이에 따라 수십 내지 수백㎛로 할 수 있다. 전송 전극 1단분의 포텐셜차를 20㎷호 하면, 전송 전극수로 하여 25이상, 필셀수로 하여 13픽셀 이상이면 좋다. 이 경우는 길이 L은 대략 100㎛이다. 1-인치 포맷의 HDTV-레디 FITCCD 장치는 250 픽셀분의 신호 전하를 축적하고, 이것을 전송하기 위해 2배의 500 전송 전극을 메모리 영역에 설치하고 있기 때문에, 여기에 100㎛의 중첩부를 설치하는 것은 문제가 되지 않는다. 이 결과, 신호 전하가 0.5Ｖ의 포텐셜 장벽을 초과하여 수평 CCD로 전송되었다. 제14(b)도는 포텐셜 프로파일을 나타내는 도면이다.

한편, FITCCD 장치는 촬상 영역 외에 메모리 영역이 필요하다. 메모리 영역에는 광전 변환부가 설치되어 있지 않지만, 수직 CCD 전송 전극이 촬상 영역에서와 같이 필요하기 때문에 칩 사이즈가 크게되어 버린다. 따라서, 웨이퍼 1장당 얻어지는 칩의 수가 감소되고, 또, 제조시의 입자들의 오염 등에 의한 흠이나, 각 소자부가 불균일하게 되어 화상이 좋지 않게 되는 등의 불량품이 발생하기 쉽고, CCD장치로서의 성능이 나쁘게 되어 수율면에서 좋지 않다. 따라서 비용이 증가하게 되어버린다.

이에 반해, ITCCD 장치는 메모리 영역이 없기 때문에, 칩 사이즈를 작게할 수 있다. 따라서, 웨이퍼 1장당 얻어지는 칩의 수가 크게 증가된다. 더우기, 메모리 영역의 수직 CCD 전송 전극이 불필요하기 때문에, 1칩당 제조 공정의 균일성이나 입자 등의 영향을 받기 어렵기 때문에 칩의 수율이 향상된다. 따라서, 비용이 낮게 되어 싼 가격으로 시장에 제공할 수 있는 장점이 있다.

이러한 이유로 인해, ITCCD 장치도 FITCCD 장치와 동일하게 수직 CCD와 수평 CCD에서 웰 층을 별도로 설계하여 고속 전송에서도 높은 전송 효율을 얻고자 하는 것이다. 그런, ITCCD 장치는 메모리 영역이 없기 때문에 전송 불량을 제거 할 수 있는 충분한 길이를 가진 테이퍼부를 설치할 여유가 없다.

제5도는 ITCCD 장치의 아웃트 라인을 나타내는 평면도이다. 촬상 영역의 수직 CCD(3)는 메모리 영역을 개재하지 않고 수평 CCD(5)에 직접 접속되어 있다.

제6도는 수직 CCD와 수평 CCD 간의 접속부를 나타내는 평면도이다. ITCCD 장치는 메모리 영역을 갖고 있지 않지만 촬상 영역과 수직 CCD 최종 전극(8) 간에 보통 수개의 단의 전송 전극(25a, 26b)을 갖고 있다. 이들의 전송 전극의 영역에, P형 웰 층(26)의 테이퍼부를 설치하며, 테이퍼부의 길이 L은 기껏해야 50㎛ 정도밖에 취할 수 없다. 그 이유는 전송 전극의 단수가 수직 블랜킹 기간내에 블랜크 전송되는 라인 수로 결정되기 때문이다. 수직 블랜킹 기간은 텔레비젼 시스템과 유효 주사선 수에 의해 결정된다. 전송 전극의 단수는 최대 10단 전후밖에 설치할 수 없다. 그러나, 테이퍼부에서 포텐셜 장벽의 구배를 전송 불량이 없도록 충분히 작게하기 위해서는 적어도 L을 100㎛ 이상 취할 필요가 있다. 그러나, 전송 전극의 단수가 제한되어 있기 때문에 그 길이를 확보할 수 없다. 따라서, 전송 전극 1단분의 포텐셜차가 26㎷ 또는 그 이상이 되어버려 전송 불량이 되어버리고 만다(제7도).

가령, 전송 전극 간의 간격을 길게하여 L을 100㎛ 이상 확보했다고 하면, 확실히 전송 불량은 없어질 수 있다. 그러나, 간격을 길게한 것 만큼 칩 사이즈가 크게될 뿐만 아니라 전송 속도가 감소하게 된다. 따라서 ITCCD장치의 장점이 없어져 버린다.

그러면, 테이퍼부를 촬상 영역의 수직 CCD(3)까지 연장시킬 수 있다. 이러한 경우, 테이퍼부의 P형 불순물이 촬상 영역으로 확산되게되므로, 촬상 영역의 불순물 프로파일이 일정치 않게 되어버린다. 그 결과, 감도가 일정하지 않게되어 촬상 장치로서는 치명적으로 된다.

본 발명의 목적은 ITCCD 장치에 있어서도 상기한 장점을 손실하는 일 없이 전송 불량을 방지하기 위한 것이다.

본 발명의 하나의 양태에 따른 고체 촬상 장치는, 반도체 기판 상에 배치되어 광을 전하로 변환하는 촬상 소자의 메트릭스 군과, 상기 촬상 소자군의 열 간에 형성된 일 도전형의 제1 영역과 그 상부에 설치된 복수의 게이트 전극을 포함하며, 생성된 전하군을 열 단위로 수직 방향으로 전송하는 수직 전하 전송 소자군과, 상기 수직 전하 전송 소자군의 전송 방향 종단에 결합된 일 도전형의 제2 영역과 그 상부에 설치된 복수의 게이트 전극을 포함하며, 상기 수직 전하 전송 소자군으로부터 전송되어온 상기 전하군을 행 단위로 수평 방향으로 전송하는 수평 전하 전송 소자군을 갖는 고체 찰상 장치에 있어서, 상기 제1 영역과 제2 영역이 중첩되는 영역에서 상기 제1 영역으로부터 상기 제2 영역 방향으로 포텐셜이 점차 감소되는 구조로 한 것을 특징으로 한다.

본 발명의 또다른 양태에 따른 고체 촬상 장치는, 반도체 기판 상에 배치되어 광을 전하로 변환하는 촬상 소자의 메트릭스 군과, 상기 촬상 소자군의 열 간에 형성된 일 도전형의 제1 영역과 그 상부에 설치된 복수의 게이트 전극을 포함하며, 생성된 전하군을 열 단위로 수직 방향으로 전송하는 수직 전하 전송 소자군과, 상기 수직 전하 전송 소자군의 전송 방향 종단에 결합된 일 도전형의 제2 영역과 그 상부에 설치된 복수의 게이트 전극을 포함하며, 상기 수직 전하 전송 소자군으로부터 전송되어온 상기 전하군을 행 단위로 상기 수직 방향과 직교하는 방향으로 전송하는 수평 전하 전송 소자군을 갖는 고체 촬상 장치에 있어서, 상기 제1 영역과 제2 영역이 중첩되는 영역에서 상기 제1 영역에서 상기 제2 영역 방향으로 포텐셜이 점차 감소되게 하는 장벽층을 상기 수직 전하 전송 소자군과 상기 수평 전하 전송 소자군 간의 사이에 설치한 것을 특징으로 한다.

본 발명의 또다른 양태에 따른 고체 촬상 장치는, 일 도전형의 반도체 기판상에, 반대 도전형이며 제1의 불순물 농도 및 제1의 접합 깊이를 갖는 제1의 웰 층과, 반대 도전형이며 상기 제1의 불순물 농도보다 낮은 제2의 불순물 농도 및 상기 제1의 접합 깊이보다 더 깊은 제2접합 깊이를 갖는 제2의 웰 층을 갖고, 상기 제1 및 제2 웰 층을 서로 중첩시켜 상기 제1의 웰 층으로부터 상기 제2의 웰 층을 향하여 전하를 전송하는 고체 촬상 장치에 있어서, 상기 제1의 웰층과 제2의 웰층간의 상기 중첩부에 생성되는 포텐셜의 피크에 대응하는 위치에 상기 포텐셜이 전하 전송 방향으로 점차로 낮게되는 구조를 설치한 것을 특징으로 한다.

본 발명에 따른 고체 촬상 장치의 제조 방법은, 반도체 기판의 소정 영역에 일 도전형의 제1 영역을 형성하는 공정, 제1 영역과 일부 중첩되도록 일 도전형의 제2 영역을 형성하는 공정, 상기 제1 영역 및 제2 영역 상에 역 도전형의 제3영역을 형성하는 공정, 상기 제3영역 상에 게이트 산화막을 형성하는 공정, 상기 제1 영역상에 이산적으로 제1 수직 전송 게이트 군을 형성하는 공정, 제2 수직 전송 게이트군을 상기 제1 수직 전송 게이트 군과는 절연하면서 교대로 일렬로 정렬되도록 형성하는 공정, 상기 제2 영역에 가장 가까운 제2 영역 측의 제1군의 전송 게이트의 단부와 자기 정합(self-matched)되고, 상기 제1군의 전송 게이트에 인접하는 제2 영역 측의 제2군의 전송 게이트 아래에 제1영역으로부터 제2 영역을 향하여 포텐셜이 점차 낮게되도록 한 장벽층을 형성하는 공정을 포함하는 것을 특징으로 한다.

본 발명의 또다른 양태에 따른 고체 촬상 장치의 제조 공정은, 반도체 기판의 소정 영역에 일 도전형의 제1 영역을 형성하는 공정, 제1 영역과 일부 중첩되도록 일 도전형의 제2 영역을 형성하는 공정, 상기 제1 영역 및 제2영역 상에 역 도전형의 제3 영역을 형성하는 공정, 상기 제3 영역 상에 게이트 산화막을 형성하는 공정, 상기 제1 영역 상에 이산적으로 제1 수직 전송 게이트 군을 형성하는 공정, 제2 수직 전송 게이트 군을 상기 제1 수직 전송 게이트 군과는 절연하면서 교대로 일렬로 정렬되도록 형성하는 공정, 상기 제1 수평 전송 게이트 군 직하 및 상기 제2 영역에 가장 근접한 수직 게이트 직하에 장벽층을 형성하는 공정을 포함하는 것을 특징으로 한다.

본 발명의 상술한 목적 및 그밖의 특징 및 이점은 첨부한 도면과 관련한 다음의 상세한 설명으로부터 명확하게 될 것이다.

제1(a)도는 본 발명의 제1 실시예의 수직 CCD와 수평 CCD 간의 접속부를 나타내는 평면도이다. 복수의 광전 변환부(1)는 분리 영역(7)에 의해 구획되어 있으며 메트릭스 상태로 설치되며 독출 또는 전송 게이트(2)를 통해 인접하는 수직 CCD(3)에 접속되어 있다. 수직 CCD(3)는 광전 변환부(1)의 열 간에 배치되어 있다. 전술한 내용은 촬상 영역을 요약한 것이다.

수직 CCD(3)의 출력 단부는 다단 전송 전극(25a)(도면을 간단히하기 위해 1단만 도시함)에 접속된 다음 수직 CCD 최종 전극(8) 및 전송 게이트(9)를 통해 수평 CCD(5)에 접속된다. 수평 CCD(5)의 출력 단부는 전하 검출부(6)(도시 생략)에 접속된다. 소자-분리 영역(7)에 의해 구획된 수직 CCD(3)의 전송 채널 폭은, 수직 CCD 최종 전극(8)을 향하여 횡 방향으로 점진적으로 증가하는 채널-폭-확대부(10)를 설치하면, 테이퍼 없이, 폭이 단계적으로 증가하는 경우보다 포텐셜을 낮게할 수 있다. 수직 CCD(3)의 P형 웰 층(16)은 촬상 영역의 수직 CCD(3)로부터 전송 게이트(9)까지 연장되어 배열되어 있다. 수평 CCD(5)의 P형 웰 층(13)은 수평 CCD(5)로부터 수직 CCD 최종 전극(8)까지 연장되며, 선단의 평면 형태는 테이퍼되어 있지 않고 직선을 유지한다. 따라서, P형 웰 층(16)과 P형 웰 층(13) 간의 중첩 부분은 장방형의 평면 형태를 갖고, 그 길이 L은 10㎛ 정도가 된다. 그리고, P형 웰 층(13)의 에지와 수직 CCD(3) 측의 수직 CCD 최종 전극의 에지 간의 영역은 전송 채널을 가로지르는 장방향 장벽층(18)을 갖는다.

제1(a)도의 선 A-A'을 따라 절취한 단면도의 제1(b)도에 n형의 반도체 기판(14)에 2개의 P형 웰 층(13, 16)이 제공된다. 2개의 P형 웰 층(13, 16)은 전송 게이트(9) 및 수직 CCD 최종 전극(8) 아래에서 서로 중첩된다. 도시된 바와 같이, 웰 층(13)은 웰 층(16)보다 깊게되어 있다. 2개의 P형 층 위에, 불순물 농도 7 × 10¹⁶- 3 ×10¹⁷㎝^-3, 접합 깊이 0.3-1.0㎛의 N형 매립층(17)을 설치하여 매립 채널을 구성한다. 그리고, N형 매립층(17)의 상부에 이것보다 더 얇게, 실질적으로는 웰 중첩부 보다도 수직 CCD 측, 그리고 수직 CCD 최종 전극(8)의 아래에 불순물 농도 5 × 10¹⁶- 1 × 10¹⁷㎝^-3의 장벽층(18)을 설치한다. 상기 층들의 표면에 절연막을 통해서, 전송 전극(25a), 수직 CCD 최종 전극(8), 전송 게이트(9) 및 수평 CCD 전송 전극(12a) 등의 전극을 설치한다. 각 전극들 사이 및 표면에는 절연막(19)을 설치한다.

이어서 부재들의 동작에 대한 설명을 한다. 소정의 기간에 촬상 영역으로 입사된 광은 광전 변환부(1)에 의해 변환, 축적되어, 그 광량에 따른 신호 전하가 된다. 독출 게이트(2)가 온(ON) 위치로 설정되어 신호 전하가 수직 CCD(3)로 판독되면, 수직 CCD(3)는 수백 ㎑ 내지 1 ㎒ 정도의 주파수로 신호 전하를 연속해서 수평 CCD(5)로 전송한다. 신호 전하의 전송은 각 전극들에 전압을 인가하고 전자에 대한 포텐셜을 전송 방향을 향하여 낮게되도록 제어함으로써, 신호 전하를 포텐셜이 낮은 쪽으로 이동시키는 동작을 반복함으로써 달성된다.

제2도는 신호 전하의 전송시 웰 중첩 부분을 가로지르는 포텐셜 프로파일을 나타낸다. 장벽층(18)을 설치하고 있지 않은 경우, 전하 전송 방향으로의 포텐셜 프로파일은 점선과 같이 일단 깊게 떨어졌다가 약간 올라간 후 다시 떨지지게 된다. 이 떨어진 영역에서 전하가 트랩되어 전송이 차단된다. 그러나, 장벽층(18)을 설치하고 있기 때문에, 깊게 떨어지지 않고 전송 방향으로 포텐셜이 점진적으로 감소되어 전하의 트랩이 없게 된다. 따라서, 웰 중첩부에 있어서도 전송 차단이 없게 된다. 또, 수직 CCD(3)에 채널-폭-확대부(10)를 설치하면, 테이퍼를 하지 않는 경우와 비교해 포텐셜 프로파일이 더욱 낮게 된다. 신호 전하는 수평 CCD(5)로 전송되어 전하 검출부(6)에 의해 전압으로 변환되어 시계열의 영상 신호로서 출력된다.

이어서, 웰 중첩 부분 및 그 부근을 나타내는 제3도와 관련하여 장치의 제조 공정을 설명한다. N형 반도체 기판(14)의 주면상에 레지스트 패턴을 형성하고, 이것을 마스크로 하여 P형 불순물, 예를 들면 붕소를 이온 주입하여 P형 웰 층(16)을 형성한다. 다른 레지스트 패턴을 형성하여 이것을 마스크로 하여 P형 불순물 예를 들면 붕소를 이온 주입하여 다른 P형 웰 층(13)을 형성한다. 그 다음 전면에, 예를 들면 인 또는 비소를 이온 주입하여 N형 매립층(17)을 형성한다. 그 후에, 표면에 게이트 산화막(27)을 형성한다(제3a도). 이어서, 제1 층의 폴리 실리콘 층을 전면상에 형성하고, 패터닝하여 전송 게이트(9)를 형성한다. 폴리실리콘을 별도로 패터닝하여 수직 CCD 및 수평 CCD 전송 전극 중 어느 하나, 즉 수직 CCD 전송 전극(11a), 전송 전극(25a) 그리고 수평 CCD 전송 전극(12a)을 형성한다. 전면을 절연막으로 피복하고, 장벽층(18) 형성 예정 영역을 제외하고 레지스트 패턴을 형성한다. 이 때, 전송 전극(25a)의 수평 CCD 측의 에지가 노출되도록 레지스트 패턴을 형성한다. 그리고 N형 매립층(17)의 표면에 붕소를 이온 주입하여 N형 매립층(17)의 불순물을 반대 도전형의 붕소로 보상함으로써 불순물 농도가 낮은 장벽층(18)을 형성한다(제3(b)도). P형 웰 층(13, 16), N형 매립층(17), 및 장벽층(18)은 상술한 불순물 농도 및 접합 깊이를 갖는다. 레지스트를 박리한 후 전면에 제3의 폴리 실리콘 층을 형성하고, 이것을 패터닝하여 수직 CCD 및 수평 CCD 전송 전극의 남아있는 대응 부분, 즉 수직 CCD 전송 전극(11b), 전송 전극(25b) 및 수평 CCD 전송 전극(12b)을 형성한다. 장벽층(18)의 수직 CCD 측의 에지는 전송 전극(25a)의 에지에 자기 정합적으로 형성되기 때문에 결과적으로 수직 CCD 최종 전극과 자기 정합하게 된다. 그 후, 전면을 절연막으로 피복한다(제1(b)도). 상술한 실시예에서는, 전극 재료로서 폴리 실리콘을 사용했으나, 알루미늄 등의 금속 재료나 금속 및 실리콘의 합금이어도 좋다.

이상의 구조 및 제조 공정은 수평 CCD가 1채널의 시스템인 경우에 관한 설명이었다. 그러나, 수평 CCD가 2채널 시스템인 경우도 있다. 그 경우는, 수평 CCD 전송 전극(12b) 아래의 N형 매립층(17)의 표면에 수평 CCD 장벽층을 설치하는 구조로 되어 있다. 따라서, 이 수평 CCD 장벽층 형성과 동시에 장벽층(18)을 형성하도록 하면, 마스크 패턴만을 변경하면 공정의 스텝 수를 증가시키지 않고 장벽층(18)을 형성할 수 있으므로 제조 공정의 이점을 크게 살릴 수 있다.

이어서, 본 발명의 제2 실시예를 수직 CCD 와 수평 CCD 간의 접속부를 나타내는 평면도인 제4도와 관련하여 설명한다. 제1 실시예와 다른점은 수직 CCD(3)의 전송 채널 폭을 보다 완만하게 증가시킨 점이다. 구체적으로, 촬상 영역이 종료된 위치(여기서는 전송 전극들(25a)간의 중간점)로부터 전송 게이트(9)를 향하여 점진적으로 폭이 증가하기 시작한다. 촬상 영역의 수직 CCD 채널 폭과 수평 CCD로의 입력 측의 채널 폭이 정합되는 데는 여러 가지 문제로 인해 어렵다. 따라서, 서로 다른 폭의 전송 채널을 서로 접속하지 않으면 안된다. 전송 채널 폭을 급격하게 변화시키면, 포텐셜 프로파일이 낮게 되지 않고, 장벽으로 되어버리기 때문에, 채널을 테이퍼하여 전송 채널 폭을 완만하게 변화시키는 것이 바람직하다. 그 때 촬상 영역과 수평 CCD와의 사이의 전송 채널 폭의 변화를 작게하게 위해서는 제1 실시예 보다 본 실시예가 더욱 효과적이다. 장벽층(18)을 설치하지 않고 전송 채널 폭을 완만하게 증가시키는 것 만으로 전송 방향으로 점차로 낮게되는 포텐셜 프로파일을 만들 수 있으나, 장멱층(18)보다 그 효과는 적다. 그러나, 본 실시예와 같이 장벽층(18)과 폭의 완만한 증가를 조합함으로 인해 장벽층(18)만을 이용한 경우보다도 포넨셜 프로파일을 전송 방향으로 보다 낮게 할 수 있다.

이어서, 제3 실시예에 대하여 제15도를 이용하여 설명한다. 제15(a)도는 수직 CCD와 수평 CCD간의 접속부를 나타내는 평면도이고, 제15(b)도는 제15(a)도의 선 E-E'를 따라 절취한 단면도이다. 제1 실시예와의 차이점은 장벽 층(18) 대신에 장벽층(22)을 설치했다는 점이다. 구체적으로, 웰 중첩부의 수직 CCD측이 아니라 웰 중첩부 내에 장벽층을 설치했다. 그러나, 이 경우는 장벽층(22)의 불순물 농도를 N형 매립층(17)보다도 적게 하지 않고, 오히려 높게 하지 않으면 안된다. 그 때문에, 장벽층(22)의 영역으로 N형 불순물을 도입하면 좋다. 이 결과, 제2도를 이용하여 설명한 포텐셜이 떨어지는 영역(점선)의 좌측에 표시한 어깨 부분(shoulder portion), 또는 전하 전송 방향을 향하여 상승한 부분의 포텐셜을 낮게함으로써 전하가 트랩 될 수 있는 떨어진 부분을 없앨 수 있다. 따라서, 웰 중첩부에서도 전송이 차단되는 것이 없게 된다. 그러나, 떨어진 부분을 상승시키는 제1 실시예보다 전하 전송 방향에 대하여 포텐셜의 경사가 완만하게 되어 버리기 때문에, 수평 CCD 측으로 전하를 잡아 당기는 힘이 경감된다. 이것은 장벽층(22)을 단독으로 사용하면 장벽층(18)보다도 전송 효율 향상 효과가 적다는 것을 의미한다. 그러나, 장벽층(18)과 장벽층(22)을 결합하여 사용하면, 떨어진 부분을 상승시킬 수 있을 뿐만 아니라, 상술한 어깨 부분을 제거할 수 있기 때문에, 전하 전송 방향에 대하여 포텐셜이 보다 경사지게 되므로 전송 효율이 상승함과 아울러 전송 속도도 상승한다.

이어서, 제4 실시예에 대하여 제16도의 수직 CCD와 수평 CCD와의 접속부의 평면도를 이용하여 설명한다. 제1 실시예와 다른 점은 장벽층(18)의 평명 형상을 장방형으로 하지 않고 3각형 형상으로 했다는 점이다. 본 실시예에 따르면, 장방형 장벽층(18)을 사용하는 경우보다 포텐셜의 하강 부분이 더 높게 상승되지는 않지만, 하강 부분을 제거하여 수평의 포텐셜 프로 파일을 형성할 수 있다. 따라서, 전하가 트랩되지 않고 전송 불량이 생기지 않는다. 그러나, 전하 전송 효율 향상을 도모하기 위해서는 장벽층을 적당한 장방형으로 하는 것이 최적이다.

이어서, 제5 실시예에 대하여 제17도의 수직 CCD와 수평 CCD와의 접속부의 평면도를 이용하여 설명한다. 본 실시예는 장벽층(18)을 FITCCD 장치에 적용한 것이다. 수평 CCD(5)의 P형 웰층(21)은 메모리 영역으로 깊게 침투하도록 테이퍼하지 않고 ITCCD 장치에서와 동일하게 수직 CCD 최종 전극(8)까지만 연장되도록 설치했다. 따라서, 수직 CCD의 P형 웰층(16)과 중첩하는 영역은 제 1실시예와 동일하게 수직 CCD 최종 전극(8) 및 전송 게이트(9)의 아래에 설치된다. 따라서, 포텐셜 프로 파일은 제1 실시예와 동일하다. 종래의 수평 CCD 측의 웰층을 테이퍼 하여 메모리 영역으로 침투시킨 구조는 간단히 말하면, 0.5Ｖ의 포텐셜 장벽을 26㎷ 보다 작은 포텐셜 장벽으로 분할하여 이것을 하나씩 초과하도록 함으로써 0.5Ｖ의 포텐셜 장벽을 초과하도록 한 것이었다. 따라서, 전송 불량은 확실히 없었지만, 예를 들면 26㎷ 보다 작다고는 하지만 포텐셜 장벽이 존재한다. 이러한 포텐셜 장벽으로 인해 전송 속도가 특정한 한계점 이상으로 증가되지 않았다. 그러나, 본 발명의 실시예들에 따르면, 26㎷ 또는 그 이하의 포텐셜 장벽을 제거할 수 있고 전송 방향으로 점차로 낮게 되는 포텐셜 프로 파일을 형성할 수 있으므로, 전송 전하가 수평 CCD 측으로 보다 강하게 당겨져 종래보다는 전송 속도가 상승하고 FITCCD 장치의 성능도 향상된다.

이상 설명한 바와 같이, 본 발명에 의하면, 메모리 영역을 갖고 있지 않는 ITCCD 장치에 있어서, 전송 불량없이 수직 CCD의 웰층과 수평 CCD의 웰층를 별도로 설계할 수 있으므로 단위 면적당의 전하량을 증가시킬 수 있어서 감도를 향상시킬 수 있고, 고속 전송에 있어서도 높은 전송 효율을 얻을 수 있다. 또, 수직 CCD와 수평 CCD간의 중첩부를 수직 CCD 최종 전극 및 전송 게이트 아래에 설치할 수 있기 때문에 칩 사이즈를 증가시킬 필요가 없다. 또한, 포텐셜 프로 파일을 전하 전송 방향으로 점차로 낮게 할 수 있으므로, 전하를 수평 CCD 측으로 강하게 끌어 당길 수 있어서, 수직 CCD로부터 수평 CCD로의 전송 속도를 상승시킬 수 있다. 또, 포텐셜 파일을 제어하기 위한 장벽층의 형성은 주지의 이온 주입 기술에 의해 용이하게 할 수 있다. 수평 CCD가 2채널 시스템의 경우, 또다른 장벽층을 수평 CCD의 장벽층 형성과 동시에 형성할 수 있기 때문에 제조 공정의 수가 증가되지 않는다. 또한 FITCCD 장치에 있어서도 전송 속도를 향상시킬 수 있고, 전송 효율을 향상할 수 있으므로 FITCCD 장치의 성능을 향상할 수 있다. 이상과 같이, 본 발명에 의하면 HDTV 시스템의 핵심인 고화질성을 향상시킬 수 있는 ITCCD 장치 및 FITCCD 방치를 제공할 수 있다.

Claims

반도체 기판상에 행렬로 배치되어, 인가된 광에 응답하여 신호 전하를 발생하는 복수의 광전 변환부, 상기 복수의 광전 변환부의 열간(列間)에 형성된 일 도전형의 제1 영역을 포함하고 상기 광전 변환부에 의해 발생된 상기 신호 전하를 전송하는 수직 전하 전송부, 및 상기 수직 전하 전송부의 전송 방향 종단(終端)에 결합된 일 도전형의 제2 영역을 포함하고 상기 수직 전하 전송부에 결합되어 상기 수직 전하 전송부에 의해 전송된 신호 전하를 수신하는 수평 전하 전송부를 구비하여, 포텐셜이 상기 제1 영역으로부터 상기 제2 영역의 방향으로 점차 하강하는 것을 특징으로 하는 고체 촬상 장치.
제1항에 있어서, 상기 제1 영역으로부터 상기 제2 영역의 방향으로 점차 포텐셜이 하강하도록 상기 제2 영역에 선택적으로 형성된 장벽층을 더 구비하는 것을 특징으로 하는 고체 촬상 장치,
행렬의 메트릭스 상태로 배열된 복수의 광전 변환부, 상기 메트릭스의 인접한 열 간에 각각 제공되어 상기 광전 변환부들 중 관련된 광전 변환부들로부터 유도된 신호 전하를 전송하고 각각이 제1 채널 영역을 포함하는 복수의 수직 전하 전송부, 상기 수직 전하 전송부들에 결합되어 상기 수직 전하 전송부들로부터 신호전하를 수신하고 상기 수직 전하 전송부 각각의 상기 제1 채널 영역에 결합된 제2 채널 영역을 갖는 수평 전하 전송부, 및 상기 수직 전하 전송부 각각과 상기 수평 전하 전송부 사이에 제공되어 상기 제1 영역으로부터 상기 제2 영역의 방향으로 점차 포텐셜을 낮게 하는 장벽층을 구비하는 것을 특징으로 하는 고체 촬상 장치.
제2항에 있어서, 상기 수직 전하 전송부는 최종 게이트 전극을 포함하고, 상기 장벽층은 상기 최종 게이트 전극 아래에 형성되는 것을 특징으로 하는 고체 촬상 장치.
제1항에 있어서, 상기 제1 영역은 폭이 상기 수평 전하 전송부 방향으로 넓어지는 단부 부분을 갖고 있는 것을 특징으로 하는 고체 촬상 장치.