JP4198277B2 - 固体撮像素子 - Google Patents
固体撮像素子 Download PDFInfo
- Publication number
- JP4198277B2 JP4198277B2 JP21110199A JP21110199A JP4198277B2 JP 4198277 B2 JP4198277 B2 JP 4198277B2 JP 21110199 A JP21110199 A JP 21110199A JP 21110199 A JP21110199 A JP 21110199A JP 4198277 B2 JP4198277 B2 JP 4198277B2
- Authority
- JP
- Japan
- Prior art keywords
- charge transfer
- floating diffusion
- semiconductor layer
- type semiconductor
- transfer path
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Description
【発明の属する技術分野】
本発明は固体撮像素子に関し、より詳細には、水平電荷転送路から出力アンプに接続されるフローティングディフュージョンへの電荷転送部の構造に関する。
【0002】
【従来の技術】
図10に一般的な固体撮像装置の平面図を示す。
【0003】
固体撮像装置Aにおいては、半導体基板1上に多数の画素3、3、3が水平方向及び垂直方向に整列して配置されている。複数本の垂直電荷転送路5が、垂直方向に整列された複数の画素列間に形成されている。垂直電荷転送路5の一端には、水平電荷転送路7が形成されている。
【0004】
垂直電荷転送路5は、第1の第1導電型半導体層(n型半導体層)を含む。水平電荷転送路7は、第2の第1導電型半導体層(n型半導体層)と、第1の第2導電型半導体層(p型半導体層:pウェル)とを含む。
【0005】
水平電荷転送路7の一端にアンプ11が形成されている。
【0006】
画素3領域の半導体基板1上に、フォトダイオード(光電変換素子)3aが形成されている。フォトダイオード3aと垂直電荷転送路5との間には、読み出しゲート(トランスファーゲート)3bが形成されている。
【0007】
フォトダイオード3aにより光電変換された電気信号は、読み出しゲート3bを通って垂直電荷転送路5に転送される。垂直電荷転送路5内に転送された電荷は、例えば4相駆動方式により垂直方向に転送され、水平電荷転送路7内に入る。水平電荷転送路7内に転送された電荷は、例えば2相駆動方式によりアンプ11まで転送される。アンプ11により電気信号を増幅して外部に画像情報を出力する。
【0008】
図11に、上記固体撮像装置のうち水平電荷転送路7とアンプ11との間の部分を中心とした要部の拡大図を示す。
【0009】
半導体基板1上に、水平電荷転送路7からアンプ11まで連続したn型半導体層が形成されている。n型半導体層は、一定の幅を有し垂直電荷転送路5と接続される帯状に形成されたn型半導体領域8aと帯状に形成されたn型半導体領域8aに続きアンプ11に向けて徐々に幅が狭くなるテーパ形状のn型半導体領域(テーパ部)8bとからなり水平電荷転送路7を形成する領域と、テーパ部8bに続き高いn型不純物濃度を有するとともにほぼ一定の幅を有するフローティングディフュージョンFD領域とを含む。
【0010】
出力アンプ11の入力端子が、フローティングディフュージョンFDに接続される。出力アンプ11は、例えば半導体基板1上に形成された1又は複数のMOS型トランジスタにより形成される。
【0011】
帯状のn型半導体領域8aとテーパ形状のn型半導体領域(テーパ部)8bとにより形成される水平電荷転送路7上に、水平方向に交互に配置される水平転送電極21(21−1、21−2、21−3、21−4、・・・)が形成されている。
【0012】
水平方向に隣接する水平転送電極21は、例えば層間絶縁膜を介して電気的に絶縁された第一層目のポリシリコン(1ポリ)と第二層目のポリシリコン(2ポリ)とで形成される。水平方向に隣接する2つの水平転送電極21、21が1組となって、これら1組の水平電荷転送電極同士が共通に接続されている。共通に接続された1組の水平電荷転送電極と、これと水平方向に隣接する他の1組の水平電荷転送電極とに対して、φ1とφ2との電圧が印加される。2相駆動方式により電荷をフローティングディフュージョンFDの方向へと転送する。
【0013】
出力ゲートOGは、テーパ部8b上においてフローティングディフュージョンFDと隣接する領域上に形成される。
【0014】
出力ゲートOGは、水平電荷転送路7からフローティングディフュージョンFDへの電荷の転送を制御する。
【0015】
【発明が解決しようとする課題】
固体撮像装置における画素信号の読み出し速度の高速化の要求に伴って、水平転送路から出力アンプへの電荷の転送速度の向上が必要となる。
【0016】
特に、暗い撮影環境、すなわち低照度時には、画素から転送される電荷の量が全体として非常に少なくなる。
【0017】
図12に、従来の固体撮像装置のうち水平電荷転送路7とフローティングディフュージョンFD(アンプ11)の間の部分を中心とした要部の断面図とこの断面図のうちB−B’線から見たエネルギーバンド図(実線)とを示す。
【0018】
エネルギーバンド図は、出力ゲートOGに対して、水平電荷転送路7の最終段に位置する水平転送電極21−1に印加する電圧よりも高い正の電圧を印加した場合、すなわち水平電荷転送路7からアンプ11へ電荷を転送する場合を示す。
【0019】
図12に示すように、水平電荷転送路7を形成するn型半導体層8a、8bの外周面を覆うようにp型の導電性を有するpウェル14が形成される。
【0020】
図中、水平転送電極(21−2の一部と21−3)が、帯状のn型半導体層8a上に形成されている。出力ゲートOGと水平転送電極の一部(21−2の一部と21−1)がテーパ部8b上に形成されている。
【0021】
図12のエネルギーバンド図は、水平電荷転送路7の最終段(水平転送電極21−1)からフローティングディフュージョンFDに向けて電荷を転送する際のポテンシャルエネルギーを示す。出力ゲートOGに正の電圧、例えば8Vの電圧を印加すると、ポテンシャルエネルギーが水平電荷転送路7からフローティングディフュージョンFDに向けて階段状に低くなるポテンシャル形状となる。
【0022】
テーパ部8bを形成するn型半導体層のうち出力ゲートOG下の領域(図中Lで示される長さを有する。)における電位はほぼ一定である。微細加工上の制限と転送効率の低下を防止するという両方の観点から、出力ゲートOGの長さLは通常2μmから4μm程度に設計される。
【0023】
テーパ部8bに続く、フローティングディフュージョンFDの幅W(図11)は狭い方が好ましい。Wが狭いほどアンプの変換効率が向上する。フローティングディフュージョンFDの幅は通常2μm程度である。
【0024】
従ってテーパ部8bは、フローティングディフュージョンFDに向けてその幅が急激に狭くならざるを得ない。
【0025】
図13に、図11のC−C’線断面図(図13(a))、及びD−D’線断面図(図13(b))と、対応するエネルギーバンド図を示す。
【0026】
図13(a)に示すように、第2のn型半導体領域8bの幅が広いと、第2のn型半導体領域8bとp型のウェル層14との界面に空乏層が伸びても、第2のn型半導体領域8bが形成するポテンシャルウェルの幅と深さにそれほど大きな影響を与えない。
【0027】
図13(b)に示すように、第2のn型半導体領域8bの幅が狭くなると、第2のn型半導体領域8bとp型のウェル層14との界面に伸びた空乏層の影響により、第2のn型半導体領域8bが形成するポテンシャルウェルの幅が狭くなり、かつ、深さも浅くなる。図12に一点鎖線で示すように、アンプ側に向けてエネルギーポテンシャルが持ち上がる。ポテンシャルの逆勾配が生じると、電荷の転送効率が低下する。特に低照度の場合、すなわち転送する電荷の量が少ない場合には影響が大きい。
【0028】
本発明は、暗い撮影環境、すなわち低照度時においても、水平電荷転送路から出力アンプへの電荷の転送速度が向上するような固体撮像素子の構造を提供することである。
【0029】
本発明の目的は、水平電荷転送路からフローティングディフュージョンへの電荷の転送効率の低下を防止する固体撮像素子の構造を提供することにある。
【0030】
【課題を解決するための手段】
本発明の一観点によれば、半導体基板と、該半導体基板上に形成され、垂直方向及び水平方向に整列配置された複数の光電変換素子と、垂直方向に整列した前記光電変換素子に隣接して前記半導体基板上に形成された第1の第1導電型半導体層を含み、垂直方向に電荷を転送する複数の垂直電荷転送路と、前記光電変換素子と隣接する前記垂直電荷転送路との間の前記半導体基板上に形成され、前記光電変換素子から隣接する前記垂直電荷転送路に電荷を読み出す読み出しゲートと、複数の前記垂直電荷転送路の下端に設けられ、前記半導体基板上に形成された第2の第1導電型半導体層と該第2の第1導電型半導体層の外周面を囲むように前記半導体基板内に形成された第1の第2導電型半導体層とを含み、該垂直電荷転送路から転送された電荷を受けてこれを水平方向に転送する水平電荷転送路と、前記半導体基板上に前記水平電荷転送路に隣接して形成され、前記第2の第1導電型半導体層よりも不純物濃度の高い第1導電型の高不純物濃度層により形成されるフローティングディフュージョンと、該フローティングディフュージョンの電位変化を増幅して出力する出力アンプと、前記水平電荷転送路中の前記フローティングディフュージョンと隣接する位置に設けられ、前記水平電荷転送路中の電荷を前記フローティングディフュージョンに転送する出力ゲート部と、前記第2の第1導電型半導体層の少なくとも前記フローティングディフュージョンと隣接する領域に設けられ、前記フローティングディフュージョンへ向けて下り勾配のポテンシャルを有するポテンシャル傾斜部とを有し、前記第2の第1導電型半導体層は、前記フローティングディフュージョンに隣接し前記フローティングディフュージョンに向けて幅が狭くなるテーパ形状の第1のテーパ部を含み、前記ポテンシャル傾斜部は、前記第1のテーパ部のうち少なくとも前記フローティングディフュージョンと隣接する領域に形成され、前記第2の第1導電型半導体層よりも高い第1導電型の不純物濃度を有する第3の第1導電型半導体層を含み、前記第3の第1導電型半導体層は、前記水平電荷転送路から前記フローティングディフュージョンに向けて幅が広くなる逆テーパ形状の逆テーパ部を有する固体撮像装置が提供される。
【0031】
【発明の実施の形態】
以下、本発明の実施の形態を説明する。
【0032】
図1に本発明の第1の実施の形態による固体撮像素子の平面図を示す。
【0033】
固体撮像素子Aにおいては、半導体基板1上に多数の画素3、3、3が水平方向及び垂直方向に整列して配置されている。複数本の垂直電荷転送路5が、垂直方向に整列された複数の画素列間に形成されている。垂直電荷転送路5の一端には、水平電荷転送路7が形成されている。
【0034】
水平電荷転送路7の最終端にはアンプ11が形成されている。
【0035】
画素3内には、フォトダイオード(光電変換素子)3aが形成されている。フォトダイオード3aと垂直電荷転送路5との間には、読み出しゲート(トランスファーゲート)3bが形成されている。
【0036】
垂直電荷転送路5は、例えば半導体基板1内に形成されたn型導電層(第1のn型半導体層)である。
【0037】
水平電荷転送路7は、例えば半導体基板1内に形成されたn型導電層(第2のn型半導体層)である。水平電荷転送路7を形成する第2のn型半導体層は、例えばn型不純物のドーピング量が異なる領域を電荷の転送方向(水平方向)に交互に有する。このため、ポテンシャルバリア層とポテンシャルウェル層とが交互に形成される。
【0038】
フォトダイオード3aにより光電変換された電気信号は、読み出しゲート3bを通って垂直電荷転送路5に転送される。垂直電荷転送路5内に転送された電荷は、例えば4相駆動方式により垂直方向に転送され、水平電荷転送路7内に入る。水平電荷転送路7内に転送された電荷は、例えば2相駆動方式によりアンプ11が接続されるフローティングディフュージョンFDまで転送される。アンプ11は、フローティングディフュージョンFDの電位の変化を増幅し外部に画像情報を出力する。
【0039】
図2に、上記固体撮像装置のうち水平電荷転送路7とフローティングディフュージョンFDとの間の部分を中心とした要部の拡大図を示す。
【0040】
半導体基板1内には、水平電荷転送路7からフローティングディフュージョンFDまで連続してn型の半導体層が形成されている。
【0041】
水平電荷転送路7に含まれる第2のn型半導体層8は、一定の幅を有する帯状部8aと、帯状のn型半導体領域8aに続き、徐々に幅が狭くなるテーパ部bとを含む。テーパ部8bに隣接して、第2のn型半導体領域8よりも高いn型不純物濃度を有するとともに、ほぼ一定の幅Wを有するフローティングディフュージョンFDが半導体基板1上に形成されている。
【0042】
出力アンプ11の入力端子は、フローティングディフュージョンFDに接続されている。
【0043】
水平電荷転送路7を形成する第2のn型半導体層8上には、水平方向に連続して配置されている水平転送電極21(21−1、21−2、21−3、21−4、・・・)が形成されている。
【0044】
水平方向に隣接する水平転送電極21は、例えば層間絶縁膜を介して電気的に絶縁された第一層目のポリシリコン(1ポリ)と第二層目のポリシリコン(2ポリ)とで形成される。水平方向に隣接する2つの水平転送電極21、21が1組となって、これら1組の水平電荷転送電極同士が共通に接続されている。
【0045】
共通に接続された1組の水平電荷転送電極と、これと水平方向に隣接する他の1組の水平電荷転送電極とに対して、φ1とφ2との電圧が印加される。2相駆動方式により電荷をフローティングディフュージョンFDの方向へと転送する。
【0046】
出力ゲートOGは、テーパ部8b上においてフローティングディフュージョンFDと隣接する領域上に形成される。
【0047】
出力ゲートOGは、水平電荷転送路7からフローティングディフュージョンFDへの電荷の転送を制御する。出力ゲートOGにより水平電荷転送路7内の電荷を、フローティングディフュージョンFDまで転送する。フローティングディフュージョンFDの電位の変化をアンプ11により増幅し、外部に画像情報として取り出す。
【0048】
図3に、図2の平面図のうち半導体領域の詳細な構成を示す。
【0049】
テーパ部8bとフローティングディフュージョンFDとの境界近傍の領域に第3のn型半導体層12が形成されている。
【0050】
第3のn型半導体層12のうちフローティングディフュージョンFDに形成される第3のn型半導体層12aは、帯状のほぼ一定の幅を有している。第3のn型半導体層12のうちテーパ部8b内に形成されている第3のn型半導体層12bは、フローティングディフュージョンFDに向けて幅が広くなる逆テーパ形状である。第3のn型半導体層12のうち、フローティングディフュージョンFD領域内に形成されている帯状の第3のn型半導体層12aとテーパ部8b内に形成されている逆テーパ形状の第3のn型半導体層12bとは連続的に形成されている。
【0051】
第2のn型導電層8をイオン注入法と活性化のための熱処理により形成した後に、追加のイオン注入と熱処理により第3のn型導電層12を形成しても良い。
【0052】
或いは、第2のn型導電層を形成するためのイオン注入工程の前の工程において又は後の工程において第3のn型導電層12を形成すべき領域にイオン注入を行った後、同時に熱処理を行っても良い。
【0053】
図4は、図2に示す第1の実施の形態による固体撮像装置の要部に対応する断面図と、B−B’線から見たエネルギーバンド図(点線)である。
【0054】
テーパ部8bのうち第3のn型導電層12が形成されている領域に、ポテンシャル傾斜部P1が形成されている。ポテンシャル傾斜部P1のポテンシャルエネルギーは、フローティングディフュージョン領域FDに向けて下り勾配となる(実線で示す)。水平電荷転送路7側から転送された電荷は、ポテンシャル傾斜部P1に形成される下り勾配のポテンシャルプロファイルに沿って容易にフローティングディフュージョン領域FDに転送される。
【0055】
図5に、図3に示す半導体層の平面図におけるC−C'断面(図5(a)及びD−D’断面(図5(b))をそのポテンシャルプロファイルとともに示す。
【0056】
図5(a)に示すように、深いpウェル14が半導体基板1内に形成されている。水平電荷転送路の一部を形成するテーパ部8bはpウェル14内に形成されている。フローティングディフュージョンFDと反対側に向けてテーパ部8bのn型半導体層の幅は広い。pウェル14とテーパ部8bの第2のn型半導体層との接合部において空乏層が延びるが、元々のテーパ部8bの第2のn型半導体層の幅が広いため、点線で示すようにポテンシャルプロファイルのpウェルによる影響は少ない。
【0057】
図5(b)に示される構造も、図5(a)に示される構造とほぼ同様である。ただし、図5(b)に示すテーパ部8bの第2のn型半導体領域の幅は、図5(a)に示すテーパ部8bの第2のn型半導体領域の幅と比べて狭い。pウェル14とテーパ部8bの第2のn型半導体層との接合部に延びる空乏層の影響を強く受ける。点線で示すようにポテンシャルウェルの幅も狭くなり、深さも浅くなる。
【0058】
図5(b)に示す第3のn型半導体層(12b)の幅は、図5(a)に示す第3のn型半導体層(12b)の幅と比べて広い。
【0059】
図5(b)に示すように、テーパ部8bに逆テーパ形状の第3のn型半導体層12bを設けることによりフローティングディフュージョンFD側のテーパ部8bのポテンシャル井戸の幅は広がる。井戸の深さも深くなる(実線で示す。)。
【0060】
元々pウェル14の影響をそれほど受けないので、図5(a)に示すポテンシャル井戸の幅はそれほど変化しない。ポテンシャル井戸の深さはやや深くなる(実線で示す。)。pウェル14からの空乏層の伸びとテーパ部8bの幅がアンプ側に向けて徐々に狭くなることに起因する電荷の転送効率の低下を防止できる。
【0061】
テーパ部8bを形成するn型半導体層からフローティングディフュージョンFDへの電荷の転送効率が向上する。
【0062】
図6に、本発明の第1の実施の形態による固体撮像装置の変形例による固体撮像装置の水平電荷転送路7と出力アンプ11付近の要部を示す平面図を示す。
【0063】
図5に示す逆テーパ形状の第3のn型半導体層12bは傾斜する直線により外周が画定されるが、図6の変形例による逆テーパ形状の第3のn型半導体層12bの外周は、階段状の傾斜を有している。
【0064】
上記の構造を有する固体撮像装置でも、階段状の傾斜を有する逆テーパ形状の第3のn型半導体層12bにより、フローティングディフュージョンFD側に向けて下り勾配のポテンシャル傾斜部P1が形成される。
【0065】
上記の例と同様に、フローティングディフュージョンFD側に向けてテーパ部8bを形成するn型半導体層の幅が狭くなり、かつpウェルが存在することに起因して生じる狭チャネル効果を防止できる。
【0066】
尚、本実施の形態においては、逆テーパ形状の第3のn型半導体層12bに関して2種類の形状を例として示したが、第3のn型半導体層12bの形状はこれらに限定されるものではなく、種々の変形が可能なことは明らかである。
【0067】
次に、本発明の第2の実施の形態による固体撮像装置について説明する。
【0068】
図7は、第1の実施の形態における図3に対応する図である。
【0069】
出力ゲートOG下の第2のn型半導体領域8bのうちフローティングディフュージョンFDから所定距離だけ離れた領域に、第2のp型導電層(第2の第2導電型半導体層)15が形成されている。所定距離とは、例えば出力ゲート電極OGの幅の半分程度であり、例えば1μmから2μmである。
【0070】
第2のp型導電層15の幅は、フローティングディフュージョンFDから離れるに従って広くなるテーパ形状を有している(第2のテーパ部)。
【0071】
図8に図7のE−E’線断面図とそれに対応するエネルギーバンド図を示す。
【0072】
テーパ形状の第2のp型導電層15が形成される領域に、ポテンシャルエネルギーが水平電荷転送路7方向に向けて上がり勾配の傾斜部P2が形成される。
【0073】
図7に示すように、第2のp型導電層15の幅がフローティングディフュージョンFDから離れるに従って広くなるテーパ形状を有しているため、第2のn型半導体領域8bの幅がフローティングディフュージョンFDに向けて狭くなるテーパ形状を有していることに起因する狭チャネル効果の影響を低減できる。
【0074】
第2のn型半導体領域8bからフローティングディフュージョン領域FDへの向けての電荷の転送効率が向上する。
【0075】
図9に、本発明の第2の実施の形態による固体撮像装置の変形例による固体撮像装置の水平電荷転送路7と出力アンプ11付近の要部を示す平面図を示す。
【0076】
図7に示すテーパ形状を有する第2のp型半導体層15は、傾斜する直線により外周が画定されるが、図8の変形例による第2の第2導電型半導体層15の外周は、階段状の傾斜を有している。
【0077】
上記の構造を有する固体撮像装置でも、階段状の傾斜を有する第2のp型半導体層15により、フローティングディフュージョンFDから離れるにつれて上がり勾配のポテンシャル傾斜部P2が形成される。
【0078】
上記の例と同様に、テーパ部8bとpウェルとの存在に起因する狭チャネル効果を防止できる。
【0079】
尚、本実施の形態においては、第2のp型半導体層15のテーパ形状に関して2つの例を示したが、テーパ部の形状はこれらに限定されるものではなく、種々の変形が可能なことは明らかである。
【0080】
第2のn型導電層8b用のイオン注入を行い、活性化のための熱処理を行った後に、第2のp型導電層15用のイオン注入と熱処理を行うことにより形成しても良いし、第2のn型導電層を形成するためのイオン注入工程の前又は後に第1及び第2のp型導電層15を形成すべき領域にイオン注入を行った後、同時にイオンの活性化のための熱処理を行っても良い。
【0081】
上記の構造を有する固体撮像装置では、出力ゲートOG下の第2のn型導電層8bのうち水平電荷転送路7フローティングディフュ側の領域に、フローティングディフュージョン領域FD側に向けて下り勾配のポテンシャル傾斜部が形成される。
【0082】
フローティングディフュージョン領域FD側に向けて第2のn型導電層8bの幅が狭くなることに起因して生じる狭チャネル効果の影響も低減できる。
【0083】
尚、本実施の形態においては、p型導電層の形状に関して2つの例を示して説明した。しかしながら、第2のp型導電層の形状はこれらに限定されるものではなく、種々の変形が可能なことは明らかである。
【0084】
以上に説明したように、本実施の形態による固体撮像装置においては、水平電荷転送路からフローティングディフュージョンへ向けての電荷の転送効率が向上する。特に、低照度時には電子数が少ないが、そのような場合でも電子を滞りなくアンプまで転送することが可能である。
【0085】
その他、種々の変更、改良、組み合わせ等が可能なことは当業者には自明あろう。
【0086】
【発明の効果】
固体撮像装置において、水平電荷転送路から出力アンプへ向けての電荷の転送効率が向上する。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態による固体撮像装置の平面図である。
【図2】上記の固体撮像装置の要部を拡大した平面図であり、半導体領域と電極との配置を示す。
【図3】上記の固体撮像装置の要部を拡大した平面図であり、半導体領域の構成を示す。
【図4】上記の固体撮像装置の要部の断面図とそれに対応するエネルギーバンド図である。
【図5】上記の固体撮像装置の要部の断面図とエネルギーバンド図であり、(a)は図3のC−C’線断面図、(b)は図3のD−D’線断面図である。
【図6】本発明の第1の実施の形態による固体撮像装置の変形例の要部を拡大した平面図であり、半導体領域の構成を示す。
【図7】本発明の第2の実施の形態による固体撮像装置の要部を拡大した平面図であり、半導体領域の構成を示す。
【図8】図7のE−E’線断面図とそれに対応するエネルギーバンド図である。
【図9】本発明の第2の実施の形態による固体撮像装置の変形例の要部を拡大した平面図であり、半導体領域の構成を示す。
【図10】従来の固体撮像装置の平面図である。
【図11】従来の固体撮像装置の平面図であり、半導体領域と電極との配置を示す。
【図12】従来の固体撮像装置の要部の断面図とそれに対応するエネルギーバンド図である。
【図13】上記の固体撮像装置の要部の断面図とエネルギーバンド図であり、(a)は図11のC−C’線断面図、(b)は図11のD−D’線断面図である。
【符号の説明】
A 固体撮像装置
FD フローティングディフュージョン
OP 出力ゲート
P1、P2 ポテンシャル傾斜部
1 半導体基板
3 画素
3a 光電変換素子(フォトダイオード)
3b 読み出しゲート(トランスファーゲート)
5 垂直電荷転送電極
7 水平電荷転送電極
8 第2のn型半導体層
8a 第2のn型半導体層(帯状部)
8b 第2のn型半導体層(第1のテーパ部)
11 出力アンプ
12 第3のn型半導体層
12a 第3のn型半導体層(帯状のn型半導体層)
12b 第3のn型半導体層(逆テーパ部)
14 pウェル層
15 第2のp型半導体領域(第2のテーパ部)
21 水平電荷転送電極
Claims (2)
- 半導体基板と、
該半導体基板上に形成され、垂直方向及び水平方向に整列配置された複数の光電変換素子と、
垂直方向に整列した前記光電変換素子に隣接して前記半導体基板上に形成された第1の第1導電型半導体層を含み、垂直方向に電荷を転送する複数の垂直電荷転送路と、
前記光電変換素子と隣接する前記垂直電荷転送路との間の前記半導体基板上に形成され、前記光電変換素子から隣接する前記垂直電荷転送路に電荷を読み出す読み出しゲートと、
複数の前記垂直電荷転送路の下端に設けられ、前記半導体基板上に形成された第2の第1導電型半導体層と該第2の第1導電型半導体層の外周面を囲むように前記半導体基板内に形成された第1の第2導電型半導体層とを含み、該垂直電荷転送路から転送された電荷を受けてこれを水平方向に転送する水平電荷転送路と、
前記半導体基板上に前記水平電荷転送路に隣接して形成され、前記第2の第1導電型半導体層よりも不純物濃度の高い第1導電型の高不純物濃度層により形成されるフローティングディフュージョンと、
該フローティングディフュージョンの電位変化を増幅して出力する出力アンプと、
前記水平電荷転送路中の前記フローティングディフュージョンと隣接する位置に設けられ、前記水平電荷転送路中の電荷を前記フローティングディフュージョンに転送する出力ゲート部と、
前記第2の第1導電型半導体層の少なくとも前記フローティングディフュージョンと隣接する領域に設けられ、前記フローティングディフュージョンへ向けて下り勾配のポテンシャルを有するポテンシャル傾斜部と
を有し、
前記第2の第1導電型半導体層は、前記フローティングディフュージョンに隣接し前記フローティングディフュージョンに向けて幅が狭くなるテーパ形状の第1のテーパ部を含み、
前記ポテンシャル傾斜部は、前記第1のテーパ部のうち少なくとも前記フローティングディフュージョンと隣接する領域に形成され、前記第2の第1導電型半導体層よりも高い第1導電型の不純物濃度を有する第3の第1導電型半導体層を含み、
前記第3の第1導電型半導体層は、前記水平電荷転送路から前記フローティングディフュージョンに向けて幅が広くなる逆テーパ形状の逆テーパ部を有する固体撮像装置。 - 半導体基板と、
該半導体基板上に形成され、垂直方向及び水平方向に整列配置された複数の光電変換素子と、
垂直方向に整列した前記光電変換素子に隣接して前記半導体基板上に形成された第1の第1導電型半導体層を含み、垂直方向に電荷を転送する複数の垂直電荷転送路と、
前記光電変換素子と隣接する前記垂直電荷転送路との間の前記半導体基板上に形成され、前記光電変換素子から隣接する前記垂直電荷転送路に電荷を読み出す読み出しゲートと、
複数の前記垂直電荷転送路の下端に設けられ、前記半導体基板上に形成された第2の第1導電型半導体層と該第2の第1導電型半導体層の外周面を囲むように前記半導体基板内に形成された第1の第2導電型半導体層とを含み、該垂直電荷転送路から転送された電荷を受けてこれを水平方向に転送する水平電荷転送路と、
前記半導体基板上に前記水平電荷転送路に隣接して形成され、前記第2の第1導電型半導体層よりも不純物濃度の高い第1導電型の高不純物濃度層により形成されるフローティングディフュージョンと、
該フローティングディフュージョンの電位変化を増幅して出力する出力アンプと、
前記水平電荷転送路中の前記フローティングディフュージョンと隣接する位置に設けられ、前記水平電荷転送路中の電荷を前記フローティングディフュージョンに転送する出力ゲート部と、
前記第2の第1導電型半導体層の少なくとも前記フローティングディフュージョンと隣接する領域に設けられ、前記フローティングディフュージョンへ向けて下り勾配のポテンシャルを有するポテンシャル傾斜部と
を有し、
前記第2の第1導電型半導体層は、前記フローティングディフュージョンに隣接し前記フローティングディフュージョンに向けて幅が狭くなるテーパ形状の第1のテーパ部を含み、
前記ポテンシャル傾斜部は、前記第1のテーパ部のうち少なくとも前記フローティングディフュージョンと隣接し前記フローティングディフュージョンから所定距離だけ離れた領域に形成された第2の第2導電型半導体層を含み、
前記第2の第2導電型半導体層は、前記フローティングディフュージョンに向けて幅が狭くなるテーパ形状の第2のテーパ部を有する固体撮像装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21110199A JP4198277B2 (ja) | 1999-07-26 | 1999-07-26 | 固体撮像素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21110199A JP4198277B2 (ja) | 1999-07-26 | 1999-07-26 | 固体撮像素子 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001044407A JP2001044407A (ja) | 2001-02-16 |
JP4198277B2 true JP4198277B2 (ja) | 2008-12-17 |
Family
ID=16600436
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21110199A Expired - Fee Related JP4198277B2 (ja) | 1999-07-26 | 1999-07-26 | 固体撮像素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4198277B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006310496A (ja) * | 2005-04-27 | 2006-11-09 | Sharp Corp | 固体撮像装置および電子情報装置 |
JP2007294734A (ja) * | 2006-04-26 | 2007-11-08 | Sanyo Electric Co Ltd | 固体撮像素子 |
JP2018049855A (ja) * | 2016-09-20 | 2018-03-29 | セイコーエプソン株式会社 | 固体撮像装置及び電子機器 |
-
1999
- 1999-07-26 JP JP21110199A patent/JP4198277B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001044407A (ja) | 2001-02-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9818794B2 (en) | Solid-state image sensor and camera | |
KR100192954B1 (ko) | 수직형 전달게이트를 가지는 전하결합형 고체촬상소자 및 그 제조방법 | |
KR101159032B1 (ko) | 고체 촬상 소자 | |
KR20080106846A (ko) | 고체촬상장치 및 그 제조 방법 | |
JP5047628B2 (ja) | 導電性を低下させたp型ウェルを備えたイメージセンサ及びカメラ | |
CN1913167A (zh) | 互补金属氧化物半导体图像传感器及其制造方法 | |
JP6279332B2 (ja) | 半導体装置 | |
KR19990078166A (ko) | 고체 촬상장치 | |
KR20170049522A (ko) | 고체 촬상 장치 | |
JP4198277B2 (ja) | 固体撮像素子 | |
JP5030323B2 (ja) | 固体撮像素子 | |
JPH02278874A (ja) | 固体撮像素子及びその製造方法 | |
JP3247163B2 (ja) | 固体撮像装置及びその製造方法 | |
JP2006108590A (ja) | 固体撮像装置 | |
JP2897689B2 (ja) | 固体撮像装置 | |
JP4695745B2 (ja) | 固体撮像素子及びその製造方法 | |
JP4471677B2 (ja) | 固体撮像装置及び電荷転送部 | |
US6639259B2 (en) | Charge-coupled device | |
KR100269636B1 (ko) | 고체촬상소자 | |
US6337495B1 (en) | Solid-state image pickup device | |
KR100311492B1 (ko) | 고체촬상소자 | |
KR100459209B1 (ko) | 고체촬상소자 및 그의 제조방법 | |
JP4906016B2 (ja) | 電荷転送デバイス | |
JPH1126745A (ja) | 固体撮像装置 | |
CN116110952A (zh) | 半导体器件和包括该半导体器件的图像传感器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050603 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20060621 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20061214 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061221 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070216 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080331 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080527 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080722 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080916 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081001 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111010 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121010 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121010 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131010 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |