KR100200300B1 - 반도체소자의 평탄화절연막 형성방법 - Google Patents
반도체소자의 평탄화절연막 형성방법 Download PDFInfo
- Publication number
- KR100200300B1 KR100200300B1 KR1019950050435A KR19950050435A KR100200300B1 KR 100200300 B1 KR100200300 B1 KR 100200300B1 KR 1019950050435 A KR1019950050435 A KR 1019950050435A KR 19950050435 A KR19950050435 A KR 19950050435A KR 100200300 B1 KR100200300 B1 KR 100200300B1
- Authority
- KR
- South Korea
- Prior art keywords
- insulating film
- forming
- entire surface
- semiconductor device
- thin film
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 47
- 239000004065 semiconductor Substances 0.000 title claims abstract description 30
- 238000009413 insulation Methods 0.000 title 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims abstract description 24
- 238000005530 etching Methods 0.000 claims abstract description 16
- 239000004020 conductor Substances 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 230000003213 activating effect Effects 0.000 claims abstract description 8
- 239000010408 film Substances 0.000 claims description 53
- 239000007789 gas Substances 0.000 claims description 19
- 239000010409 thin film Substances 0.000 claims description 16
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 6
- 229910001873 dinitrogen Inorganic materials 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 4
- 239000002245 particle Substances 0.000 abstract description 3
- 238000001312 dry etching Methods 0.000 abstract description 2
- 238000001039 wet etching Methods 0.000 abstract description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 239000001301 oxygen Substances 0.000 description 5
- 229910052760 oxygen Inorganic materials 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 3
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910021642 ultra pure water Inorganic materials 0.000 description 1
- 239000012498 ultrapure water Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
- H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
- H01L21/02065—Cleaning during device manufacture during, before or after processing of insulating layers the processing being a planarization of insulating layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체소자의 평탄화절연막 형성방법에 관한 것으로, 반도체기판의 상부에 전도체패턴을 형성하고 상기 전도체패턴의 상부에 제1 절연막을 형성한 다음, 전체표면상부에 평탄화된 제2 절연막을 형성하고 상기 제2 절연막의 수분함량을 조절하기 위한 베이킹 공정을 실시한 다음, 상기 제2 절연막의 수분을 이용하여 불산가스를 활성화시킴으로써 제2 절연막을 전면식각하여 평탄화된 절연막을 형성하여, 얇은 두께의 절연막으로 반도체소자의 평탄화를 이룰 수 있는 효과가 있으며, 종래와 같이 건식 또는 습식식각공정으로 인한 파티클의 발생 및 낮은 재현성과 신뢰성을 극복할 수 있어 후속공정을 용이하게 하고 그에 따른 반도체소자의 특성 및 신뢰성을 향상시킬 수 있는 기술이다.
Description
제1a도 내지 제1c도는 본 발명의 제1실시예에 따른 반도체소자의 평탄화절연막 형성방법의 제조 단면도.
제2a도 내지 제2c도는 본 발명의 제2실시예에 따른 반도체소자의 평탄화절연막 형성방법의 제조 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 반도체기판 2 : 전도체
3 : 제1 절연막 4 : 제2 절연막
5 : SOG막
본 발명은 반도체소자의 평탄화절연막 형성방법에 관한 것으로, 특히 절연막에 흡수된 수분 또는 초순수증기 내부의 산소로 불산가스를 활성화시켜 절연막을 전면식각하므로써, 얇은 두께의 절연막으로 평탄화를 이룰 수 있는 반도체 소자의 절연막 평탄화방법에 관한 것이다.
일반적으로, 반도체소자의 평탄화를 이루기 위하여, SOG(Spin On Glass) 도포 기술을 이용하거나, 오존 산화막을 증착하는 기술이 이용된다.
그러나, 상기 SOG로 반도체소자를 평탄화하는 경우, 금속간 콘택인 비아(via)에 노출되어 비아 저항이 열화되는 문제점이 있다.
따라서, SOG 도포 후에 전면식각 기술이 검토되고 있다.
또, 오존 산화막의 경우는 평탄화를 이루기 위하여, 두껍게 증착한 후 전면식각하는 기술이 필요하다.
그러나, 종래의 반도체소자의 평탄화방법에서는 전면식각방법으로 플라즈마 건식식각 기술이 많이 사용하나, 이때, 입자가 발생하여 제조공정의 신뢰성이 떨어지는 문제점이 있다.
또한, 습식식각에 의한 전면식각방법은 식각용 화학약품의 활성도가 시간에 따라 변화하여 공정의 재현성 및 신뢰성이 낮은 문제점이 있다.
따라서, 본 발명은 상기 종래기술의 문제점을 해결하기 위한 것으로, 절연막에 흡수된 수분, 초순수증기 또는 오존을 소오스(source)로 하는 산소로 불산가스를 활성화시켜 절연막을 전면식각하므로써, 얇은 두께의 절연막으로 반도체소자의 평탄화를 이룰 수 있는 반도체소자의 평탄화절연막 형성방법을 제공함에 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 반도체소자의 평탄화절연막 형성 방법은,
반도체기판의 상부에 전도체패턴을 형성하는 단계와, 상기 전도체패턴의 상부에 제1 절연막을 형성하는 단계와, 전체표면상부에 평탄화된 제2 절연막을 형성하는 단계와, 상기 제2 절연막의 수분함량을 조절하기 위한 베이킹 공정을 실시하는 단계와, 상기 제2 절연막의 수분을 이용하여 불산가스를 활성화시킴으로써 제2 절연막을 전면식각하고 세정하는 단계를 포함하는 것을 제1 특징으로 한다.
그리고, 상기 목적을 달성하기 위한 본 발명의 반도체소자의 평탄화절연막 형성방법은,
반도체기판의 상부에 전도체패턴을 형성하는 단계와, 전체표면상부에 제1 절연막을 형성하는 단계와, 상기 제1 절연막의 상부에 SOG 박막을 형성하는 단계와, 상기 SOG 박막의 수분함량을 조절하는 단계와, 상기 SOG 박막의 자체 수분으로 불산가스를 활성화시켜 상기 SOG 박막을 전면식각하는 단계와, 전체표면상부에 제2 절연막을 증착하는 단계를 포함하는 것을 제2 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 적합한 실시예에 대한 상세한 설명을 서술하면 다음과 같다.
제1a도 내지 제1c도는 본 발명의 제1실시예에 따른 반도체소자의 평탄화절연막 형성방법을 도시한 단면도이다.
제1a도를 참조하면, 반도체기판(1)의 상부에 전도체(2)패턴을 형성한다.
그 다음, 상기 전도체(2)패턴의 상부에 500 내지 1000Å 두께의 제1절연막(3)을 형성한다.
제1b도를 참조하면, 상기 구조의 전 표면에 5000 내지 10000Å 두께의 제2절연막(4)을 평탄하게 형성한다.
제1c도를 참조하면, 250 내지 500℃ 온도에서 베이크(bake) 공정으로 제2절연막(4)의 수분함량을 조절한다.
그 다음, 질소가스를 수송기체로 하고 불산가스를 총유량의 1 내지 15%로 하여 제2 절연막(4)을 5000 내지 7000Å 두께 식각하고, 표면을 세정한다.
이때, 제2 절연막(4)은 제2 절연막에 흡수된 수분 또는 초순수증기의 산소에 의하여 활성화된 불산가스로 전면식각되고, 결과적으로 3000 내지 4000Å의 두께로 평탄화된다.
그리고 상기 수송기체는 상기 질소가스 외에 아르곤 가스등과 같은 다른 불활성기체를 사용할 수 있다.
제2a도 내지 제2c도는 본 발명의 제2실시예에 따른 반도체소자의 평탄화절연막 형성방법을 도시한 단면도이다.
제2a도를 참조하면, 반도체기판(1)의 상부에 전도체(2)패턴을 형성한다.
그 다음, 상기 전도체(2)패턴을 포함한 전체표면상부에 500 내지 1000Å 두께의 제1 절연막(3)을 형성한다.
그리고, 상기 제1절연막(3) 상부에 4000~5000Å 두께의 SOG 박막(5)을 형성한다.
제2b도를 참조하면, 250 내지 500℃ 온도에서 베이크(bake) 공정으로 SOG 박막(5)의 수분함량을 1 내지 2 중량% (wt%) 이하로 조절한다.
그 다음, 질소가스를 수송기체로 하여 불산가스를 총유량의 1 내지 15%로 조절하면서 SOG박막(4)이 함유하고 있는 자체 수분으로 불산가스를 활성화시키면서 상기 SOG박막(4)을 2000~3000Å 정도 전면식각한다. 이때, 상기 수송가스는 질소가스 외에 아르곤 가스 등과 같은 다른 불활성가스를 이용하여 실시할 수도 있다.
제2c도를 참조하면, 상기 구조의 전 표면에 3000 내지 5000Å의 두께의 제2 절연막(4)을 평탄하게 형성한다.
상술한 바와 같이 본 발명에 따른 반도체소자의 평탄화절연막 형성방법은, 절연막에 흡수된 수분, 초순수중기 또는 오존을 소오스(source)로 하는 산소로 불산가스를 활성화시켜 절연막을 전면식각하므로써, 얇은 두께의 절연막으로 반도체소자의 평탄화를 이룰 수 있는 효과가 있으며, 식각공정으로 인한 파티클의 발생을 억제할 수 있어 반도체소자의 신뢰성을 향상시킬 수 있는 효과가 있다.
Claims (14)
- 반도체기판의 상부에 전도체패턴을 형성하는 단계와, 상기 전도체패턴의 상부의 제1 절연막을 형성하는 단계와, 전체표면상부에 평탄화된 제2 절연막을 형성하는 단계와, 상기 제2 절연막의 수분함량을 조절하기 위한 베이킹 공정을 실시하는 단계와, 상기 제2 절연막의 수분을 이용하여 불산가스를 활성화시킴으로써 제2 절연막을 전면식각하고 세정하는 단계를 포함하는 반도체소자의 평탄화절연막 형성방법.
- 제1항에 있어서, 상기 제1 절연막은 500 내지 1000Å 두께로 형성하는 것을 특징으로 하는 반도체소자의 평탄화절연막 형성방법.
- 제1항에 있어서, 상기 제2 절연막은 5000 내지 10000Å 두께로 형성하는 것을 특징으로 하는 반도체소자의 평탄화절연막 형성방법.
- 제1항에 있어서, 상기 베이킹 공정은 250 내지 500℃ 온도에서 실시하는 것을 특징으로 하는 반도체소자의 평탄화절연막 형성방법.
- 제1항에 있어서, 상기 전면식각공정은 상기 제2 절연막을 5000 내지 7000Å 두께 식각하는 것을 특징으로 하는 반도체소자의 평탄화절연막 형성방법.
- 제1항에 있어서, 상기 불산가스는 총유량의 1 내지 15%로 하는 것을 특징으로 하는 반도체소자의 평탄화절연막 형성방법.
- 제1항에 있어서, 상기 제2 절연막 식각공정시 질소가스를 수송기체로 하여 실시하는 것을 특징으로 하는 반도체소자의 평탄화절연막 형성방법.
- 반도체기판 상부에 전도체패턴을 형성하는 단계와, 전체표면상부에 제1 절연막을 형성하는 단계와, 상기 제1 절연막의 상부에 SOG 박막을 형성하는 단계와, 상기 SOG 박막의 수분함량을 조절하는 단계와, 상기 SOG 박막의 자체 수분으로 불산가스를 활성화시켜 상기 SOG 박막을 전면식각하는 단계와, 전체표면상부에 제2 절연막을 증착하는 단계를 포함하는 것을 반도체소자의 평탄화절연막 형성방법.
- 제8항에 있어서, 상기 제1 절연막은 500 내지 1000Å 두께로 형성하는 것을 특징으로 하는 반도체소자의 평탄화절연막 형성방법.
- 제8항에 있어서, 상기 SOG 박막은 4000 ~ 5000Å 두께로 형성되는 것을 특징으로 하는 반도체소자의 평탄화절연막 형성방법.
- 제8항에 있어서, 상기 베이킹 공정은 250 내지 500℃ 온도에서 실시되어 상기 SOG 박막내의 수분 함량이 1 내지 2 중량%(wt%)로 조절되는 것을 특징으로 하는 반도체소자의 평탄화절연막 형성방법.
- 제8항에 있어서, 상기 전면식각공정은 상기 SOG 박막이 2000 ~ 3000Å 두께 식각되는 것을 특징으로 하는 반도체소자의 평탄화절연막 형성방법.
- 제8항에 있어서, 상기 전면식각공정은, 질소가스를 수송기체로 하여 실시하되, 불산가스를 총유량의 1 내지 15%로 하여 실시하는 것을 특징으로 하는 반도체소자의 평탄화절연막 형성방법.
- 제8항에 있어서, 상기 제2 절연막은 3000 내지 5000Å 두께로 증착하는 것을 특징으로 하는 반도체소자의 평탄화절연막 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950050435A KR100200300B1 (ko) | 1995-12-15 | 1995-12-15 | 반도체소자의 평탄화절연막 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950050435A KR100200300B1 (ko) | 1995-12-15 | 1995-12-15 | 반도체소자의 평탄화절연막 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970052795A KR970052795A (ko) | 1997-07-29 |
| KR100200300B1 true KR100200300B1 (ko) | 1999-06-15 |
Family
ID=19440433
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950050435A KR100200300B1 (ko) | 1995-12-15 | 1995-12-15 | 반도체소자의 평탄화절연막 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100200300B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100478203B1 (ko) * | 2001-12-27 | 2005-03-23 | 동부아남반도체 주식회사 | 반도체 제조공정의 절연막의 화학적 물리적 평탄화 장치및 방법 |
| KR101411902B1 (ko) * | 2007-12-17 | 2014-06-25 | 삼성전자주식회사 | 동화상 기록 장치, 동화상 재상 장치 및 기록매체 |
-
1995
- 1995-12-15 KR KR1019950050435A patent/KR100200300B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100478203B1 (ko) * | 2001-12-27 | 2005-03-23 | 동부아남반도체 주식회사 | 반도체 제조공정의 절연막의 화학적 물리적 평탄화 장치및 방법 |
| KR101411902B1 (ko) * | 2007-12-17 | 2014-06-25 | 삼성전자주식회사 | 동화상 기록 장치, 동화상 재상 장치 및 기록매체 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR970052795A (ko) | 1997-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100322545B1 (ko) | 건식 세정 공정을 전 공정으로 이용하는 반도체 장치의콘택홀 채움 방법 | |
| US4539744A (en) | Semiconductor planarization process and structures made thereby | |
| GB2119166A (en) | Integrated circuit planarizing process | |
| JP2002353310A (ja) | 半導体素子の連結配線形成方法 | |
| WO1993026043A1 (en) | Planarization method | |
| US5366850A (en) | Submicron planarization process with passivation on metal line | |
| US5567658A (en) | Method for minimizing peeling at the surface of spin-on glasses | |
| JPH0653337A (ja) | 半導体装置の製造方法 | |
| US6114253A (en) | Via patterning for poly(arylene ether) used as an inter-metal dielectric | |
| US6117798A (en) | Method of spin-on-glass planarization | |
| KR100200300B1 (ko) | 반도체소자의 평탄화절연막 형성방법 | |
| JPH11274299A (ja) | 配線形成方法 | |
| KR0162144B1 (ko) | 반도체 소자의 콘택홀 형성 방법 | |
| JPH088231A (ja) | 膜の平坦化方法 | |
| KR20000044890A (ko) | 반도체 소자의 플로우-필 박막을 이용한 층간 절연막형성 방법 | |
| JPH01212439A (ja) | 層間膜の加工法 | |
| JP3402937B2 (ja) | 半導体装置の製造方法 | |
| KR0176195B1 (ko) | 반도체 장치의 배선 형성 방법 | |
| JP3070564B2 (ja) | 半導体装置の製造方法 | |
| KR100290468B1 (ko) | 반도체소자의 금속 층간 절연막 형성방법 | |
| JPH08288285A (ja) | 絶縁膜の形成方法 | |
| JPH0265256A (ja) | 半導体装置の製造方法 | |
| KR920005390B1 (ko) | 접촉창 형성방법 | |
| KR100230365B1 (ko) | 반도체 장치의 층간 절연막 형성 방법 | |
| JPH04115536A (ja) | 平坦化処理法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070221 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |