KR100199379B1 - 플래쉬 메모리 소자의 제조방법 - Google Patents
플래쉬 메모리 소자의 제조방법 Download PDFInfo
- Publication number
- KR100199379B1 KR100199379B1 KR1019960006341A KR19960006341A KR100199379B1 KR 100199379 B1 KR100199379 B1 KR 100199379B1 KR 1019960006341 A KR1019960006341 A KR 1019960006341A KR 19960006341 A KR19960006341 A KR 19960006341A KR 100199379 B1 KR100199379 B1 KR 100199379B1
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- polysilicon layer
- film
- flash memory
- memory device
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 238000000034 method Methods 0.000 title claims description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 39
- 229920005591 polysilicon Polymers 0.000 claims abstract description 39
- 150000004767 nitrides Chemical class 0.000 claims abstract description 17
- 238000005530 etching Methods 0.000 claims abstract description 11
- 238000000059 patterning Methods 0.000 claims abstract description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 12
- 229910052710 silicon Inorganic materials 0.000 claims description 12
- 239000010703 silicon Substances 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 10
- 239000012535 impurity Substances 0.000 claims description 5
- 150000002500 ions Chemical class 0.000 claims description 4
- 230000000694 effects Effects 0.000 abstract description 2
- 235000014653 Carica parviflora Nutrition 0.000 description 1
- 241000243321 Cnidaria Species 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
- H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/0254—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02551—Group 12/16 materials
- H01L21/02554—Oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 플래쉬 메모리 소자의 제조방법을 제공하는 것으로, 제1폴리실리콘층상에 유전체막의 하부산화막 및 질화막을 형성한 후 패터닝하고, 질화막상에 상부산화막을 형성할 때 노출된 접합영역상에는 두꺼운 상부산화막을 형성하여 제2폴리실리콘층 패터닝시 접합영역의 식각손상을 방지하므로써 소자의 특성을 향상시킬 수 있는 효과가 있다.
Description
제1도는 일반적인 플래쉬 메모리소자의 레이아웃도.
제2a 내지 2d도는 종래 플래쉬 메모리 소자의 제조방법을 설명하기 위한 소자의 단면도.
제3a 내지 3e도는 본 발명에 따른 플래쉬 메모리 소자의 제조방법을 설명하기 위한 소자의 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 및 11 : 실리콘기판 2 및 12 : 필드산화막
3 및 13 : 터널산화막 4 및 14 : 제1폴리실리콘층
5 및 15 : 유전체막 6 및 16 : 접합영역
7 및 17 : 제2폴리실리콘층 15A : 하부산화막
15B : 질화막 15C : 상부산화막
15D : 두꺼운 상부산화막 A : 손상영역
본 발명은 플래쉬 메모리 소자의 제조방법에 관한 것으로 특히, 플래쉬 EEPROM의 제조공정중 실리콘기판의 식각손상을 방지할 수 있도록 한 플래쉬 메모리 소자의 제조방법에 관한 것이다.
일반적으로 메모리소자는 플로팅게이트, 유전체막 및 컨트롤게이트로 구성되며 상기 프로팅게이트, 유전체막 및 컨트롤게이트는 자기정합 식각(Self Align Etch) 공정으로 하나의 유니셀을 형성한게 된다. 그러면 종래 플래쉬 메모리 소자의 제조방법을 첨부도면을 참조하여 상세히 설명하면 다음과 같다.
제1도는 일반적인 플래쉬 메모리소자의 레이아웃(Layout)도이고, 제2a 내지 2d도는 제1도의 XX선을 따라 절단하여 본 플래쉬 메모리 소자의 제조방법을 설명하기 위한 소자의 단면도이다.
제2a도는 필드산호막(2)이 형성된 실리콘기판(1)상에 터널산화막(3)을 형성하고, 터널산화막(3)상에 플로팅게이트로 사용될 제1폴리실리콘층(4)을 형성한 상태의 단면도이다.
제2b도는 제1폴리실리콘층(4)을 패터닝한 후 불순물 이온을 주입하여 소스 및 드레인의 접합영역(6)을 형성한 상태의 단면도이다.
제2c도는 실리콘기판(1)의 전체 상부면에 ONO구조의 유전체막(5)과 컨트롤게이트로 사용될 제2폴리실리콘층(7)을 순차적으로 형성한 상태의 단면도이다.
제2d도는 제1폴리실리콘층(4), 유전체막(5) 및 제2폴리실리콘층(7)을 자기정합 식각에 의해 패터닝한 후 접합영역(6)이 식각손상된 상태의 단면도이다. 필드산화막(2)상에는 제1폴리실리콘층(4), 유전체막(5) 및 제2폴리실리콘층(7)이 순차적으로 형성되어 있고, 접합영역(6)상에는 유전체막(5) 및 제2폴리실리콘층(7)이 순차적으로 형성되어 있다. 그러므로 자기 정합 식각시 필드산화막(2)상에 형성된 제1폴리실리콘층(4)을 제거할 때 접합영역(6)상에는 제1폴리실리콘층(4)이 앞의 공정에서 제거된 상태이기 때문에 대기에 노출되어 있다. 이때 접합영역(6)은 필드산화막(2)상에 형성된 제1폴리실리콘층(4)이 완전히 제거될 때 까지 식각되어 접합영역(6)상에 손상영역(A)이 형성된다. 이는 소자의 특성을 악화시키는 문제가 있다.
따라서 본 발명은 제1폴리실리콘층상에 유전체막의 하부산화막 및 질화막을 형성한 후 패터닝하고, 질화막상에 상부산화막을 형성할 때 노출된 접합영역상에는 두꺼운 상부산화막을 형성하여 제2폴리실리콘층 패터닝시 접합영역의 식각손상을 방지하므로써 상기한 단점을 해소할 수 있도록 한 플래쉬 메모리 제조방법을 제공하는 데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명은 필드산화막이 형성된 실리콘 기판상에 터널산화막을 형성한 후 터널산화막상에 제1폴리실리콘층과 유전체막의 하부산화막 및 질화막을 순차적으로 형성하는 단계와, 상기 단계로부터 질화막, 하부산화막 및 제1폴리실리콘층을 순차적으로 패터닝한 후 불순물 이온을 주입하여 접합영역을 형성하는 단계와, 상기 단계로부터 실리콘기판의 전체 상부면에 상부산화막을 형성하는 단계와, 상기 단계로부터 상부산화막상에 제2폴리실리콘층을 형성하는 단계와, 상기 단계로부터 제1폴리실리콘층, 유전체막 및 제2폴리실리콘층을 자기정합 식각에 의해 패터닝하는 단계로 이루어지는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하면 다음과 같다.
제3a 내지 3e도는 제1도의 XX선을 따라 절단하여 본 플래쉬 메모리 소자의 제조방법을 설명하기 위한 소자의 단면도이다.
제3a도는 필드산화막(12)이 형성된 실리콘기판(11)상에 터널산화막(13)을 형성하고, 터널산화막(13)상에 플로팅케이트로 사용될 제1폴리실리콘층(14)과 유전체막(15)의 하부산화막(15A) 및 질화막(15B)을 순차적으로 형성한 상태의 단면도이다.
제3b도는 질화막(15B), 하부산화막(15A) 및 제1폴리실리콘층(14)을 순찾거으로 패터닝한 후 불순물 이온을 주입하여 소스 및 드레인의 접합영역(16)을 형성한 상태의 단면도이다.
제3c도는 실리콘기판(11)의 전체 상부면에 유전체막(15)의 상부산화막(15C)을 형성한 상태의 단면도이다. 제1폴리실리콘층(14)상에는 먼저 형성된 하부산화막(15) 및 질화막(15B)상에 상부산화막(15C)이 형성되므로써 ONO구조의 유전체막(15)이 형성되며, 접합영역(16)에는 불순물이 함유되어 있으므로 두꺼운 상부산화막(15D)이 형성된다.
제3d도는 상부산화막(15C 및 15D)상에 컨트롤게이트로 사용될 제2폴리실리콘층(17)을 형성한 상태의 단면도이다.
제3e도는 제1폴리실리콘층(14), 유전체막(15) 및 제2폴리실리콘층(17)을 자기정합 삭각에 의해 패터닝한 상태의 단면도이다. 필드산화막(12)상에는 제1폴리실리콘층(14), 유전체막(15) 및 제2폴리실리콘층(17)이 순차적으로 형성되어 있고, 접합영역(16)상에는 두꺼운 상부산화막(15D) 및 제2폴리실리콘층(17)이 순차적으로 형성되어 있어서, 자기정합 식각시 필드산화막(12)상에 형성된 제1폴리실리콘층(14)을 제거할 때 접합영역(16)상에는 두꺼운 상부산화막(15D)이 식각되므로 접합영역(16)의 식각손상을 방지할 수 있게 된다.
상술한 바와 같이 본 발명에 의하면 제1폴리실리콘층상에 유전체막의 하부산화막 및 질화막을 형성한 후 패터닝하고, 질화막상에 상부산화막을 형성할때 노출된 접합영역상에는 두꺼운 상부산화막을 형성하여 제2폴리실리콘층 패터닝시 접합영역의 식각손상을 방지하므로써 소자의 특성을 향상시킬 수 있는 탁월한 효과가 있다.
Claims (3)
- 플래쉬 메모리 소자의 제조방법에 있어서, 필드산화막이 형성된 실리콘기판상에 터널산화막을 형성한 후 상기 터널산화막상에 제1폴리실리콘층과 유전체막의 하부산화막 및 질화막을 순차적으로 형성하는 단계와, 상기 단계로부터 상기·질화막, 하부산화막 및 제1폴리실리콘층을 순차적으로 패터닝한 후 불순물 이온을 주입하여 접합영역을 형성하는 단계와, 상기 단계로부터 상기 실리콘기판의 전체 상부면에 상부산화막을 형성하는 단계와, 상기 단계로부터 상기 상부산화막상에 제2폴리실리콘층을 형성하는 단계와, 상기 단계로부터 상기 제1폴리실리콘층, 유전체막 및 제2폴리실리콘층을 자기정합 식각에 의해 패터닝하는 단계로 이루어지는 것을 특징으로 하는 플래쉬 메모리 소자의 제조방법.
- 제1항에 있어서, 상기 상부산화막은 제1폴리실리콘층의 측벽, 질화막 및 접합영역상에 동시에 형성하는 것을 특징으로 하는 플래쉬 메모리 소자의 제조방법.
- 제2항에 있어서, 상기 접합영역상에 형성된 상기 상부산화막은 상기 제1폴리실리콘층의 측벽 및 질화막상에 형성된 상부산화막의 두께보다 두껍게 형성되는 것을 특징으로 하는 플래쉬 메모리 소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960006341A KR100199379B1 (ko) | 1996-03-11 | 1996-03-11 | 플래쉬 메모리 소자의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960006341A KR100199379B1 (ko) | 1996-03-11 | 1996-03-11 | 플래쉬 메모리 소자의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970067895A KR970067895A (ko) | 1997-10-13 |
| KR100199379B1 true KR100199379B1 (ko) | 1999-06-15 |
Family
ID=19452777
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960006341A KR100199379B1 (ko) | 1996-03-11 | 1996-03-11 | 플래쉬 메모리 소자의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100199379B1 (ko) |
-
1996
- 1996-03-11 KR KR1019960006341A patent/KR100199379B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970067895A (ko) | 1997-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100961404B1 (ko) | 집적 회로 장치 및 그 형성 방법 | |
| JP4027446B2 (ja) | 不揮発性メモリ製造方法 | |
| US5872035A (en) | Method of forming a floating gate in a flash memory device | |
| US8304307B2 (en) | Method of fabricating different gate oxides for different transistors in an integrated circuit | |
| US7015087B2 (en) | Gate-contact structure and method for forming the same | |
| US6998309B2 (en) | Method of manufacturing a non-volatile semiconductor memory device | |
| US6642111B1 (en) | Memory device structure and method of fabricating the same | |
| KR100199379B1 (ko) | 플래쉬 메모리 소자의 제조방법 | |
| KR100244271B1 (ko) | 반도체소자 구조 및 제조방법 | |
| US6365449B1 (en) | Process for making a non-volatile memory cell with a polysilicon spacer defined select gate | |
| KR100339420B1 (ko) | 반도체 메모리 소자의 제조 방법 | |
| KR100227629B1 (ko) | 반도체 소자의 제조방법 | |
| KR100237007B1 (ko) | 플래쉬 메모리 셀의 제조방법 | |
| KR100309816B1 (ko) | 플래쉬메모리소자의제조방법 | |
| KR100335777B1 (ko) | 플래쉬이이피롬셀제조방법 | |
| KR100246784B1 (ko) | 플래쉬 메모리 셀의 제조방법 | |
| KR0146633B1 (ko) | 플래쉬 이이피롬 셀 제조방법 | |
| KR0151227B1 (ko) | 플래쉬 이이피롬 제조방법 | |
| KR100199365B1 (ko) | 반도체 소자의 제조방법 | |
| KR20010108988A (ko) | 플래쉬 메모리 소자의 제조방법 | |
| KR100376270B1 (ko) | 스플리트 게이트형 플래쉬 메모리 소자의 제조방법 | |
| KR100368303B1 (ko) | 반도체 소자의 제조방법 | |
| KR100202655B1 (ko) | 이피롬 메로리 셀 제조방법 | |
| KR100356480B1 (ko) | 플래시 메모리 셀 제조 방법 | |
| KR19980027089A (ko) | 불휘발성 반도체 장치의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080222 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |