KR100198673B1 - Semiconductor integrated circuit device - Google Patents

Semiconductor integrated circuit device Download PDF

Info

Publication number
KR100198673B1
KR100198673B1 KR1019960046740A KR19960046740A KR100198673B1 KR 100198673 B1 KR100198673 B1 KR 100198673B1 KR 1019960046740 A KR1019960046740 A KR 1019960046740A KR 19960046740 A KR19960046740 A KR 19960046740A KR 100198673 B1 KR100198673 B1 KR 100198673B1
Authority
KR
South Korea
Prior art keywords
forming
conductive type
film
photoresist
well
Prior art date
Application number
KR1019960046740A
Other languages
Korean (ko)
Other versions
KR19980027832A (en
Inventor
권영우
Original Assignee
구본준
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지반도체주식회사 filed Critical 구본준
Priority to KR1019960046740A priority Critical patent/KR100198673B1/en
Publication of KR19980027832A publication Critical patent/KR19980027832A/en
Application granted granted Critical
Publication of KR100198673B1 publication Critical patent/KR100198673B1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H01L21/76208—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region using auxiliary pillars in the recessed region, e.g. to form LOCOS over extended areas

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Local Oxidation Of Silicon (AREA)

Abstract

본 발명은 반도체 소자의 제조방법에 관한 것으로 특히, 고밀도의 반도체 소자에 적합하도록 한 반도체 소자의 격리막 형성방법에 관한 것이다.The present invention relates to a method of manufacturing a semiconductor device, and more particularly, to a method of forming a separation film of a semiconductor device adapted to a high-density semiconductor device.

이와같은 본 발명의 반도체 소자의 격리막 형성방법은 제1도전형 기판을 준비하는 단계, 상기 제1도전형 기판의 일정영역에 제2도전형 웰을 형성하는 단계; 상기 제2도전형 웰상에 제1절연막을 형성하는 단계; 상기 제1절연막을 마스크로 상기 제1도전형 기판에 제1도전형 웰을 형성하는 단계; 상기 제1도전형 웰과 제2도전형 웰에 소정깊이로 각각 트랜치를 형성하는 단계; 상기 트랜치를 포함한 전면에 제2, 제3절연막을 형성하고 활성영역과 필드영역을 정의하는 단계; 상기 필드영역에 필드 산화막을 형성하는 단계를 포함하여 형성함에 그 특징이 있다.According to another aspect of the present invention, there is provided a method for forming a separation layer of a semiconductor device, comprising: preparing a first conductive type substrate; forming a second conductive type well in a predetermined region of the first conductive type substrate; Forming a first insulating layer on the second conductive type well; Forming a first conductive type well on the first conductive type substrate using the first insulating film as a mask; Forming a trench at a predetermined depth in the first conductive well and the second conductive well; Forming second and third insulating films on the front surface including the trench and defining an active region and a field region; And forming a field oxide film in the field region.

Description

반도체 소자의 격리막 형성방법Method for forming a separation film of a semiconductor element

본 발명은 반도체 소자의 제조방법에 관한 것으로 특히, 고밀도의 반도체 소자에 적합하도록 한 반도체 소자의 격리막 형성방법에 관한 것이다.The present invention relates to a method of manufacturing a semiconductor device, and more particularly, to a method of forming a separation film of a semiconductor device adapted to a high-density semiconductor device.

이하, 첨부된 도면을 참조하여 종래의 반도체 소자의 격리막 형성방법을 설명하면 다음과 같다.Hereinafter, a conventional method of forming a separation layer of a semiconductor device will be described with reference to the accompanying drawings.

제1도a - 제1도g는 종래의 반도체 소자의 격리막 형성방법을 나타낸 공정단면도이다.1 (a) - 1 (g) are process cross-sectional views showing a conventional method of forming a separation film for a semiconductor device.

제1도a에 도시된 바와같이 반도체 기판(11)상에 LOCOS(LOCal Oxidation of Silicon) 공정을 할때 질화물에 의해 유발될 수 있는 반도체 기판(11)의 스트레스(Stress)를 줄이기 위해 완충(Cushion) 역할을 하는 제1산화막(12)을 형성하고, 상기 제1산화막(12)상에 LPCVD(Low Pressure Chemical Vapour Deposition) 방법으로 제1 질화막(1))을 형성한다.As shown in FIG. 1 (a), in order to reduce the stress of the semiconductor substrate 11 which may be caused by the nitride when a LOCOS (LOCal Oxidation of Silicon) process is performed on the semiconductor substrate 11, And the first nitride film 1 is formed on the first oxide film 12 by LPCVD (Low Pressure Chemical Vapor Deposition).

이어, 상기 제1질화막(1))상에 제1감광막(14)을 도포한 후, 노광 및 현상공정으로 상기 제1감광막(14)을 패터닝(Pattering)한다.Next, the first photoresist layer 14 is coated on the first nitride layer 1, and then the first photoresist layer 14 is patterned by an exposure and development process.

제1도b에 도시된 바와같이 상기 패터닝된 제1감광막(14)을 마스크로 하여 상기 제1질화막(13)을 선택적으로 제거하고, 상기 패터닝된 제1감광막(14)을 마스크로 하여 전면에 n형 불순물을 주입한다.The first nitride film 13 is selectively removed by using the patterned first photoresist film 14 as a mask and the first nitride film 13 is selectively removed by using the patterned first photoresist film 14 as a mask, The n-type impurity is implanted.

제1도c에 도시된 바와같이 상기 제1감광막(14)을 제거하고, 열처리 공정을 실시하여 열 산화막(15)을 형성한다. 이때 상기 공정에서 주입된 n형 불순물이 확산하여 n-웰(16)을 형성한다.As shown in FIG. 1C, the first photoresist layer 14 is removed, and a thermal process is performed to form a thermal oxide layer 15. At this time, the n-type impurity implanted in the above process diffuses to form the n-well 16.

제1도d에 도시된 바와같이 상기 제1질화막(13)과 제1산화막(12)을 제거하고, 상기 열 산화막(15)을 마스크로 하여 전면에 p형 불순물 이온을 주입하고, 어닐링 공정을 통하여 p-웰(17)을 형성한다.The first nitride film 13 and the first oxide film 12 are removed and the p-type impurity ions are implanted into the entire surface using the thermal oxide film 15 as a mask as shown in FIG. To form the p-well (17).

제1도e에 도시된 바와같이 상기 열 산화막(15)을 제거하고, 상기 반도체 기판(11)의 전면에 제2산화막(18)과 제2질화막(19)을 차례로 형성하고, 상가 제2질화막(19)상에 제2감광막(20)을 도포한 후, 노광 및 현상공정으로 제2감광막(20)을 패터닝한다.The thermal oxide film 15 is removed and a second oxide film 18 and a second nitride film 19 are sequentially formed on the entire surface of the semiconductor substrate 11 as shown in FIG. The second photoresist layer 20 is coated on the second photoresist layer 19, and then the second photoresist layer 20 is patterned by an exposure and development process.

제1도f에 도시된 바와같이 상기 패터닝된 제2감광막(20)을 마스크로 하여 상기 제2질화막(19)을 선택적으로 제거한다.The second nitride layer 19 is selectively removed using the patterned second photoresist layer 20 as a mask as shown in FIG.

제1도g에 도시된 바와같이 상기 제2감광막(20)을 제거하고, 상기 제2질화막(19)을 마스크로 하여 어닐링 공정을 실시하여 필드 산화막(21)을 형성하고, 상기 제2질화막(19)와 제2산화막(18)을 제거한다.The second photoresist layer 20 is removed and an annealing process is performed using the second nitride layer 19 as a mask to form a field oxide film 21 as shown in FIG. 19 and the second oxide film 18 are removed.

그러나 이와같은 종래의 반도체 소자의 격리막 형성방법에 있어서 다음과 같은 문제점이 있었다.However, the conventional method of forming a separation film of a semiconductor device has the following problems.

첫째, 필드 산화막의 버즈 비크(Bird's Beak)에 의해 소자의 격리(Isolation) 역할이 저하된다. 즉, 버즈 비크는 소자에서 격리 면적의 넓이가 커지지만 활성영역 폭(Active Width)이 감소된다.First, the isolation of the device is degraded by the Bird's Beak of the field oxide. That is, the buzz beaks have a larger isolation area in the device, but the active width is reduced.

둘째, 게이트 전극 포토시 헐레이션(Halation)의 문제가 발생한다.Second, there arises a problem of halation of the gate electrode.

븐 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로 LOCOS 공정에서 발생되는 버즈 비크(Bird's Beak)를 최소화 하도록 한 반도체 소자의 격리막 형성방법을 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made in order to solve the above problems, and it is an object of the present invention to provide a method of forming a separation layer of a semiconductor device that minimizes Bird's Beak generated in a LOCOS process.

제1도a - 제1도g는 종래의 반도체 소자의 격리막 형성방법을 나타낸 공정단면도.1 is a cross-sectional view showing a conventional method of forming a separation film for a semiconductor device.

제2도a - 제2도i는 본 발명의 반도체 소자의 격리막 형성방법을 나타낸 공정단면도.FIG. 2 a - FIG. 2 is a process sectional view showing a method for forming a separation film of a semiconductor device of the present invention.

* 도면의 주요부분에 대한 부호의 설명DESCRIPTION OF THE REFERENCE NUMERALS

31 : 반도체 기판 32 : 제1산화막31: semiconductor substrate 32: first oxide film

33 : 제1질화막 34 : 제1감광막33: first nitride film 34: first photoresist film

35 : 열 산화막 36 : n-웰35: thermal oxide film 36: n-well

31 : p-웰 38 : 제2감광막31: p-well 38: second photoresist film

39 : 트랜치 40 : 제2산화막39: trench 40: second oxide film

41 : 제2질화막 42 : 제3감광막41: second nitride film 42: third photoresist film

43 : 필드 산화막43: field oxide film

상기와 같은 목적을 달성하기 위한 본 발명의 반도체 소자의 격리막 형성방법은 제1도전형 기판을 준비하는 단계; 상기 제1도전형 기판의 일정영역에 제2도전형 웰을 형성하는 단계; 상기 제2도전형 웰상에 제1절연막을 형성하는 단계; 상기 제1절연막을 마스크로 상기 제1도전형 기판에 제1도전형 웰을 형성하는 단계, 상기 제1도전형 웰과 제2도전형 웰에 소정깊이로 각각 트랜치를 형성하는 단계; 상기 트랜치를 포함한 전면에 제2, 제3절연막을 형성하고 활성영역과 필드영역을 정의하는 단계; 상기 필드영역에 필드 산화막을 형성하는 단계를 포함하여 형성함을 특징으로 한다.According to another aspect of the present invention, there is provided a method for forming a separation layer of a semiconductor device, comprising: preparing a first conductive type substrate; Forming a second conductive well in a region of the first conductive type substrate; Forming a first insulating layer on the second conductive type well; Forming a first conductive type well in the first conductive type substrate using the first insulating film as a mask; forming trenches in the first conductive type well and the second conductive type well at predetermined depths, respectively; Forming second and third insulating films on the front surface including the trench and defining an active region and a field region; And forming a field oxide film in the field region.

이하, 첨부된 도면을 참조하여 본 발명의 반도체 소자의 격리막 형성방법을 설명하면 다음과 같다.Hereinafter, a method for forming a separation layer of a semiconductor device of the present invention will be described with reference to the accompanying drawings.

제2도a - 제2도i는 본 발명의 반도체 소자의 격리막 형성방법을 나타낸 공정단면도이다.2 is a process sectional view showing a method of forming a separation film of a semiconductor device of the present invention.

제2도a에 도시된 바와같이 반도체 기판(31)상에 LOCOS(LOCal Oxidation of Silicon) 공정을 할때 질화물에 의해 유발될 수 있는 반도체 기판(31)의 스트레스(Stress)를 줄이기 위해 완충(Cushion) 역할을 하는 제1산화막(32)을 형성하고, 상기 제1산화막(32)상에 LPCVD(Low Pressure Chemical Vapour Deposition) 방법으로 제1질화막(33)을 형성한다.As shown in FIG. 2 (a), in order to reduce the stress of the semiconductor substrate 31 which may be caused by the nitride when performing a LOCOS (LOCal Oxidation of Silicon) process on the semiconductor substrate 31, The first nitride film 33 is formed on the first oxide film 32 by LPCVD (Low Pressure Chemical Vapor Deposition).

이어, 상기 제1질화막(33)상에 제1감광막(34)을 도포한 후, 노광-및 현상공정으로 패터닝(Pat tering)한다.Next, the first photoresist layer 34 is coated on the first nitride layer 33, and patterned by an exposure and development process.

제2도b에 도시된 바와같이 상기 패터닝된 제1감광막(34)을 마스크로 하여 상기 제1질화막(33)을 선택적으로 제거한다. 이어, 상기 패터닝된 제1감광막(34)을 마스크로 하여 전면에 n형 불순물을 주입한다.The first nitride layer 33 is selectively removed using the patterned first photoresist layer 34 as a mask, as shown in FIG. 2 (b). Next, using the patterned first photoresist layer 34 as a mask, n-type impurities are implanted into the entire surface.

제2도c에 도시된 바와같이 상기 제1감광막(34)을 제거하고, 열처리 공정을 실시하여 열 산화막(35)을 형성한다. 이때 상기 공정에서 주입된 n형 불순물이 확산되어 n-웰(36)이 형성된다.As shown in FIG. 2C, the first photoresist layer 34 is removed and a thermal process is performed to form a thermal oxide layer 35. At this time, the n-type impurity implanted in the above process is diffused to form the n-well 36.

제2도d에 도시된 바와같이 상기 제1질화막(33)과 제1산화막(32)을 제거하고, 상기 열 산화막(35)을 마스크로 하여 전면에 p형 불순물 이온을 주입하고 어닐링 공정을 통해 상기 P형 불순물을 확산시켜 p-웰(3기을 형성한다.The first nitride film 33 and the first oxide film 32 are removed and the p-type impurity ions are implanted into the entire surface using the thermal oxide film 35 as a mask as shown in FIG. The p-type impurity is diffused to form p-well (three groups).

제2도e에 도시된 바와같이 상기 열 산화막(35)을 제거하고, 상기 반도체 기판(31)의 전면에 제2감광막(38)을 도포한 후, LOCOS 마스크를 리버스 톤(Reverse Tone)으로 이용하여 노광 및 현상공정으로 상기 제2감광막(38)을 패터닝한다.The thermal oxide film 35 is removed and a second photoresist film 38 is applied to the entire surface of the semiconductor substrate 31 as shown in FIG. 2E. Then, a LOCOS mask is used as a reverse tone And the second photoresist layer 38 is patterned by an exposure and development process.

제2도f에 도시된 바와같이 상기 패터닝된 제2감광막(38)을 마스크로 하여 상기 n-웰(36)과 p-웰(37)이 형성된 상기 반도체 기판(31)을 소정깊이로 트랜치(39)를 형성한다.The semiconductor substrate 31 on which the n-well 36 and the p-well 37 are formed is trenched to a predetermined depth by using the patterned second photoresist 38 as a mask, as shown in FIG. 39 are formed.

제2도g에 도시된 바와같이 상기 제2감광막(38)을 제거하고, 상기 트랜치(39)를 포함한 전면에 제2산화막(40)과 제2질화막(41)을 차례로 형성하고, 상기 제2질화막(41)상에 제3감광막(42)을 도포한 후, 노광 및 현상공정으로 패터닝한다.The second photoresist layer 38 is removed and a second oxide layer 40 and a second nitride layer 41 are sequentially formed on the entire surface including the trench 39 as shown in FIG. After the third photoresist film 42 is coated on the nitride film 41, the photoresist film is patterned by the exposure and development processes.

제2도h에 도시된 바와같이 상기 패터닝된 제3감광막(42)을 마스크로 하여 상기 제2질화막(41)을 선택적으로 제거한다. 이어, 상기 제3감광막(42)을 제거한다.The second nitride film 41 is selectively removed using the patterned third photoresist film 42 as a mask, as shown in FIG. Next, the third photoresist layer 42 is removed.

제2도i에 도시된 바와같이 상기 제2질화막(41)을 마스크로 하여 전면에 열처리 공정을 실시하여 필드 산화막(43)을 형성한다. 그리고 상기 제2질화막(41)과 제2산화막(40)을 제거한다.As shown in FIG. 2 (i), using the second nitride film 41 as a mask, the entire surface is subjected to a heat treatment process to form a field oxide film 43. Then, the second nitride film 41 and the second oxide film 40 are removed.

이상에서 설명한 바와같이 본 발명의 반도체 소자의 격리막 형성방법에 있어서 다음과 같은 효과가 있다.As described above, the method for forming a separation film of a semiconductor device of the present invention has the following effects.

첫째, 활성영역이 형성되는 기판에 트랜치를 형성한 후, 격리막을 형성하기 때문에 버즈 비크 발생을 감소시키므로써 활성영역의 폭을 증가시킨다.First, since the trench is formed in the substrate on which the active region is formed, the isolation film is formed, thereby reducing the occurrence of buzz beaks, thereby increasing the width of the active region.

둘째, 게이트 포토 공정시 헐레이션 문제를 감소시킨다.Second, halation problem is reduced in the gate photo process.

Claims (5)

제1도전형 기판을 준비하는 단계; 상기 제1도전형 기판의 일정영역에 제2도전형 웰을 형성하는 단계; 상기 제2도전형 웰상에 제1절연막을 형성하는 단계; 상기 제1절연막을 마스크로 상기 제1도전형 기판에 제1도전형 웰을 형성하는 단계; 상기 제1도전형 웰과 제2도전형 웰에 소정깊이로 각각 트랜치를 형성하는 단계; 상기 트랜치를 포함한 전면에 제2, 제3절연막을 형성하고 활성영역과 필드영역을 정의하는 단계, 상기 필드영역에 필드 산화막을 형성하는 단계를 포함하여 형성함을 특징으로 하는 반도체 소자의 격리막 형성방법.Preparing a first conductive type substrate; Forming a second conductive well in a region of the first conductive type substrate; Forming a first insulating layer on the second conductive type well; Forming a first conductive type well on the first conductive type substrate using the first insulating film as a mask; Forming a trench at a predetermined depth in the first conductive well and the second conductive well; Forming a second insulating layer on the entire surface including the trench, defining an active region and a field region, and forming a field oxide layer on the field region. . 제1항에 있어서, 상기 제1절연막은 열 산화막임을 특징으로 하는 반도체 소자의 격리막 형성방법.The method of claim 1, wherein the first insulating layer is a thermal oxide layer. 제2항에 있어서, 상기 열 산화막을 형성하는 단계는 상기 제1도전형 기판상에 제4, 제5절연막을 형성하는 단계; 상기 5 절연막상에 감광막을 도포하고 노광 및 현상공정으로 패터닝하는 단계; 상기 감광막을 마스크로 5 절연막을 선택적으로 제거하는 단계, 상기 감광막을 마스크로 제2도전형 불순물 주입하는 단계; 상기 제1도전형 기판을 어닐링하여 열 산화막을 형성하는 단계를 포함하여 형성함을 특징으로 하는 반도체 소자의 격리막 형성방법.The method of claim 2, wherein the forming the thermal oxide film comprises: forming fourth and fifth insulating films on the first conductive type substrate; Applying a photoresist on the insulating film, and patterning the photoresist using an exposure and development process; Selectively removing the fifth insulating film using the photoresist film as a mask; injecting a second conductive type impurity using the photoresist film as a mask; And annealing the first conductive type substrate to form a thermally oxidized film on the first conductive type substrate. 제1항에 있어서, 상기 트랜치를 형성하는 단계는 상기 제1절연막을 제거하는 단계; 상기 기판의 전면에 감광막을 도포하고 노광 및 현상공정으로 패터닝하는 단계; 상기 패터닝된 감광막을 마스크로 기판의 소정부분을 제거하는 단계를 포함하여 형성함을 특징으로 하는 반도체 소자의 격리막 형성방법.2. The method of claim 1, wherein forming the trench comprises: removing the first insulating layer; Applying a photoresist over the entire surface of the substrate, and patterning the photoresist using an exposure and development process; And removing a predetermined portion of the substrate using the patterned photoresist as a mask. 제4항에 있어서, 상기 감광막을 패터닝 할때 LOCOS 마스크로 리버스 톤을 사용함을 특징으로 하는 반도체 소자의 격리막 형성방법.5. The method of claim 4, wherein a reverse tone is used as a LOCOS mask when patterning the photoresist layer.
KR1019960046740A 1996-10-18 1996-10-18 Semiconductor integrated circuit device KR100198673B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960046740A KR100198673B1 (en) 1996-10-18 1996-10-18 Semiconductor integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960046740A KR100198673B1 (en) 1996-10-18 1996-10-18 Semiconductor integrated circuit device

Publications (2)

Publication Number Publication Date
KR19980027832A KR19980027832A (en) 1998-07-15
KR100198673B1 true KR100198673B1 (en) 1999-06-15

Family

ID=19477979

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960046740A KR100198673B1 (en) 1996-10-18 1996-10-18 Semiconductor integrated circuit device

Country Status (1)

Country Link
KR (1) KR100198673B1 (en)

Also Published As

Publication number Publication date
KR19980027832A (en) 1998-07-15

Similar Documents

Publication Publication Date Title
JP2521611B2 (en) Method of manufacturing CMOS having twin well
US5994190A (en) Semiconductor device with impurity layer as channel stopper immediately under silicon oxide film
KR100198673B1 (en) Semiconductor integrated circuit device
GB2247106A (en) Method of forming an isolation region
KR100297169B1 (en) Method for forming isolation layer of semiconductor device
KR100382551B1 (en) Method for Forming Dual Deep Trench of a Semiconductor Device
JPH05283680A (en) Mos-type semiconductor device and its production
JPS6246552A (en) Manufacture of semiconductor device
JP3057692B2 (en) Method for manufacturing semiconductor device
KR930010110B1 (en) Isolating method of semiconductor
KR100198600B1 (en) Method of forming planar isolation area for semiconductor device
KR100223936B1 (en) Transistor and method of manufacturing the same
KR0135068B1 (en) Method of forming active well on the semiconductor device
KR100589493B1 (en) Method for fabricating gate oxide
KR0179023B1 (en) Method for isolating mos devices
JP3106305B2 (en) Method for forming separation layer of semiconductor device
KR100237013B1 (en) Method of forming an element field oxide film in a semiconductor device
KR0141106B1 (en) Semiconductor device and making method thereof
KR100188094B1 (en) Method of manufacturing cmos transistor
KR100399944B1 (en) Method for forming isolation layer of semiconductor device
JPH04242934A (en) Manufacture of semiconductor device
KR100220236B1 (en) Method of forming a field oxide film of semiconductor device
KR950005973B1 (en) Method of forming p-type well
JP2579923B2 (en) Method for manufacturing semiconductor device
JPH01223741A (en) Semiconductor device and manufacture thereof

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090223

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee