KR100237013B1 - Method of forming an element field oxide film in a semiconductor device - Google Patents
Method of forming an element field oxide film in a semiconductor device Download PDFInfo
- Publication number
- KR100237013B1 KR100237013B1 KR1019970030082A KR19970030082A KR100237013B1 KR 100237013 B1 KR100237013 B1 KR 100237013B1 KR 1019970030082 A KR1019970030082 A KR 1019970030082A KR 19970030082 A KR19970030082 A KR 19970030082A KR 100237013 B1 KR100237013 B1 KR 100237013B1
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- forming
- trench
- field oxide
- nitride film
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
- H01L21/76208—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region using auxiliary pillars in the recessed region, e.g. to form LOCOS over extended areas
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Local Oxidation Of Silicon (AREA)
Abstract
본 발명은 반도체 소자의 필드산화막 형성 방법에 관한 것으로, LOCOS(Local Oxidation of Silicon) 공정시 발생되는 버즈빅(Bird's Beak)의 생성을 방지하기 위하여 소자분리 영역 양측부의 실리콘 기판에 트렌치를 각각 형성한 후 트렌치내에 질화막을 매립하여 산화 공정시 산화제의 측면 침투가 방지되도록 한다. 그러므로 산화제의 측면 침투로 인한 버즈빅의 생성이 방지되어 활성영역의 크기 감소가 방지되고, 따라서 용이한 방법으로 소자의 집적도를 향상시킬 수 있도록 한 반도체 소자의 필드산화막 형성 방법에 관한 것이다.The present invention relates to a method of forming a field oxide film of a semiconductor device, each of which forms trenches in silicon substrates on both sides of a device isolation region in order to prevent generation of bird's beak generated during a local oxide of silicon (LOCOS) process. Afterwards, a nitride film is embedded in the trench to prevent side penetration of the oxidant during the oxidation process. Therefore, the present invention relates to a method of forming a field oxide film of a semiconductor device in which the generation of buzz big due to lateral penetration of the oxidant is prevented, thereby reducing the size of the active region, and thus improving the integration of the device in an easy manner.
Description
본 발명은 반도체 소자의 필드산화막 형성 방법에 관한 것으로, 특히 활성영역의 크기 감소를 방지할 수 있도록 한 반도체 소자의 필드산화막 형성 방법에 관한 것이다.The present invention relates to a method of forming a field oxide film of a semiconductor device, and more particularly to a method of forming a field oxide film of a semiconductor device to prevent the size of the active region from being reduced.
일반적으로 반도체 소자의 제조 공정에서 소자와 소자 또는 주변 지역과 메모리 셀 지역을 전기적으로 분리시키기 위하여 소자분리 영역에 필드산화막을 형성한다. 이러한 필드산화막은 LOCOS 공정 또는 트렌치(Trench)를 이용한 방법 등과 같이 여러 가지의 방법에 의해 형성될 수 있는데, 그러면 LOCOS 공정을 이용한 종래 반도체 소자의 필드산화막 형성 방법을 도 1a 및 도 1b를 통해 설명하면 다음과 같다.In general, in the manufacturing process of a semiconductor device, a field oxide film is formed in a device isolation region in order to electrically separate a device and a device, or a peripheral region and a memory cell region. The field oxide film may be formed by various methods such as a LOCOS process or a trench method. Then, a method of forming a field oxide film of a conventional semiconductor device using a LOCOS process will be described with reference to FIGS. 1A and 1B. As follows.
종래에는 도 1a에 도시된 바와 같이 실리콘 기판(1)상에 패드 산화막(2) 및 질화막(3)을 순차적으로 형성한 후 소자분리 영역의 상기 실리콘 기판(1)이 노출되도록 상기 질화막(3) 및 패드 산화막(2)을 순차적으로 패터닝한다. 그리고 패터닝된 상기 질화막(3)을 산화 방지층으로 이용한 산화 공정으로 노출된 부분의 상기 실리콘 기판(1)을 산화시켜 도 1b에 도시된 바와 같이 필드산화막(4)을 형성한다. 그런데 상기와 같이 이루어지는 LOCOS 공정은 다음과 같은 문제점을 가진다.Conventionally, as shown in FIG. 1A, the pad oxide film 2 and the nitride film 3 are sequentially formed on the
첫째, 산화 공정시 산화제의 측면 침투에 의해 상기 필드 산화막(4) 양측부에 버즈빅(A 부분)이 생성되기 때문에 활성 영역의 크기가 감소되고, 이로 인해 소자의 고집적화가 어려워진다. 둘째, 상기 버즈빅(A 부분)의 가장자리 부분에서 게이트 산화막의 두께가 다른 부분보다 얇게 형성되게 하는 화이트 리본(White Ribbon) 현상이 발생되어 소자의 전기적 특성이 저하된다.First, since the BZBIC (part A) is formed at both sides of the field oxide film 4 due to the side penetration of the oxidant during the oxidation process, the size of the active region is reduced, which makes it difficult to integrate the device. Second, a white ribbon phenomenon occurs in the edge portion of the bird's beak (A portion) to make the thickness of the gate oxide film thinner than other portions, thereby deteriorating the electrical characteristics of the device.
따라서 본 발명은 소자분리 영역 양측부의 실리콘 기판에 트렌치를 각각 형성한 후 트렌치내에 질화막을 매립하여 산화 공정시 산화제의 측면 침투가 방지되도록하므로써 상기한 단점을 해소할 수 있는 반도체 소자의 필드산화막 형성 방법을 제공하는 데 그 목적이 있다.Therefore, in the present invention, a method of forming a field oxide film of a semiconductor device capable of resolving the above-described disadvantages by forming trenches in silicon substrates at both sides of the device isolation region and then embedding a nitride film in the trench to prevent side penetration of the oxidant during the oxidation process. The purpose is to provide.
상기한 목적을 달성하기 위한 본 발명은 소자분리 영역 양측부의 실리콘 기판에 트렌치를 각각 형성하는 단계와, 상기 단계로부터 상기 트렌치가 매립되도록 전체 상부면에 제 1 산화막을 형성한 후 상기 제 1 산화막상에 제 1 질화막을 형성하는 단계와, 상기 단계로부터 상기 소자분리영역의 상기 실리콘 기판이 노출되도록 상기 제 1 질화막 및 제 1 산화막을 순차적으로 패터닝한 후 상기 트렌치가 매립되도록 전체 상부면에 제 2 질화막을 형성하는 단계와, 상기 단계로부터 상기 트렌치 사이의 상기 실리콘 기판이 노출되도록 상기 제 2 질화막 및 제 1 질화막의 일부 두께를 식각하는 단계와, 상기 단계로부터 상기 트렌치 사이의 노출된 실리콘 기판을 산화시켜 필드산화막을 형성한 후 잔류된 상기 제 1 및 제 2 질화막을 제거하는 단계와, 상기 단계로부터 상기 트렌치내에 제 2 산화막을 매립시키는 단계로 이루어지는 것을 특징으로 하며, 상기 제 1 산화막은 건식 식각으로 제거되고 상기 제 2 질화막은 습식 식각으로 제거되는 것을 특징으로 한다.The present invention for achieving the above object is to form a trench in each of the silicon substrate on both sides of the device isolation region, and after forming a first oxide film on the entire upper surface so that the trench is embedded from the first oxide film Forming a first nitride film on the substrate; sequentially patterning the first nitride film and the first oxide film to expose the silicon substrate of the device isolation region from the step; and then forming a second nitride film over the entire upper surface of the trench to fill the trench. Forming a portion of the second nitride film and etching the partial thickness of the second nitride film and the first nitride film to expose the silicon substrate between the trenches, and oxidizing the exposed silicon substrate between the trenches. Removing the remaining first and second nitride films after forming the field oxide film; and And embedding a second oxide film in the trench, wherein the first oxide film is removed by dry etching and the second nitride film is removed by wet etching.
도 1a 및 도 1b는 종래 반도체 소자의 필드산화막 형성 방법을 설명하기 위한 소자의 단면도.1A and 1B are cross-sectional views of a device for explaining a method of forming a field oxide film of a conventional semiconductor device.
도 2a 내지 도 2h는 본 발명에 따른 반도체 소자의 필드산화막 형성 방법을 설명하기 위한 소자의 단면도.2A to 2H are cross-sectional views of a device for explaining a method of forming a field oxide film of a semiconductor device according to the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1 및 11: 실리콘 기판 2: 패드산화막1 and 11: silicon substrate 2: pad oxide film
3: 질화막 4 및 16: 필드산화막3: nitride film 4 and 16: field oxide film
12: 트렌치 13: 제 1 산화막12: trench 13: first oxide film
14: 제 1 질화막 15: 제 2 질화막14: first nitride film 15: second nitride film
17: 제 2 산화막17: second oxide film
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.Hereinafter, with reference to the accompanying drawings will be described in detail the present invention.
도 2a 내지 도 2h는 본 발명에 따른 반도체 소자의 필드산화막 형성 방법을 설명하기 위한 소자의 단면도로서, 도 2A는 소자분리 예정 영역 양측부의 실리콘 기판(11)에 트렌치(12)를 각각 형성한 상태의 단면도로서, 상기 트렌치(12)의 깊이(X)는 형성될 필드산화막의 두께를 고려하여 정한다.2A to 2H are cross-sectional views of devices for describing a method of forming a field oxide film of a semiconductor device according to the present invention, and FIG. 2A is a state in which
도 2B는 상기 트렌치(12)가 매립되도록 전체 상부면에 제 1 산화막(13)을 형성한 후 상기 제 1 산화막(13)상에 제 1 질화막(14)을 형성한 상태의 단면도이다.2B is a cross-sectional view of a state in which the
도 2c는 상기 소자분리영역의 상기 실리콘 기판(11)이 노출되도록 상기 제 1 질화막(14) 및 제 1 산화막(13)을 순차적으로 패터닝한 상태의 단면도로서, 이때 건식 식각을 실시하여 상기 트렌치(12)내에 매립된 상기 제 1 산화막(13)이 완전히 제거되도록 한다.FIG. 2C is a cross-sectional view of the
도 2d는 상기 트렌치(12)가 매립되도록 전체 상부면에 제 2 질화막(15)을 형성한 상태의 단면도이고, 도 2E는 상기 트렌치(12) 사이의 상기 실리콘 기판(11)이 노출되도록 상기 제 2 질화막(15) 및 제 1 질화막(14)의 일부 두께를 전면식각한 상태의 단면도인데, 이때 상기 제 2 및 제 1 질화막(15 및 14)이 잔류되는 경우 상기 실리콘 기판(11)의 산화가 이루어지지 않기 때문에 상기 트렌치(12) 사이의 실리콘 기판(11)이 완전히 노출되도록 약간의 과도식각을 진행한다.FIG. 2D is a cross-sectional view of the
도 2f는 상기 트렌치(12) 사이의 노출된 실리콘 기판(11)을 산화시켜 필드산화막(16)을 형성한 상태의 단면도로서, 상기 트렌치(12)내에 매립된 제 2 질화막(15)으로 인해 산화제의 측면 침투가 완전히 차단되어 버즈빅이 생성되지 않는다.FIG. 2F is a cross-sectional view of the
도 2g는 잔류된 상기 제 1 질화막(14) 및 제 2 질화막(15)을 완전히 제거한 상태의 단면도로서, 이때 습식 식각을 실시하여 상기 트렌치(12)내에 매립된 상기 제 2 질화막(15)이 완전히 제거되도록 한다.FIG. 2G is a cross-sectional view of a state in which the remaining
도 2h는 상기 트렌치(12)내에 제 2 산화막(17)을 매립시킨 후 상기 실리콘 기판(11) 상부에 존재하는 상기 필드 산화막(16)의 일부 및 상기 제 1 산화막(13)을 제거시키므로써 필드산화막(16)의 형성이 완료된 상태의 단면도이다.FIG. 2H illustrates that a portion of the
상술한 바와 같이 본 발명은 LOCOS 공정시 발생되는 버즈빅의 생성을 방지하기 위하여 소자분리 영역 양측부의 실리콘 기판에 트렌치를 각각 형성한 후 트렌치내에 질화막을 매립하여 산화 공정시 산화제의 측면 침투가 방지되도록 한다. 그러므로 본 발명에 의하면 첫째, 산화제의 측면 침투로 인한 버즈빅의 생성이 방지되어 활성영역의 크기 감소가 방지되고, 따라서 용이한 방법으로 소자의 집적도를 향상시킬 수 있다. 둘째, 화이트 리본 현상의 발생이 방지되어 소자의 전기적 특성 저하가 발생되지 않으며, 셋째, 상기 트렌치의 깊이를 깊게 하므로써 채널 스톱 이온(Channel Stop Ion)을 주입하지 않아도 되고, 이에 의해 공정의 단계가 단순해질 수 있다. 그리고 넷째, 상기 트렌치의 깊이를 임의로 조절 가능하여 소자분리 효과를 증가시킬 수 있다.As described above, according to the present invention, trenches are formed in silicon substrates on both sides of the device isolation region in order to prevent the generation of buzz big generated during the LOCOS process, and the nitride film is embedded in the trench to prevent side penetration of the oxidant during the oxidation process. do. Therefore, according to the present invention, first, the generation of the buzz big due to the side penetration of the oxidant is prevented to prevent the reduction of the size of the active region, and thus it is possible to improve the integration of the device in an easy way. Second, the occurrence of the white ribbon phenomenon is prevented, so that the electrical characteristics of the device are not degraded. Third, the channel stop ion is not injected by deepening the trench, thereby simplifying the process steps. Can be done. And fourth, the depth of the trench can be arbitrarily adjusted to increase the device isolation effect.
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970030082A KR100237013B1 (en) | 1997-06-30 | 1997-06-30 | Method of forming an element field oxide film in a semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970030082A KR100237013B1 (en) | 1997-06-30 | 1997-06-30 | Method of forming an element field oxide film in a semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19990005864A KR19990005864A (en) | 1999-01-25 |
KR100237013B1 true KR100237013B1 (en) | 2000-01-15 |
Family
ID=19512887
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970030082A KR100237013B1 (en) | 1997-06-30 | 1997-06-30 | Method of forming an element field oxide film in a semiconductor device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100237013B1 (en) |
-
1997
- 1997-06-30 KR KR1019970030082A patent/KR100237013B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR19990005864A (en) | 1999-01-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100237013B1 (en) | Method of forming an element field oxide film in a semiconductor device | |
KR100297169B1 (en) | Method for forming isolation layer of semiconductor device | |
KR100223907B1 (en) | Semiconductor element isolation film manufacturing method | |
KR100493012B1 (en) | Trench element isolation | |
KR100273244B1 (en) | Method for fabricating isolation region of semiconductor device | |
KR100239669B1 (en) | Mask of field oxidation in semiconductor device and method of manufacturing the same | |
KR100215843B1 (en) | Insolating layer making method | |
KR0166835B1 (en) | Method for forming isolation on a semiconductor device | |
KR100205339B1 (en) | Method for forming isolation region of semiconductor device | |
KR0172760B1 (en) | Method of manufacturing element-isolating insulation film of semiconductor device | |
KR100218739B1 (en) | Method of forming a device isolation film of semiconductor device | |
KR100220236B1 (en) | Method of forming a field oxide film of semiconductor device | |
KR970009273B1 (en) | Method for forming the field oxide on the semiconductor element | |
KR100733692B1 (en) | Method of forming a isolation layer in semiconductor device | |
KR100290912B1 (en) | Method for fabricating isolation region of semiconductor device | |
KR100518530B1 (en) | Semiconductor device having borderless contact hole and method for fabricating the same | |
KR100328707B1 (en) | A method of semiconductor device isolation | |
KR100198673B1 (en) | Semiconductor integrated circuit device | |
KR100335265B1 (en) | Method for manufacturing isolation layer in semiconductor device | |
KR20000004225A (en) | Method for forming an isolation layer of semiconductor deivces | |
KR19990053968A (en) | Device isolation film formation method of semiconductor device and its structure | |
KR20030055997A (en) | Semiconductor device having shallow trench isolation(STI) structure and method for forming the same | |
KR19990004622A (en) | Device Separating Method of Semiconductor Device | |
KR19980028510A (en) | Device Separation Method of Semiconductor Devices | |
KR19990055780A (en) | Manufacturing method of semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20070914 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |