KR100198600B1 - Method of forming planar isolation area for semiconductor device - Google Patents
Method of forming planar isolation area for semiconductor device Download PDFInfo
- Publication number
- KR100198600B1 KR100198600B1 KR1019900021630A KR900021630A KR100198600B1 KR 100198600 B1 KR100198600 B1 KR 100198600B1 KR 1019900021630 A KR1019900021630 A KR 1019900021630A KR 900021630 A KR900021630 A KR 900021630A KR 100198600 B1 KR100198600 B1 KR 100198600B1
- Authority
- KR
- South Korea
- Prior art keywords
- field
- oxide film
- region
- forming
- trench
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
Abstract
본 발명은 필드 산화시 야기되는 스트레스를 감소시키고 버즈비크의 길이를 감소시킬 수 있는 반도체 장치의 플래이너 격리영역 형성방법을 제공하기 위한 것으로 이를 위해 기판위에 버퍼산화막과 부분산화마스크용 질화막을 차례로 형성하는 단계, 포토/에치 공정을 실시하여 필드영역과 액티브영역을 한정하고 필드영역내의 상기 산화막과 질화막을 제거하는 단계, 상기 필드영역내의 기판을 에치하여 트렌치를 형성하는 단계, 상기 트렌치 내에 측벽 스페이서 산화막을 형성하는 단계, 트렌치내에 필드산화를 행하여 필드산화막을 형성하는 단계, 액티브영역 내의 상기 마스크용 질화막과 버퍼산화막을 제거하는 단계가 차례로 포함된다.The present invention provides a method for forming a planar isolation region of a semiconductor device capable of reducing stress caused by field oxidation and reducing the length of a buzz beak. To this end, a buffer oxide film and a nitride film for a partial oxide mask are sequentially formed on a substrate. Performing a photo / etch process to define a field region and an active region, removing the oxide film and nitride film in the field region, etching the substrate in the field region to form a trench, and forming a sidewall spacer oxide film in the trench. Forming a field oxide; forming a field oxide film by performing field oxidation in the trench; and removing the mask nitride film and the buffer oxide film in the active region.
Description
제1도는 종래의 공정단면도.1 is a conventional cross-sectional view of the process.
제2도는 본 발명의 공정단면도.2 is a cross-sectional view of the process of the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1 : 실리콘 기판 2 : N 웰1: silicon substrate 2: N well
3 : 버퍼 산화막 4 : 질화막3: buffer oxide film 4: nitride film
5 : HTO 막 5a : 측벽 스페이서5: HTO membrane 5a: sidewall spacer
6 : 필드산화막6: field oxide film
본 발명은 반도체 장치의 플래이너(Planar)격리 영역 형성 방법에 관한 것으로, 특히 필드산화막이 형성될 영역의 기판내에 미리 트렌치를 형성하고 이 트렌치내에 측벽 스페이서를 형성하여 필드 산화시 야기되는 스트레스(Stress)를 줄이고 버즈 비크(Bird's Beak)의 길이를 감소시킬 수 있는 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a planar isolation region formation method of a semiconductor device. In particular, a trench is formed in a substrate in a region where a field oxide film is to be formed, and sidewall spacers are formed in the trench, thereby causing stress caused by field oxidation. ) And reduce the length of Bird's Beak.
종래의 반도체 제조공정중 실리콘 기판(20)위에 N웰(21) 형성 이후 진행되는 LOCOS(Local Oxidation of Silicon) 공정을 첨부된 제1a도 내지 제1e도를 참조하여 상술하면 다음과 같다.Referring to FIGS. 1A to 1E, a LOCOS (Local Oxidation of Silicon) process, which is performed after the formation of the N well 21 on the silicon substrate 20, is described in detail.
먼제 제1a도와 같이 실리콘기판(20)위에 실리콘기판(20)과 마스크용 질화막 사이의 중간층으로 사용될 버퍼산화막(22) 형성을 위해 베이스(Base) 산화를 행한다음 부분산화를 위한 마스크용 질화막(22)을 증착한다.As shown in FIG. 1A, base oxidation is performed on the silicon substrate 20 to form a buffer oxide film 22 to be used as an intermediate layer between the silicon substrate 20 and the mask nitride film. Then, the mask nitride film 22 for partial oxidation is formed. E).
그리고 제1b도와 같이 감광제(PR10)를 이용한 액티브(Active) 영역 마스킹 공정을 거쳐 액티브 영역과 필드(Field) 영역을 한정한 후 필드 영역의 상기 마스크용 질화막(23)을 에치하여 제거한다.As shown in FIG. 1B, the active area and the field area are defined through an active area masking process using the photosensitive agent PR 10 , and the mask nitride film 23 of the field area is etched and removed.
이어 제1c도 와 같이 상기 감광제(PR10)를 제거하고 격리특성과 용이한 필드산화를 위해 다시 감광제(PR11)를 이용한 N-필드마스킹 공정을 거쳐 N-필드 이온 주입을 실시한다.Subsequently, as shown in FIG. 1C, the photoresist PR 10 is removed and an N-field ion implantation is performed through an N-field masking process using the photoresist PR 11 for isolation and easy field oxidation.
그리고 제1d도와 같이 상기 감광제(PR11)를 벗겨내고 필드영역내에 필드 산화를 행하여 부분 필드산화막(24)을 형성한 후 상기 마스크용 질화막(23)과 버퍼산화막(22)을 차례로 제거하므로써 공정이 완료된다. 그러나 상기 종래기술은 반도체 장치가 고집적화됨에 따라 필드산화시 발생하는 버즈비크의 길이가 상대적으로 커지게 되어 필드영역이 설계영역에서 많은 면적을 차지하게 되므로 내로우-워드 효과(Narrow Width Effect)가 발생되는 문제점이 있었다.As shown in FIG. 1D, the photoresist PR 11 is stripped and subjected to field oxidation in the field region to form the partial field oxide film 24, and then the mask nitride film 23 and the buffer oxide film 22 are sequentially removed. Is done. However, in the conventional technology, as the semiconductor device is highly integrated, the length of the buzz bee generated during field oxidation becomes relatively large, so that a narrow area effect is generated because the field area occupies a large area in the design area. There was a problem.
본 발명은 상기 단점을 제거키위한 것으로 실리콘 기판(1) 위에 N웰(2) 형성 이후 진행되는 공정을 첨부된 제2a도 내지 제2g도 를 참조하여 설명하면 다음과 같다.The present invention is to eliminate the disadvantages described with reference to Figures 2a to 2g attached to the process that proceeds after the formation of the N well (2) on the silicon substrate (1) as follows.
먼저 제2a도와 같이 실리콘 기판(1)과 마스크용 질화막 사이의 중간층으로 사용될 버퍼산화막(3) 형성을 위해 베이스(Base)산화를 행한다음 부분산화시 마스크 역활을 할 질화막(4)을 증착시킨다.First, base oxidation is performed to form a buffer oxide film 3 to be used as an intermediate layer between the silicon substrate 1 and the mask nitride film, as shown in FIG. 2A. Then, a nitride film 4 to act as a mask during partial oxidation is deposited.
그리고 제2b도와 같이 부분산화를 위하여 감광제(PR1)를 이용한 액티브 영역 마스킹공정을 거쳐 필드영역내의 상기 질화막(4)을 에치하여 제거한다.As shown in FIG. 2B, the nitride film 4 in the field region is etched and removed through an active region masking process using a photoresist PR 1 for partial oxidation.
이어 제2c도와 같이 필드산화시 발생되는 실리콘기판(1)과 마스크용 질화막(4) 사이의 스트레스를 이완시키고 버즈비크의 길이를 감소시킬 수 있도록 액티브 영역 마스크인 상기 감광제(PR1)를 다시 마스크로 필드영역내의 실리콘 기판(1)을 일정 두께 에치하여 트렌치를 형성한다.Subsequently, as shown in FIG. 2C, the photoresist PR 1 , which is an active region mask, is masked again to relax stress between the silicon substrate 1 and the mask nitride film 4 generated during field oxidation and to reduce the length of the Buzzbee. The silicon substrate 1 in the furnace field region is etched to form a trench.
그리고 제2d도와 같이 상기 감광제(PR2)를 제거한 후 격리 특성의 향상과 수월한 필드산화를 위해 N-필드 영역 마스킹공정을 거쳐 N-필드 이온 주입을 실시한 다음 측벽스페이서 형성용 HTO(High Temperature Oxide)막(5)을 전체적으로 증착한다.After removing the photoresist (PR 2 ) as shown in FIG. 2d, N-field ion implantation is performed through an N-field region masking process to improve isolation properties and easy field oxidation, and then HTO (High Temperature Oxide) for forming sidewall spacers. The film 5 is entirely deposited.
이어 제2e도와 같이 상기 산화막(5)을 에치-백(Etch-Back)하여 상기 필드영역인 트렌티 내에 측벽 스페이서(5a)를 형성한 다음 제2f도와 같이 트렌치내에 필드산화를 행하여 부분적으로 필드산화막(6)을 형성한다.Next, as shown in FIG. 2E, the oxide film 5 is etched back to form sidewall spacers 5a in the trench, which is the field region, and then field oxidation is performed in the trench as shown in FIG. (6) is formed.
마지막을 제2g도와 같이 액티브영역의 상기 부분산화 마스크용 질화막(4)과 버퍼산화막(3)을 제거하므로써 공정이 완료된다.Finally, the process is completed by removing the partial oxide mask nitride film 4 and the buffer oxide film 3 in the active region as shown in FIG. 2G.
이상과 같이 본 발명에 의하면 필드산화이전에 필드산화막 영역에 트렌치를 형성하고 이 트렌치에 측벽 산화막을 형성하므로써 고온에서 필드산화 부분필드산화 마스크용 질화막의 에지(Edge) 지점에서 야기되는 고 인트린식(Intrinsic) 질화막 스트레스를 감소시킴과 동시에 버즈비크의 길이를 감소시킬 수 있게 된다.As described above, according to the present invention, by forming a trench in the field oxide film region before the field oxidation and forming a sidewall oxide film in the trench, a high intrinsic method induced at the edge of the nitride film for the field oxide partial field oxidation mask at high temperature ( Intrinsic) It is possible to reduce the length of Buzzbeek while reducing nitride stress.
따라서, 셀 싸이즈 감소로 인한 장치의 고집적화를 꾀할 수 있으며 플래이너한 격리영역을 형성할 수 있게 된다.Therefore, it is possible to achieve high integration of the device due to the reduced cell size and to form a planar isolation region.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019900021630A KR100198600B1 (en) | 1990-12-24 | 1990-12-24 | Method of forming planar isolation area for semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019900021630A KR100198600B1 (en) | 1990-12-24 | 1990-12-24 | Method of forming planar isolation area for semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR920013600A KR920013600A (en) | 1992-07-29 |
KR100198600B1 true KR100198600B1 (en) | 1999-06-15 |
Family
ID=19308333
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019900021630A KR100198600B1 (en) | 1990-12-24 | 1990-12-24 | Method of forming planar isolation area for semiconductor device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100198600B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7442648B2 (en) | 2004-10-12 | 2008-10-28 | Hynix Semiconductor Inc. | Method for fabricating semiconductor device using tungsten as sacrificial hard mask |
-
1990
- 1990-12-24 KR KR1019900021630A patent/KR100198600B1/en not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7442648B2 (en) | 2004-10-12 | 2008-10-28 | Hynix Semiconductor Inc. | Method for fabricating semiconductor device using tungsten as sacrificial hard mask |
Also Published As
Publication number | Publication date |
---|---|
KR920013600A (en) | 1992-07-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100198600B1 (en) | Method of forming planar isolation area for semiconductor device | |
KR100297169B1 (en) | Method for forming isolation layer of semiconductor device | |
KR0166835B1 (en) | Method for forming isolation on a semiconductor device | |
KR0151226B1 (en) | Method of device isolating layer for semiconductor device | |
KR960014450B1 (en) | Method of isolation of a semiconductor device | |
KR100249167B1 (en) | Isolating film manufacturing method | |
JP2707901B2 (en) | Method for manufacturing semiconductor device | |
KR100223936B1 (en) | Transistor and method of manufacturing the same | |
KR100422960B1 (en) | Method for forming isolation layer of semiconductor device | |
JPH04137730A (en) | Manufacture of semiconductor device | |
KR0180782B1 (en) | Method for isolating semiconductor device | |
KR0135068B1 (en) | Method of forming active well on the semiconductor device | |
KR100354869B1 (en) | Method for forming a isolation film | |
KR930005739B1 (en) | Method for making isolated region | |
KR0125313B1 (en) | Field oxidation method of semiconductor device | |
KR0144026B1 (en) | Forming method of element isolation | |
KR0140658B1 (en) | Manufacture of element isolation for semiconductor integrated circuit device | |
KR0141106B1 (en) | Semiconductor device and making method thereof | |
KR0148611B1 (en) | Formation method of element isolation layer for semiconductor devices | |
KR100239403B1 (en) | Method for forming isolation film | |
KR100198673B1 (en) | Semiconductor integrated circuit device | |
KR970000649B1 (en) | Manufacturing method for semiconductor device field oxide | |
KR100232212B1 (en) | Method of manufacturing semiconductor device | |
KR100382551B1 (en) | Method for Forming Dual Deep Trench of a Semiconductor Device | |
KR100364418B1 (en) | Method for manufacturing semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20070221 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |