KR100195562B1 - 반도체 장치 표면의 불평탄도 검출 시스템 - Google Patents

반도체 장치 표면의 불평탄도 검출 시스템 Download PDF

Info

Publication number
KR100195562B1
KR100195562B1 KR1019960007472A KR19960007472A KR100195562B1 KR 100195562 B1 KR100195562 B1 KR 100195562B1 KR 1019960007472 A KR1019960007472 A KR 1019960007472A KR 19960007472 A KR19960007472 A KR 19960007472A KR 100195562 B1 KR100195562 B1 KR 100195562B1
Authority
KR
South Korea
Prior art keywords
semiconductor device
polycrystalline silicon
silicon
light
hemispherical
Prior art date
Application number
KR1019960007472A
Other languages
English (en)
Other versions
KR960035886A (ko
Inventor
이찌로 혼마
푸미키 아이소
Original Assignee
가네꼬 히사시
닛본 덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛본 덴기 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR960035886A publication Critical patent/KR960035886A/ko
Application granted granted Critical
Publication of KR100195562B1 publication Critical patent/KR100195562B1/ko

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B11/00—Measuring arrangements characterised by the use of optical techniques
    • G01B11/30—Measuring arrangements characterised by the use of optical techniques for measuring roughness or irregularity of surfaces
    • G01B11/306—Measuring arrangements characterised by the use of optical techniques for measuring roughness or irregularity of surfaces for measuring evenness
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501—Semiconductor wafers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/956—Inspecting patterns on the surface of objects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Semiconductor Memories (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Length Measuring Devices By Optical Means (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Investigating Or Analysing Materials By Optical Means (AREA)

Abstract

반도체 장치의 표면이 불평탄도를 검출하기 위한 시스템에서, 상기 표면이 약 240nm 내지 500nm의 파장을 가지는 광으로 조사된다. 상기 표면의 불평탄도가 상기 표면으로부터 반사광의 밀도에 따라 정해진다.

Description

반도체 장치 표면의 불평탄도 검출 시스템
제1a도 내지 제1f도는 HSG 다결정 실리콘 전극을 가지는 반도체 장치를 제조를 위한 장치의 횡단면도.
제2a도 및 제2b도는 HSG 다결정 실리콘의 예들을 보여주는 사진.
제3도는 HSG 다결정 실리콘 및 비결정 실리콘의 광 반사특성을 보여주는 그래프.
제4도는 본 발명에 따른 불평탄 검출 시스템의 제1실시예를 나타내는 다이어그램.
제5a,5b,5c,5d 및 5e도는 제4도의 웨이퍼 상에 성장된 HSG 다결정 실리콘의 상태를 보여주는 다이어그램.
제6도는 제5a,5b,5c,5d 및 5e도의 HSG 다결정 실리콘의 반사 특성 및 커패시턴스 특성의 다이어그램.
제7a,7b,7c,7d 및 7e도는 제4도의 웨이퍼상에 성장된 HSG 다결정 실리콘의 상태를 나타내는 다이어그램.
제8도는 제7a,7b,7c,7d 및 7e도의 HSG 다결정 실리콘의 반사 특성 및 커패시턴스 특성의 다이어그램.
제9도는 본 발명에 따른 HSG 다결정 실리콘의 반사와 커패시턴스 사이의 선형 관계를 나타내는 그래프.
제10도는 본 발명의 제1실시예의 수정안을 설명하기 위한 반도체 장치의 횡단면도.
제11도는 본 발명에 따른 불평탄 검출 시스템의 제2실시예를 나타내는 다이어그램.
제12도는 제11도의 웨이퍼의 광 반사 특성의 타이밍 다이어그램.
제13a,13b,13c 및 13d도는 제11도의 웨이퍼에 성장된 HSG 다결정 실리콘의 상태를 보여주는 사진.
제14도는 제13a,13b,13c 및 13d도의 HSG 다결정 실리콘의 커패시턴스 특성의 다이어그램.
제15도는 본 발명에 따른 상기 불평탄 검출 시스템의 제3실시예를 보여주는 다이어그램.
* 도면의 주요부분에 대한 부호의 설명
101 : 단결정 실리콘 기판 102 : 필드 실리콘 산화물 레이어
103 : 게이트 전극 104,105 : N형-불순물 확산 영역
106 : 절연 레이어 107 : 접촉홀
109 : HSG 다결정 실리콘 레이어 110 : 커패시터 절연 레이어
111 : 카운터 판 전극
[발명의 배경]
[발명의 분야]
본 발명은 다이내믹 램(DRAM) 장치와 같은 반도체 장치 표면의 불평탄도(degree of unevenness)를 검출하기 위한 시스템에 관한 것이다.
[종래 기술의 설명]
DRAM 장치가 많이 개발되었을 때, 또한 셀 영역이 많이 감소되었고, 따라서 셀 커패시터의 용량이 많이 감소되었다. 그 결과, 상기 DRAM 장치는 α-선(rays)에 의해 소프트 에러에 놓인다.
셀 커패시터의 용량을 증가시키기 위해, 반구형-그레인(HSG) 다결정 실리콘 전극을 가지는 스테이크형(staked) 커패시터가 공지되어 있다(참고 : H. Watanabe et al., A New Staked Capacitor Structure Using Hemispherical Grain(HSG) Poly -Silicon Electrodes, Ext. Abs. 22nd Conference on Solid State Device and Materials, pp. 873-876, 1990). 즉, 실리콘 원자의 열 이동 현상이 이용되어 전극 표면을 평평하게 만들고 상기 셀 커패시터의 용량을 증가시킨다. 이런 경우에, 상기 전극 표면의 불평탄도는 그의 자연 산화물에 따라, 상기 셀 커패시터의 용량이 변할 수 있다. 그러므로, 상기 전극 표면의 불평탄도를 평가하거나 또는 검출할 필요가 있다.
전극 표면의 불평탄도를 검출하기 위한 첫 번째 종래 방법에서, 상기 불평탄도는 전자 현미경에 의해 직접 관찰된다. 그러나, 첫 번째 종래 방법에서, 관찰 영역이 매우 작으므로, 상기 반도체 장치 전체(또는 웨이퍼)를 관찰하는 것은 실제로 불가능하다. 또한, 상기 웨이퍼를 나누지 않고 이것을 관찰할 수 있는 전자 현미경이 일반적으로 길이를 측정하는데 이용되고 약 300nm의 해상도를 가지며, 또한 약 5nm의 반경을 가지는 반구형-그레인을 관찰할 수 없다.
전극 표면의 불평탄도를 검출하기 위한 두 번째 종래 방법에서, 커패시터가 실제로 전극에 의해 형성되고, 또한 상기 전극 표면의 불평탄도가 상기 커패시터의 용량을 측정하여 평가된다. 상기 얻어진 불평탄도가 정확하다 할지라도, 상기 전극 표면이 불평탄도의 평가를 위해 상기 커패시터를 형성하는데 시간이 많이 든다.
전극 표면의 불평탄도를 검출하기 위한 세 번째 종래 방법에서, 상기 전극 표면의 불평탄도는 가스 흡수 BET 스캐닝(gas absorption BET scanning) 방법과 같은 흡수방법을 이용하여 상기 전극 표면을 양적으로 측정하여 평가된다. 그러나, 상기 세 번째 종래 방법에서, 가스가 상기 DRAM 장치가 흡수되기 때문에, 상기 DRAM 장치의 특성이 변한다.
전극 표면의 불평탄도를 검출하기 위한 네 번째 종래 방법에서, X-선은 상기 전극 표면에서 전체 반사의 임계 각도보다 작은 각도로 투사하고, 또한 상기 전극 표면으로부터 부수적인 X-선의 강도가 측정되어, 상기 전극 표면의 불평탄도를 정할 수 있다. 그러나, 상기 네 번째 종래 방법에서, 측정된 스폿을 줄일 수 없다. 또한, 상기 X-선은 상기 DRAM 장치에서 전자를 여기시키고, 그리고 특히 상기 X-선이 상기 전극 표면 아래 채널 영역에서 전자-정공 쌍을 만들어낸다. 따라서, 상기 DRAM 장치의 특성이 손상된다.
전극 표면의 불평탄도를 검출하기 위한 다섯 번재 종래 방법에서, 백광이 상기 전극 표면에 투사되고, 또한 상기 전극 표면으로부터 반사 광의 강도가 측정되어, 상기 전극 표면의 불평탄도를 정할 수 있다. 그러나, 상기 다섯 번째 종래 방법에서, 상기 반사된 광이 상기 전극의 비결정 실리콘의 속성에 의존하여, 상기 검출된 불평탄도의 신뢰도가 낮다.
[본 발명의 요약]
본 발명의 목적은 반도체 장치의 표면의 평탄도를 검출하기 위한 쉽고 믿을만한 시스템을 제공하지만 상기 장치의 특성에 영향을 주지않는데 있다.
본 발명에 따라 반도체 장치의 불평탄도를 검출하기 위한 시스템에서, 상기 표면이 약 240nm 내지 500nm의 파장을 가지는 광으로 조사된다(irradiated). 상기 표면의 불평탄도는 상기 표면으로부터 반사광의 강도에 따라 결정된다.
[양호한 실시예의 상세한 설명]
양호한 실시예들의 설명전에, 반도체 장치를 제조하기 위한 종래 방법은 제1a도 내지 제1f도를 참고로 설명된다.
먼저, 제1a도와 관련하여, N-형 단결정 실리콘 기판(101)은 열에 의해 산화되어 필드 실리콘 산화물 레이어(102)를 형성한다. 그 다음, 게이트 전극(103)은 게이트 실리콘 산화물 레이어에 의해 상기 기판(101)에 형성된다. 그 다음, N-형 불순물 확산 영역(104와 105)은 마스크로서 상기 게이트 전극(103)을 이용하여 상기 기판(101)내에 형성된다. 그 다음, 절연 레이어(106)는 전체 표면에 형성된다.
다음으로, 제1b도와 관련하여, 접촉 홀(107)은 포토리소그래피와 에칭 프로세스에 의해 상기 절연 레이어(106)에 다공으로 형성된다. 그 다음, 인 도핑된(phosphorus-doped) 비결정 실리콘 레이어(108)는 저압 CVD(chemical vapor deposition) 프로세스에 의해 디포짓된다.
다음으로, 제1c도와 관련하여, 상기 비결정 실리콘 레이어(108)는 포토리소그래피와 에칭 프로세스에 의해 패턴화되어 비결정 실리콘 패턴(108a)을 형성한다.
다음으로, 제1d도와 관련하여, HSG 다결정 실리콘 레이어(109)는 상기 비결정 실리콘 패턴(108a)에서 성장한다. 즉, 상기 장치는 약 580℃의온도와 1mTorr의 압력인 챔버에 놓인다. 그 다음, Si2H6의 가스는 약 10분동안 상기 챔버에 제공된다. 그 다음, 불평탄 표면을 가지는 상기 HSG 다결정 실리콘 레이어(109)가 상기 비결정 실리콘 패턴(108a)에 형성되어, 상기 커패시터 전극(108a)의 표면을 근본적으로 증가시킨다.
다음으로, 제1e도와 관련하여, 실리콘 산화물로 만들어진 커패시터 절연 레이어(110)는 상기 HSG 다결정 실리콘 레이어(109)에 형성된다.
마지막으로, 제1f도와 관련하여, 다결정 실리콘으로 만들어진 카운터 판(counter plate) 전극(111)이 상기 커패시터 절연 레이어(110)에 형성된다.
따라서, 셀 커패시터는 하부 전극(108a,109), 상부 전극(111) 및 그들 사이의 절연 레이어(110)에 의해 형성된다.
위에서 설명한 것처럼, HSG 다결정 실리콘 레이어(109)는 실리콘 원자의 열 이동 현상을 이용하여 성장한다. 그러므로, 상기 비결정 실리콘 패턴(108a)에 자연 산화물 레이어가 상기 HSG 다결정 실리콘 레이어(109)의 형성전에 완전히 제거되면, 제2a도에 도시된 것처럼 큰 반구-그레인이 형성된다. 이와 반대로, 상기 비결정 실리콘 패턴의 자연 산화물 레이어가 상기 HSG 다결정 실리콘 레이어(109)의 형성전에 불완전하게 제거되면, 제2b도에 도시된 것처럼 작은 반구-그레인이 형성된다.
비결정 실리콘과 HSG 다결정 실리콘의 반사 특성을 나타내는 제3도에서 점선(dotted line)은 비결정 실리콘의 광반사를 나타내고, 또한 연속선은 상기 비결정 실리콘에 디포짓된 HSG 다결정 실리콘의 광 반사를 나타낸다. 240nm 내지 550nm의 광 파장에서, 상기 파장이 커질 때, 비결정 실리콘의 광 반사와 상기 HSG 다결정 실리콘의 광 반사가 단조롭게 줄어든다. 이는 상기 비결정 실리콘의 광 흡수계수가 매우 크기 때문이어서, 투사광은 상기 비결정 실리콘에서 거의 흡수된다. 상기 비결정 실리콘이 더 두꺼우면 두꺼울수록, 반사의 요동은 더 커진다. 또한, 상기 비결정 실리콘의 결정율(crystal ratio)이 커지면 커질수록, 반사의 요동도 커진다. 즉, 상기 비결정 실리콘의 굴절율이 작으면 작을수록, 반사의 요동이 커진다.
그러나, 550nm 내지 750nm의 파장 범위에서, 상기 비결정 실리콘의 광 반사가 상기 HSG 다결정 실리콘의 광 반사가 둘 다 크게 요동한다. 이는 상기 비결정 실리콘의 상부 표면을부터 반사 광이 상기 비결정 실리콘과 상기 절연 레이어(106)와 같은 그것의 아래에 깔린 레이어 사이의 중간층으로부터의 반사광에 간섭하기 때문이다.
따라서, 약 240nm 내지 500nm의 파장을 가지는 광이 이용되어, 상기 비결정 실리콘의 속성 및 두께 및 그의 아래 깔린 레이어에 의존하지 않고 상기 HSG 다결정 실리콘의 표면의 불평탄도를 검출한다.
본 발명에 따른 불평탄 검출 시스템의 제1실시예를 나타내는 제4도에서, 도면 부호 1은, 이 경우에 웨이퍼(2)가 되는 반도체 장치를 장착하기 위한 스테이지를 의미한다. 또한, 광학 시스템(3)은 광원(4)으로부터 약 240nm 내지 500nm의 파장을 가지는 광을 수신하고 이 광으로 상기 웨이퍼(2)에 조사한다. 또한, 상기 광학 시스템(3)은 상기 웨이퍼(2)로부터 반사 광을 수신하여 이것을 데이터 처리 유니트(5)에 연결된 분광기(5)에 전달한다. 상기 데이터 처리 유니트(5)는 입력/출력 유니트(7)에 연결된 컴퓨터로 구성되어 있다.
제5a,5b,5c,5d 및 5e도에는 제4도의 상기 웨이퍼(2)(2-A, 2-B, 2-C, 2-D 및 2-E)에 성장된 HSG 다결정 실리콘의 상태를 보여주는 다이어그램이 도시되어 있다. 제5a도 내지 제5e도에는 상기 광원(4)과 상기 분광기(5)가 상기 광 반사를 쉽게 이해하기 위해 서로 반대편에 위치한다. 상기 웨이퍼(2-A, 2-B, 2-C, 2-D 및 2-E)는 동일한 비결정 실리콘 레이어를 갖는다(도시되어 있지 않음). 상기 웨이퍼(2-A, 2-B, 2-C, 2-D 및 2-E)는 약 580℃의 온도에서 그리고 약 1mTorr의 압력인 챔버에 놓인다. 그 다음, Si2H6의 가스가 상기 웨이퍼(2-A, 2-B, 2-C, 2-D 및 2-E)를 위해 각각 0, 5, 10, 15 및 18분동안 제공되고, N2의 가스는 10분동안 제공된다. 그 결과, 제5a, 5b 및 5c도에 도시된 것처럼, Si2H6의 공급 시간이 증가할 때, HSG 다결정 실리콘의 밀도가 증가하므로, 상기 HSG 다결정 실리콘의 표면 영역이 커진다. 이 경우에, 제6도에 도시된 것처럼, 상기 광 반사는 줄어들고 상기 HSG 다결정 실리콘을 이용하는 커패시터의 커패시턴스가 커진다. 다른 한편으로, 제5d도 및 제5e도에 도시된 것처럼, Si2H6의 공급시간이 증가할 때, HSG 다결정 실리콘의 크기가 커지므로, 상기 HSG 다결정 실리콘의 표면영역이 줄어든다. 이 경우에, 제6도에 도시된 것처럼, 상기 반사는 커지고 상기 HSG 다결정 실리콘을 이용하는 커패시터의 커패시턴스는 줄어든다.
제7a, 7b, 7c, 7d 및 7e도에는 제4도의 웨이퍼(2)(2-A', 2-B', 2-C', 2-D' 및 2-E') 상에 성장된 HSG 다결정 실리콘의 상태를 나타내는 다이어그램이 도시되어 있다. 상기 웨이퍼(2-A', 2-B', 2-C', 2-D' 및 2-E')는 동일한 비결정 실리콘 레이어를 갖는다(도시되어 있지 않음). 상기 웨이퍼(2-A', 2-B', 2-C', 2-D' 및 2-E')는 약 580℃의 온도에서 그리고 약 1mTorr의 압력인 챔버에 놓인다. 그 다음, Si2H6의 가스가 3분동안 제공되고, N2의 가스는 상기 웨이퍼(2-A, 2-B, 2-C, 2-D 및 2-E)를 위해 각각 0, 5, 10, 15 및 20분동안 제공된다. 그 결과, 제8a, 8b 및 8c도에 도시된 것처럼, N2의 공급 시간이 증가할 때, HSG 다결정 실리콘의 밀도가 증가하므로, 상기 HSG 다결정 실리콘의 표면 영역이 커진다. 이 경우에, 제8도에 도시된 것처럼, 상기 광 반사는 줄어들고 상기 HSG 다결정 실리콘을 이용하는 커패시터의 커패시턴스가 커진다. 다른 한편으로, 제7d도 및 제7e도에 도시된 것처럼, N2의 공급 시간이 증가할 때, HSG 다결정 실리콘의 크기가 커지지 않으므로, 상기 HSG 다결정 실리콘의 표면 영역이 줄어들지 않는다. 이 경우에, 제8도에 도시된 것처럼, 상기 광 반사는 변하지 않고 상기 HSG 다결정 실리콘을 이용하는 커패시터의 커패시턴스가 변하지 않는다.
따라서, 상기 광 반사는 상기 HSG 다결정 실리콘의 표면의 불평탄도와 관계를 가지며, 또한 상기 커패시턴스는 상기 HSG 다결정 실리콘의 표면의 불평탄도와 관계를 갖는다. 더 상세히 말하면, 제9도에 도시된 것처럼, 상기 광 반사는 상기 커패시턴스 즉, 상기 HSG 다결정 실리콘의 표면의 불평탄도와 선형관계를 갖는다. 제9도에 도시된 것과 같은 경우에, 상기 데이터 처리 유니트(6)는 상기 광 반사의 기준값 20%를 저장하고 얻어진 광 반사가 20% 이하인지 아닌지를 결정하며, 상기 웨이퍼는 다시 그 웨이퍼 상의 HSG 다결정 실리콘를 디포짓하기 위해 처리된다.
상기 제1실시예에서, 광 반사의 관찰이 약 240nm 내지 500nm의 파장을 가지는 광으로 상기 HSG 다결정 실리콘 표면을 직접 조사하여 실행되고, 이 관찰은 상기 광으로 상기 HSG 다결정 실리콘 표면에 형성된 실리콘 질소화물 레이어를 조사하여 실행될 수 있다. 즉, 제10도에 도시된 것처럼, HSG 다결정 실리콘의 형성 후에, 상기 HSG 다결정 실리콘상에 자연 산화물 레이어가 묽어진 플루오르 산에 의해 에칭된다. 그 다음, 상기 HSG 다결정 실리콘은 NH3가스에 노출되고 1분동안 램프(ramp)가열된다. 그 결과, 약 10nm 두께의 실리콘 질소화물 레이어(1001)가 상기 HSG 다결정 실리콘에 형성된다. 이 경우에, 상기 실리콘 질소화물 레이어(1001)가 매우 얇기 때문에, 상기 광 반사가 거의 변하지 않는다.
상기 실리콘 질소화물 레이어(1001)가 상기 커패시터 절연 레이어(110)의 일부로서 이용될 수 있어, 상기 실리콘 질소화물 레이어(1001)을 나중 스테이지에서 제거할 필요가 없다.
상기 실리콘 질소화물 레이어(1101)이 형성되지 않으면, 상기 웨이퍼는 제4도의 불평탄 검출 시스템에 즉시 놓이는데, 자연 산화물이 상기 HSG 다결정 실리콘에 형성되어 상기 광 반사를 줄이기 때문이다. 그러나, 상기 실리콘 질소화물 레이어(1001)이 형성되면, 상기 웨이퍼가 일주일과 같이 긴 시간동안 서 있을 수 있는데, 자연 산화물이 상기 HSG 다결정 실리콘에 형성되지 않기 때문이다.
제11도에는 본 발명에 따른 불평탄 검출 시스템의 제2실시예를 나타내는 다이어그램이 도시되어 있고, 리프(leaf) 형식 챔버(1101)는 웨이퍼(1105)를 장착하기 위한 스테이지(1104)와 히터(1106)를 제공받는다. 상기 챔버(1101)에서, 약 240nm 내지 500nm의 파장을 가지는 광이 상기 웨이퍼(1105)에 투사되고 상기 웨이퍼(1105)로부터 반사광이 검출기(1108)에 의해 검출된다. 상기 검출기(1108)는 입/출력 유니트(1110)에 연결된 데이터 처리 유니트(1109)에 연결되어 있다. 또한, 가스 인렛(1102)과 가스 아웃렛(1103)은 상기 데이터 처리 유니트(1109)에 의해 제어된다.
제11도의 시스템의 동작은 제12도를 참고로 다음에 설명되어 있다.
먼저, t0내지 t1에서, 비결정 실리콘을 가지는 상기 웨이퍼(1105)가 상기 스테이지(1104)에 놓인다. 그 다음, 상기 챔버(1101)는 배기 시스템(도시되지 않았음)에 의해 배기되고 그리고 상기 히터(1106)에 의해 약 580℃에서 가열된다.
그 다음, t1내지 t2에서(t2-t1=약 10분), Si2H6의 가스는, 약 1mTorr에서 상기 챔버(1101)로 상기 압력을 유지하는 동안 약 10분동안 상기 가스 인렛(1102)로부터 상기 챔버(1101)로 공급된다.
t2에서, 상기 Si2H6는 상기 챔버(1101)로부터 상기 가스아웃렛(1103)을 경유해 배기되어 N2의 가스를 이용하는 풀림 동작을 시작한다.
제2실시예에서, 상기 웨이퍼(1105)의 광 반사는 광원(1107), 상기 검출기(1108) 및 상기 데이터 처리 유니트(1109)에 의해 연속적으로 관찰되어, 스루풋(throughput)을 강화한다. 예를 들어, t3, t4및 t5에서, 상기 광 반사는 점차 줄어든다. 이 경우에, 상기 HSG 다결정 실리콘의 크기가 제13a, 13b 및 13c도에 도시된 것처럼 점점 증가한다. 또한 t5에서, 상기 반사가 변하지 않고, 그리고 상기 HSG 다결정 실리콘의 크기가 제13d도에 도시된 것처럼 변하지 않는다. 실제로, t3, t4, t5및 t6에서 그 상태들에 상응하는 상기 웨이퍼에 의해 형성된 커패시터의 커패시턴스가 제14도에 도시된 것처럼 변한다.
제15도에는 본 발명에 따른 상기 불평탄 검출 시스템의 제3실시예를 보여주는 다이어그램이 도시되어 있고, 배치(batch)-형식 챔버(1501)가 가스 인렛(1502)과 가스 아웃렛(1503)을 갖는다. 또한 상기 챔버(1501)는 웨이퍼(1505)를 장착하기 위한 스테이지(1504)와 히터(1506)을 제공받는다. 상기 챔버(1501)에서, 약 240nm 내지 500nm의 파장을 가지는 광이 상기 웨이퍼(1505)에 투사되고, 또한 상기 웨이퍼(1505)로부터 반사 광이 검출기(1508)에 의해 검출된다. 상기 검출기(1508)는 입/출력 유니트(1510)에 연결된 데이터 처리 유니트(1509)에 연결된다.
제15도의 시스템의 동작은 제11도의 시스템의 동작과 동일하다.
전술한 실시예에서, 약 240㎛ 내지 500㎛의 파장을 가지는 광, 488nm 파장 레이저 광과 같은 선 스펙트럼 광이 이용될 수 있다. 또한, 본 발명은 상기 HSG 다결정 실리콘 표면과 다른 표면의 불평탄도의 측정에도 적용될 수 있다.
앞서 설명한 것처럼, 본 발명에 따라, 반도체 장치의 표면의 불평탄도는 상기 장치의 특성에 영향을 주지 않고 쉽고 믿을만하게 검출될 수 있다.

Claims (16)

  1. 반도체 장치의 표면의 불평탄도를 검출하기 위해, 약 240nm 내지 500nm의 파장을 가지는 광으로 상기 표면을 조사하기 위한 수단들(4,1107,1507); 상기 표면으로부터 반사 광의 밀도를 측정하기 위한 수단들(5, 6, 1108, 1109, 1508, 1509)을 포함하여, 반사 광에 따라 상기 표면의 불평탄도를 정하는 시스템.
  2. 제1항에 있어서, 상기 반도체 장치의 표면이 반구-그레인 다결정 실리콘의 표면인 것을 특징으로 하는 시스템.
  3. 제1항에 있어서, 상기 반도체 장치의 표면은 비결정 실리콘에 형성된 반구-그레인 다결정 실리콘의 표면인 것을 특징으로 하는 시스템.
  4. 제1항에 있어서, 상기 반도체 장치의 표면은 반구-그레인 다결정 실리콘에 형성된 실리콘 질소화물의 표면인 것을 특징으로 하는 시스템.
  5. 제4항에 있어서, 상기 실리콘 질소화물이 약 10nm 두께인 것을 특징으로 하는 시스템.
  6. 제1항에 있어서, 상기 반도체 장치의 표면이, 비결정 실리콘에 형성된 반구-그레인 다결정 실리콘에 형성된 실리콘 질소화물의 표면인 것을 특징으로 하는 시스템.
  7. 제4항에 있어서, 상기 실리콘 질소화물이 약 10nm 두께인 것을 특징으로 하는 시스템.
  8. 제1항에 있어서, 반사광의 상기 밀도와 상기 반도체 장치의 불평탄도 사이의 관계를 저장하기 위한 수단(6, 1109, 1509)을 포함하는 것을 특징으로 하는 시스템.
  9. 반도체 장치를 제조하기 위해, 상기 반도체 장치를 장착하기 위한 챔버(1101,1501); 원 가스(source gas)를 상기 챔버 안으로 도입하고 상기 원 가스를 상기 챔버로부터 배기하는 가스 도입 및 배기 수단(1102,1103,1502,1503); 상기 반도체 장치를 가열하기 위한 가열 수단(1106,1506); 약 240nm 내지 500nm의 파장을 가지는 광으로 상기 반도체 장치를 조사하기 위한 광원(1107,1507); 상기 반도체 장치로부터 반사광의 밀도를 검출하기 위한 검출기(1108,1508)를 포함하여, 상기 반도체 장치의 표면의 불평탄도를 정하는 장치.
  10. 제9항에 있어서, 상기 가스 도입 밑 배기 수단은 반사광의 밀도에 따라 작동되는 것을 특징으로 하는 장치.
  11. 제9항에 있어서, 상기 반도체 장치의 표면은 반구-그레인 다결정 실리콘의 표면인 것을 특징으로 하는 장치.
  12. 제9항에 있어서, 상기 반도체 장치의 표면이 비결정 실리콘에 형성된 반구-그레인 다결정 실리콘의 표면인 것을 특징으로 하는 장치.
  13. 제9항에 있어서, 상기 반도체 장치의 표면이 반구-그레인 다결정 실리콘에 형성된 실리콘 질소화물의 표면인 것을 특징으로 하는 장치.
  14. 제13항에 있어서, 상기 실리콘 질소화물이 약 10nm 두께인 것을 특징으로 하는 장치.
  15. 제9항에 있어서, 상기 반도체 장치의 표면이, 비결정 실리콘에 형성된 반구-그레인 다결정 실리콘에 형성된 실리콘 질소화물의 표면인 것을 특징으로 하는 장치.
  16. 제15항에 있어서, 상기 실리콘 질소화물이 약 10nm 두께인 것을 특징으로 하는 장치.
KR1019960007472A 1995-03-16 1996-03-16 반도체 장치 표면의 불평탄도 검출 시스템 KR100195562B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP7083482A JP2638554B2 (ja) 1995-03-16 1995-03-16 表面モニター方法、表面積測定方法、半導体装置の製造装置及び方法
JP95-83482 1995-03-16

Publications (2)

Publication Number Publication Date
KR960035886A KR960035886A (ko) 1996-10-28
KR100195562B1 true KR100195562B1 (ko) 1999-06-15

Family

ID=13803698

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960007472A KR100195562B1 (ko) 1995-03-16 1996-03-16 반도체 장치 표면의 불평탄도 검출 시스템

Country Status (3)

Country Link
US (2) US5796484A (ko)
JP (1) JP2638554B2 (ko)
KR (1) KR100195562B1 (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6195163B1 (en) 1996-02-05 2001-02-27 Micron Technology, Inc. Reflectance method for evaluating the surface characteristics of opaque materials
US6528436B1 (en) * 1996-10-21 2003-03-04 Micron Technology. Inc. Method of forming silicon nitride layer directly on HSG polysilicon
JPH11233735A (ja) * 1998-02-16 1999-08-27 Nec Corp 下部電極構造、それを用いたキャパシタ及びその形成方法
JP3094982B2 (ja) 1998-02-19 2000-10-03 日本電気株式会社 半導体素子表面の評価装置及び評価方法
KR100265328B1 (ko) * 1998-04-22 2000-09-15 김영환 반구형 그레인을 갖는 폴리실리콘 박막의 표면적 변화율 측정방법과 그를 이용한 정전용량 측정 방법 및 장치
TW430917B (en) * 1998-07-03 2001-04-21 Mosel Vitelic Inc Method for measuring rough thin film parameter
US6275295B1 (en) 1999-04-30 2001-08-14 Midwest Research Institute Optical system for determining physical characteristics of a solar cell
JP4556302B2 (ja) * 2000-07-27 2010-10-06 ソニー株式会社 薄膜トランジスタ製造システム及び方法、ポリシリコン評価方法及びポリシリコン検査装置
EP1227347A1 (en) * 2001-01-29 2002-07-31 Rolic AG Optical device and method for manufacturing same
US6750172B2 (en) * 2001-03-14 2004-06-15 Micron Technology, Inc. Nanometer engineering of metal-support catalysts
US6665065B1 (en) * 2001-04-09 2003-12-16 Advanced Micro Devices, Inc. Defect detection in pellicized reticles via exposure at short wavelengths
KR20020092231A (ko) * 2001-06-01 2002-12-11 가부시끼가이샤 도시바 막질 검사 방법과 막질 검사 장치
JP2003042967A (ja) * 2001-07-27 2003-02-13 Hitachi Ltd パターン欠陥検査装置
US6825933B2 (en) * 2002-06-07 2004-11-30 N&K Technology, Inc. Computer-implemented reflectance system and method for non-destructive low dose ion implantation monitoring
JP4714423B2 (ja) 2004-01-06 2011-06-29 Ｏｋｉセミコンダクタ株式会社 半導体ウエハとその製造方法
TWI263267B (en) 2004-03-04 2006-10-01 Sharp Kk Method for fabricating a semiconductor device and apparatus for inspecting a semiconductor
JP4777003B2 (ja) * 2005-07-28 2011-09-21 三菱電機株式会社 半導体層の検査方法および装置
EP2278269B1 (en) * 2005-11-07 2016-07-27 Cardinal CG Company Method for identifying photocatalytic coatings
JP2007189095A (ja) * 2006-01-13 2007-07-26 Fuji Electric Systems Co Ltd シリコン多層配線基板の製造方法及びシリコン多層配線基板の評価方法
US9234843B2 (en) 2011-08-25 2016-01-12 Alliance For Sustainable Energy, Llc On-line, continuous monitoring in solar cell and fuel cell manufacturing using spectral reflectance imaging
US10480935B2 (en) 2016-12-02 2019-11-19 Alliance For Sustainable Energy, Llc Thickness mapping using multispectral imaging

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4547073A (en) * 1981-02-17 1985-10-15 Matsushita Electric Industrial Co., Ltd. Surface examining apparatus and method
US4511800A (en) * 1983-03-28 1985-04-16 Rca Corporation Optical reflectance method for determining the surface roughness of materials in semiconductor processing
JPH02244106A (ja) * 1989-03-17 1990-09-28 Hitachi Ltd 薄膜光学定数の測定方法及びそれを用いて作製した光集積回路もしくは半導体素子
GB2242976A (en) * 1990-04-12 1991-10-16 Rank Taylor Hobson Ltd Measuring surface characteristics
US5134303A (en) * 1990-08-14 1992-07-28 Flexus, Inc. Laser apparatus and method for measuring stress in a thin film using multiple wavelengths
US5563709A (en) * 1994-09-13 1996-10-08 Integrated Process Equipment Corp. Apparatus for measuring, thinning and flattening silicon structures

Also Published As

Publication number Publication date
KR960035886A (ko) 1996-10-28
US5796484A (en) 1998-08-18
JPH08254415A (ja) 1996-10-01
JP2638554B2 (ja) 1997-08-06
US5850288A (en) 1998-12-15

Similar Documents

Publication Publication Date Title
KR100195562B1 (ko) 반도체 장치 표면의 불평탄도 검출 시스템
US6695947B2 (en) Device for manufacturing semiconductor device and method of manufacturing the same
US7893703B2 (en) Systems and methods for controlling deposition of a charge on a wafer for measurement of one or more electrical properties of the wafer
JP3320685B2 (ja) 微細パターン形成方法
US4807994A (en) Method of mapping ion implant dose uniformity
US5350236A (en) Method for repeatable temperature measurement using surface reflectivity
JP5223998B2 (ja) 評価用基板
JP3773355B2 (ja) 半導体装置の製造装置
Henck et al. In situ spectral ellipsometry for real‐time thickness measurement: Etching multilayer stacks
US6194234B1 (en) Method to evaluate hemisperical grain (HSG) polysilicon surface
US5364187A (en) System for repeatable temperature measurement using surface reflectivity
US6010914A (en) Method for manufacturing a semiconductor device
Sakai et al. Noncontact, electrode-free capacitance/voltage measurement based on general theory of metal-oxide-semiconductor (MOS) structure
KR20040072780A (ko) 박막의 두께 측정 방법
KR100310620B1 (ko) 표면불균일성 평가 장치 및 그 방법
JP4166400B2 (ja) 放射温度測定方法
KR100430792B1 (ko) 유전체막의 평가 방법, 열처리 장치의 온도 교정 방법 및반도체 메모리 장치의 제조 방법
US6620631B1 (en) Plasma etch method for forming patterned layer with enhanced critical dimension (CD) control
KR100271771B1 (ko) 반도체소자 제조용 박막의 불순물 도핑농도의 분석장치 및 이를이용한 분석방법
JP2001110864A (ja) 多結晶性半導体膜の検査方法および多結晶性半導体膜の検査装置
US6611331B2 (en) Method of measuring surface form of semiconductor thin film
JPH08288484A (ja) 固体撮像素子の製造方法
JP3248262B2 (ja) 半導体装置の製造方法
US6605482B2 (en) Process for monitoring the thickness of layers in a microelectronic device
JP2000077494A (ja) 半導体集積回路装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030206

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee