KR100192571B1 - 바이 씨 모오스 센스 앰프의 레벨 컨버터 회로 - Google Patents
바이 씨 모오스 센스 앰프의 레벨 컨버터 회로 Download PDFInfo
- Publication number
- KR100192571B1 KR100192571B1 KR1019950030102A KR19950030102A KR100192571B1 KR 100192571 B1 KR100192571 B1 KR 100192571B1 KR 1019950030102 A KR1019950030102 A KR 1019950030102A KR 19950030102 A KR19950030102 A KR 19950030102A KR 100192571 B1 KR100192571 B1 KR 100192571B1
- Authority
- KR
- South Korea
- Prior art keywords
- sense amplifier
- signal
- mos transistor
- source
- type mos
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
- G11C7/08—Control thereof
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
Landscapes
- Dram (AREA)
- Amplifiers (AREA)
- Static Random-Access Memory (AREA)
Abstract
1. 청구 범위에 기재된 발명이 속한 기술분야
바이 씨 모오스 센스 앰프의 안정된 데이타의 출력을 보장하기 위한 반도체 메모리 장치의 레벨 컨버터 회로에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제
안정된 데이타의 출력을 보장하기 위한 반도체 메모리 장치의 센스 앰프 레벨 컨버터를 제공함에 있다.
3. 발명의 해결방법의 요지
바이 씨 모오스 센스 앰프의 안정된 데이타의 출력을 보장하여 노이즈를 감소시키고 고속으로 상기 센스 앰프를 동작시키기 위한 반도체 메모리 장치의 센스 엠프 레베 컨버터 회로에 있어서, 소오스에는 전원전압이 수신되고 게이트에는 상기 센스 앰프 출력 신호인 제 1상태의 신호가 수신되는 제 1피형 모오스 트랜지스터와, 드레인에는 상기 제 1피형 모오스 트랜지스터의 드레인과 연결되고 게이트에는 기준전압이 수신되어 상기 제 1상태의 신호에 직류전류를 제어하기 위한 제 2엔형 모오스 트랜지스터와, 드레인에는 상기 제 2엔형 모오스 트랜지스터의 소오스와 연결되고 게이트에는 상기 제 1상태의 신호가 수신되고 소오스는 접지전압과 연결되는 제 3엔형 모오스 트랜지스터와, 소오스에는 전원전압이 수신되고 게이트에는 상기 센스 앰프 출력 신호인 제 2상태의 신호가 수신되는 제 4피형 모오스 트랜지스터와, 드레인에는 상기 제 4피형 모오스 트랜지스터의 드레인과 연결되고 게이트에는 기준전압이 수신되어 상기 제 2상태의 신호에 직류전류를 제어하기 위한 제 5엔형 모오스 트랜지스터와, 드레인에는 상기 제 5엔형 모오스 트랜지스터의 소오스와 연결되고 게이트에는 상기 제 2상태의 신호가 수신되고 소오스는 접지전압과 연결되는 제 6엔형 모오스 트랜지스터로 이루어지는 것을 요지로 한다.
4. 발명의 중요한 용도
반도체 메모리 장치의 센스 앰프 레벨 컨버터 회로에 적합하게 이용된다.
Description
제1도는 종래의 기술에 의한 바이 씨 모오스 센스앰프의 회로를 보인 도면.
제2도는 본 발명의 실시예 따른 바이 씨 모오스 센스 앰프의 안정된 데이터의 출력을 보장하기 위한 레벨 컨버터의 회로를 보인 도면.
제3도는 본 발명의 일실시예에 따른 효과를 설명한 드래프를 보인 도면.
본 발명은 반도체 메모리 장치에 있어서, 바이 씨 모오스 센스 앰프에 관한 것으로, 특히 바이 씨 모오스 센스 앰프의 안정된 데이터의 출력을 보장하기 위한 반도체 메모리 장치의 레벨 컨버터 회로에 관한 것이다.
일반적으로, 반도체 메모리 장치에 있어서의 고속의 동작을 수행하기 위해서는 많은 전류가 필요하며, 또한 불필요한 노이즈의 발생은 메모리 소자를 고속화시키는데 장애요인으로서 작용하고 있다. 한편, 대용량의 출력부하를 고속으로 동작시킬 목적으로 출력 드라이버의 사이즈를 증가시킨다. 하지만 저전압일 경우에는 고속으로 상기 출력부하를 구동시킬 수 있으나 고전압에서는 사이즈의 증가에 따른 픽 전류 증가로 인한 노이즈가 발생되어 소자를 불안정하게 만든다.
또한, 바이 씨 모오스 스태틱 램 SRAM에 있어서, 노이즈의 또 다른 발생원인은 센스 앰프의 출력 레벨과 그것을 입력으로 하는 데이터 출력 버퍼의 레벨 컨버터의 피형 모오스 트랜지스터 문턱전압과의 레벨차이로 인한 노이즈가 유발된다.
제1도는 종래의 기술에 의해 공지된 바이 씨 모오스 센스앰프(50)의 회로를 보인 도면이다. 회로의 구조는 제2도에서 후술되며, 이미 공지된 기술이기 때문에 상세한 설명은 생략한다. 제1도를 참조하면, 센스앰프는 그 출력 SASB, SAS 은 하이 VCC-VBE(Max)상태와 로우상태로 출력하도록 되어 있으며, 이 출력은 CMOS 레벨로 전환시키도록 전류미러로 구성되어 있는 레벨 컨버터의 입력신호로 수신된다. 이때, 센스 앰프의 상기 하이상태의 출력 레벨이 상기 VCC-VBE(Max)가 되어 상기 레벨 컨버터의 입력부분인 피형 모오스 트랜지스터 문적전압 Vth과 관계되어 VBE Vth일경우에는 상기 피형 모오스 트랜지스터는 턴-온되어 항상 전유가 흐르게 되고 이에 따른 센스 앰프의 출력 레벨을 전환하기 위한 레벨 컨버터의 스위칭 속도가 늦어지게 된다. 그러나, 이러한 느려진 속도를 보상하기 위하여 트랜지스터의 사이즈를 증가시키면 불필요한 피크 전류가 발생하게 되어 노이즈가 더욱 증가하게 된다.
따라서, 본 발명의 목적은 상기한 바와 같은 문제점을 해소하기 위한 반도체 메모리 장치의 센스 앰프 레벨 컨버터를 제공함에 있다.
본 발명의 다른 목적은 안정된 데이터의 출력을 보장하기 위한 반도체 메모리 장치의 센스 앰프 레벨 컨버터를 제공함에 있다.
상기한 바와 같은 본 발명의 목적을 달성하기 위한 기술적 사상에 따르면, 바이 씨 모오스 센스 앰프의 안정된 데이터의 출력을 보장하기 위한 반도체 메모리장치의 센스 앰프 레벨 컨버터 회로에 있어서, 상기 센스 앰프의 서로 다른 출력전압 레벨의 신호를 각기 다른 제1,2 로직의 입력으로 수신하여 상기 제 1로직의 출력은 상기 제 2로직의 입력으로, 상기 제 2로직의 출력은 상기 제 1로직의 입력으로 수신하여, 상기 센스 앰프의 출력 전압 레벨의 신호 중 하이레벨 상태의 강하된 전압의 레벨을 보상하는 것을 특징으로 한다.
이하 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다.
제2도는 본 발명의 실시예 따른 바이 씨 모오스 센스 앰프의 안정회된 데이터의 출력을 보장하기 위한 센스 앰프 및 레벨 컨버터 회로를 보인 도면이다.
제2도를 참조하면, 센스 앰프는 입력신호 SAF 및 SAFB를 각기의 베이스로 수신하고 전원전압을 각기의 컬렉터로 수신하는 각각의 전달 트랜지스터 Q1, Q2와, 상기 Q1, Q2의 에미터를 베이스로 각기 연결하고 컬렉터는 전원 전압을 풀업하기 위한 저항 R1, R2의 일단과 각기 연결하는 트랜지스터 Q3, Q4와 상기 Q3, Q4의 컬렉터를 베이스로 연결하는 전달트랜지스터 Q5, Q6와, 상기 트랜지스터 Q1,Q2,Q3,Q4,Q5,Q6의 에미터와 각기 연결되고 게이트로는 기준전압이 수신되는 앤 채널 모오스 트랜지스터 MN1, MN3, MN5, MN7, MN9와, 상기 엔 채널 모오스 트랜지스터 MN1, MN3, MN5, MN7, MN9의 소오스를 드레인으로 각기 연결하고 소오스로는 접지전압과 각기 연결되는 엔 채널 모오스 트랜지스터 MN2, MN4, MN6, ,N8, MN10으로 구성된다.
참조부호 100은 본 발명의 핵심부분으로서 상기 센스 앰프의 하이상태의 출력 전압 레벨인 VCC-VBE(Max.)를 래치회로를 이용하여 바이폴라트랜지스터로 인한 VBE 전압강하를 보상하고, 안정된 전압레벨을 출력시켜 노이즈를 감소시키고 고속으로 동작시키기 위한 레벨 컨버터의 상세 회로이다.
그 구성 및 동작 원리를 살펴보면, 종래 기술의 센스 앰프의 출력 SAS 및 SASB에 컨버터 회로를 첨가하여 출력 레벨의 VBE 전압강하를 보상하였다. 즉, 센스앰프 출력 SAS는 각각 피형모오스 트랜지스터 MP11과 엔 형 모오스 트랜지스터 MN12의 게이트 입력으로 연결되어 있다.
상기 피형 모오스 트랜지스터 MP11의 소오스 VCC에 연결되고 드레인은 센스 앰프의 출력 SASB가 수신되고, 또한 기준전압 REF에 의해 제어되는 엔형 모오스트랜지스터 MN11의 드레인과 연결된다.
상기 엔형 모오스 트랜지스터 MN11의 소오스는 피형 모오스 트랜지스터 MP11과 동일한 입력신호 SAS에 제어되는 엔형 모오스 트랜지스터 MN12의 드레인과 연결되고 상기 엔 모오스 트랜지스터 MN12의 소오스는 접진전압 VSS에 연결된다. 한편, 출력 SASB는 피형 모오스 트랜지스터 MP12의 입력으로 게이트에 연결되고 피형 모오스 트랜지스터 MP12의 소오스는 VCC에 연결된다.
엔형 모오스 트랜지스터 MN14의 소오스는 접지전압 VSS에 연결되며 피형 모오스 트랜지스터 MP12와 엔 형 모오스 트랜지스터 MN14의 드레인은 기준전압 REF에 제어되도록 게이트에 연결된 엔형 모오스 트랜지스터 MN13의 드레인 및 소오스에 각각 연결되어 한 신호의 출력을 입력으로 하고 또 다른 신호의 출력을 입력으로 하는 래치 회로로서 기준전압에 의해 전류가 제어 되도록 하는 것을 특징으로 한다.
따라서, 2개의 신호 SAS 또는 SASB의 하이레벨로 인해 상기 피형 모오스 트랜지스터 MP11 또는 MP12가 턴-오프되고, 엔형 모오스 트랜지스터 MN12 또는 MN14는 턴-온되어 SASB 또는 SAS의 로우레벨을 유지시키며 역으로 SASB 또는 SAS의 로우레벨로 인하여 상기 엔형 모오스 트랜지스터 MN14 또는 MN12가 턴-오프되고 엔형 모오스 트랜지스터 MN11 또는 MN12는 턴-온되어 VBE 전압강하가 보상될수 있도록 하는 역할을 하게 된다.
또한 REF에 의해 제어되는 엔형 모오스트랜지스터 MN11과 MN13은 불안정한 센스 앰프의 출력에 대한 전류 증가를 방지할 수 있는 효과가 있다.
제3도는 본 발명의 일실시예에 따른 효과를 설명한 그래프를 보인 도면이다.
제3도를 참고하면, 종래보다 VBE만큼의 레벨 강하된 것을 보상함을 알 수 있게된다.
상기한 바와 같은 본 발명을 따르면, 바이폴라트랜지스터로 인한 센스 앰프의 하이상태의 출력 전압 레벨인 VCC-VBE(Max.)의 강하된 전압 VBE 만큼을 보상하고, 안정된 전압레벨을 출력시켜 노이즈를 감소시키고 고속으로 동작시킬 수 있는 효과가 있다.
Claims (1)
- 바이 씨 모오스 센스 앰프의 안정된 데이터의 출력을 보장하여 노이즈를 감소시키고 고속으로 상기 센스 앰프를 동작시키기 위한 반도체 메모리 장치의 센스 앰프 레벨 컨버터 회로(100)에 있어서; 소오스에는 전원전압이 수신되고 게이트에는 상기 센스 앰프 출력 신호인 제1상태인 신호가 수신되는 제1 피형 모오스 트랜지스터와; 드레인에는 상기 제1 피형 모오스 트랜지스터의 드레인과 연결되고 게이트에는 기준전압이 수신되어 상기 제 1상태인 신호에 대한 직류전류를 제어하기 위한 제 2엔형 모오스 트랜지스터와; 드레인에는 상기 제2 엔형 모오스 트랜지스터의 소오스와 연결되고 게이트에는 상기 제 1상태의 신호가 수신되고 소오스는 접지전압과 연결되는 제 3엔형 모오스 트랜지스터와; 소오스에는 전원전압이 수신되고 게이트에는 상기 센스 앰프 출력 신호인 제2상태의 신호가 수신되는 제 4피형 모오스 트랜지스터와; 드레인에는 상기 제 4피형 모오스 트랜지스터의 드레인과 연결되고 게이트에는 기준전압이 수신되어 상기 제 2상태의 신호에 대한 직류전류를 제어하기 위한 제 5엔형 모오스 트랜지스터와; 드레인에는 상기 제 5엔형 모오스 트랜지스터의 소오스와 연결되고 게이트에는 상기 제 2상태의 신호가 수신되고 소오스는 접지전압과 연결되는 제 6엔형 모오스 트랜지스터로 이루어지는 것을 특징으로 하는 반도체 메모리 장치의 센스 앰프 레벨 컨버터 회로.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950030102A KR100192571B1 (ko) | 1995-09-14 | 1995-09-14 | 바이 씨 모오스 센스 앰프의 레벨 컨버터 회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950030102A KR100192571B1 (ko) | 1995-09-14 | 1995-09-14 | 바이 씨 모오스 센스 앰프의 레벨 컨버터 회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970017663A KR970017663A (ko) | 1997-04-30 |
| KR100192571B1 true KR100192571B1 (ko) | 1999-06-15 |
Family
ID=19426860
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950030102A KR100192571B1 (ko) | 1995-09-14 | 1995-09-14 | 바이 씨 모오스 센스 앰프의 레벨 컨버터 회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100192571B1 (ko) |
-
1995
- 1995-09-14 KR KR1019950030102A patent/KR100192571B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970017663A (ko) | 1997-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940006965B1 (ko) | 출력회로 | |
| KR100194741B1 (ko) | 반도체집적회로 | |
| KR100310493B1 (ko) | 링 발진기 및 지연 회로 | |
| KR0146387B1 (ko) | 플립플롭형 증폭 회로 | |
| US5148061A (en) | ECL to CMOS translation and latch logic circuit | |
| JPH07118642B2 (ja) | レベル変換回路 | |
| US5534800A (en) | Sense amplifier, SRAM, and microprocessor | |
| KR100190763B1 (ko) | 차동 증폭기 | |
| US6404229B1 (en) | Complementary level shifting logic circuit with improved switching time | |
| JP2000207887A (ja) | ラッチ型センス増幅器 | |
| US5345121A (en) | Differential amplification circuit | |
| KR20000061625A (ko) | 반도체 메모리 장치의 상보형 차동 입력 버퍼 | |
| EP0529545B1 (en) | Level shifting CMOS integrated circuits | |
| KR100299522B1 (ko) | 고속 센스 증폭기 | |
| KR100290186B1 (ko) | 반도체 집적 회로 | |
| KR960025713A (ko) | 링 발진기 | |
| KR100192571B1 (ko) | 바이 씨 모오스 센스 앰프의 레벨 컨버터 회로 | |
| JPH0562479A (ja) | 入力バツフア再生ラツチ | |
| EP1360765B1 (en) | Buffers with reduced voltage input/output signals | |
| US5229666A (en) | Single-ended complementary MOSFET sense amplifier | |
| JP3085769B2 (ja) | 差動増幅回路 | |
| US5218244A (en) | Logic level converter circuit | |
| JP2864949B2 (ja) | レベル変換回路 | |
| JPH09270696A (ja) | 小振幅伝送回路及び半導体集積回路 | |
| KR930014768A (ko) | 상보형 금속 산화물 반도체 (cmos)-에미터 결합 논리(ecl)레벨 트랜슬레이터 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20061221 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |