KR100191430B1 - 주파수 이동이 가능한 자동 정합 회로 장치 및 구현 방법 - Google Patents

주파수 이동이 가능한 자동 정합 회로 장치 및 구현 방법 Download PDF

Info

Publication number
KR100191430B1
KR100191430B1 KR1019960050782A KR19960050782A KR100191430B1 KR 100191430 B1 KR100191430 B1 KR 100191430B1 KR 1019960050782 A KR1019960050782 A KR 1019960050782A KR 19960050782 A KR19960050782 A KR 19960050782A KR 100191430 B1 KR100191430 B1 KR 100191430B1
Authority
KR
South Korea
Prior art keywords
matching circuit
frequency
signal
capacitor bank
inductor
Prior art date
Application number
KR1019960050782A
Other languages
English (en)
Other versions
KR19980031233A (ko
Inventor
이상진
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019960050782A priority Critical patent/KR100191430B1/ko
Priority to JP9299024A priority patent/JPH10150339A/ja
Publication of KR19980031233A publication Critical patent/KR19980031233A/ko
Application granted granted Critical
Publication of KR100191430B1 publication Critical patent/KR100191430B1/ko

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/38Impedance-matching networks

Landscapes

  • Transmitters (AREA)
  • Networks Using Active Elements (AREA)
  • Measurement Of Resistance Or Impedance (AREA)
  • Filters And Equalizers (AREA)

Abstract

본 발명은 정합 회로 장치 및 구현 방법에 관한 것으로, 사용하는 주파수를 변경할 때에 변경하는 주파수에 맞는 정합 회로를 또다시 설계하지 않고, 주파수 변화를 감지하여 변화된 주파수에서 원하는 중심 주파수를 선정하고 그에 따른 정합 회로를 구현하는 주파수 이동이 가능한 자동 정합 회로 장치 및 구현 방법을 제시하여 하나의 주파수 이동이 가능한 자동 정합 회로 장치에서 여러 가지 주파수의 신호를 정합할 수 있도록 하였다.

Description

주파수 이동이 가능한 자동 정합 회로 장치 및 구현 방법
제1도는 본 발명의 구성을 보여주는 블럭도.
제2도는 제1도에서 인덕터와 캐패시터 뱅크의 상세 구성을 보여주는 블럭도.
제3도는 본 발명에서 마이크로 프로세서에서의 동작 과정을 보여주는 순서도이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 90° 방향성 결합기 2 : 동위상 전력 분배기
2 : VSWR 검출부 4 : 부하측 저항 검출부
5 : 마이크로 프로세서 6 : 릴레이와 핀 다이오드 바이어스 구동 회로
8 : 인덕터와 캐패시터 뱅크
본 발명은 정합 회로 장치 및 구현 방법에 관한 것으로, 특히 사용하는 신호의 주파수에 변동이 있을 때에 자동으로 변동된 주파수에 맞는 정합 회로를 구현하는 주파수 이동이 가능한 자동 정합 회로 장치 및 구현 방법에 관한 것이다.
종래 사용되던 정합 회로는 하나의 주파수에 대해서만 동작하였으며, 사용하는 주파수를 변경할 때에는 변경하는 주파수에 맞는 정합 회로를 또다시 설계하여야 했다. 그러나 정합 회로 설계시의 튜닝 과정이 복잡하여 새로운 정합 회로를 설계한다는 것은 쉬운 일이 아니다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 주파수 변화를 감지하여 변화된 주파수에서 원하는 중심 주파수를 선정하고 그에 따른 정합 회로를 구현하는 주파수 이동이 가능한 자동 정합 회로 장치 및 구현 방법을 제시함을 특징으로 한다.
즉, 입력 주파수를 마이크로 프로세서에 입력하여 그 주파수에 대한 정재파비(Voltage Stage Wave Ratio : 이하 VSWR이라 칭한다.)와 위상(Phase)을 측정한 후, 이 값을 마이크로 프로세서에서 읽어들여 가능한 정합 회로의 회로 정수값을 계산한 후, 계산한 값에 따라 인덕터와 캐패시터 뱅크를 스위치로 동작시켜 해당 주파수에 대한 신호 정합 기능을 수행하는 주파수 이동이 가능한 자동 정합 회로 장치를 구성하였다.
이하 도면을 참조하여 상세히 설명하면 아래와 같다.
제1도는 본 발명의 구성을 보여주는 블럭도로, 입력되는 신호를 90°방향으로 분리하는 90°방향성 결합기(1)와, 90°방향성 결합기(1)를 통과한 신호를 2개의 신호로 분리하는 동위상 전력 분배기(2)와, 동위상 전력 분배기(2)에서 분리된 신호를 입력받아 VSWR을 검출하는 VSWR 검출부(3)와, 동위상 전력 분배기(2)에서 분리된 신호를 입력받아 부하측의 저항을 검출하는 부하측 저항 검출부(4)와, 시스템의 동작을 제어하는 마이크로 프로세서(5)와, 입력되는 신호들을 최종적으로 정합하는 인덕터와 캐패시터 뱅크(8) 및, 인덕터 및 캐패시터 뱅크(8)의 회로 소자값을 만족하는 신호를 만들기 위해 입력 신호에 의해 릴레이를 온/오프하는 릴레이와 핀 다이오드 바이어스 구동회로(6)로 구성된다.
상기에서 인덕터와 캐패시터 뱅크(8)는 인덕터 뱅크(8)와 캐패시터 뱅크(8)가 제2도에 도시된 바와 같은 형태로 구성되어 있다.
상기 구성의 동작은 입력되는 신호가 90°방향성 결합기(1)를 통과해 동위상 전력 분배기(2)에 입력되면, 동위상 전력 분배기(2)에서 입력되는 신호를 분배하여 VSWR 검출부(3)와 부하측 저항 검출부(4)에 입력하고, VSWR 검출부(3)에서는 입력되는 신호에서 VSWR을 검출하며, 부하측 저항 검출부(4)에서는 부하측 저항을 입력 저항치와 비교하여 그 차분을 마이크로 프로세서(5)로 입력하고, 마이크로 프로세서(5)에서 입력된 데이터를 바탕으로 출력측에 필요한 반사 계수와 부하 저항 값을 계산하여 릴레이와 핀 다이오드 바이어스 구동회로(6)를 구동시키면, 릴레이와 핀 다이오드 바이어스 구동회로(6)에서는 마이크로 프로세서(5)에서 입력된 값에 의해 릴레이 소자와 다이오드가 온/오프되어 인덕터와 캐패시터 뱅크(8)의 회오 소자 값을 만족하는 신호를 발생하여 인덕터와 캐패시터 뱅크(8)에 입력하고, 인덕터와 캐패시터 뱅크(8)에서는 입력된 신호를 최종적으로 정합하여 출력한다. 상기에서 사용되는 주파수가 변화하더라도 상기와 같은 동작 과정을 통해 해당 주파수에 대한 신호 정합 회로가 구현되어 변화된 주파수 신호를 정합할 수 있게 된다.
상기에서 입력되는 신호는 아날로그 신호이며, VSWR 검출부(3)와 부하측 저항 검출부(4)에서 디지털 신호로 변환되어 출력된다.
상기 마이크로 프로세서(5)에서 반사 계수와 부하 저항 값을 계산하는 과정은 제3도의 순서도에 나타나 있으며, 먼저 입력되는 신호의 주파수를 읽어오는 제1단계(S1)와; 상기 제1단계(S1) 후 VSWR 검출부(3)와 부하측 저항 검출부(4)의 출력 값을 읽어오는 제2단계(S2)와; 읽어온 데이터를 이용하여 반사 계수와 부하 저항 값을 계산할 프로그램 방식을 결정하는 제3단계(S3)와; 상기 제3단계(S3)에서 결정된 방식에 의해 반사 계수와 부하 저항 값을 계산하는 제4단계(S4)와; 상기 제4단계(S4)에서 계산된 반사 계수와 부하 저항 값을 릴레이와 핀 다이오드 바이어스 구동회로(6)로 출력하고, 다시 VSWR 검출부(3)와 부하측 저항 검출부(4)의 출력 값을 읽어오는 제5단계(S5)와; 상기 제5단계(S5) 후 에러 발생 여부를 체크하여 에러가 발생하였으면 상기 제2단계(S2)의 과정을 반복 수행하고, 에러가 발생하지 않았으면 동작 과정을 종료하는 제6단계(S6)로 이루어져 순차 동작한다.
상기 제3단계(S)에서 결정되는 프로그램 방식은 체비세프 방식과 버터워스 방식이 있으며, 상기 두 방식은 기존의 정합 회로를 구현하기 위한 알고리즘으로 마이크로 프로세서(5)에 저장되어 필요할 때마다 호출하여 사용한다.
본 발명은 상기와 같은 방식으로 반사 계수와 부하 저항 값을 계산하여 그 값에 의해 제2도의 인덕터와 캐패시터 뱅크(8)의 온/오프를 조절하여 변화된 주파수에 맞는 정합 회로를 구현할 수 있게 되는 것이다.
본 발명은 상기와 같은 장치 및 구현 방법으로 주파수 변화를 감지하여 변화된 주파수에서 원하는 중심 주파수를 선정하고 그에 따른 정합 회로를 구현할 수 있게 하였다.

Claims (2)

  1. 입력되는 신호를 90°방향으로 분리하는 90°방향성 결합기(1)와, 90°방향성 결합기(1)를 통과한 신호를 2개의 신호로 분리하는 동위상 전력 분배기(2)와, 동위상전력 분배기(2)에서 분리된 신호를 입력받아 VSWR을 검출하는 VSWR 검출부(3)와, 동위상 전력 분배기(2)에서 분리된 신호를 입력받아 부하측의 저항을 검출하는 부하측 저항 검출부(4)와, 시스템의 동작을 제어하는 마이크로 프로세서(5)와, 입력되는 신호들을 최종적으로 정합하는 인덕터와 캐패시터 뱅크(8) 및, 인덕터 및 캐패시터 뱅크(8)의 회로 소자값을 만족하는 신호를 만들기 위해 입력 신호에 의해 릴레이를 온/오프하는 릴레이외 핀 다이오드 바이어스 구동회로(6)로 구성됨을 특징으로 하는 주파수 이동이 가능한 자동 정합 회로 장치.
  2. 마이크로 프로세서(5)에서 입력되는 신호의 주파수에 대한 반사 계수와 부하 저항 값을 계산하고, 그 값에 의해 인덕터와 캐패시터 뱅크(8)의 스위치 온/오프를 제어함으로써 변화된 주파수에 맞는 정합 회로를 구현함을 특징으로 하는 주파수 이동이 가능한 자동 정합 회로 구현 방법.
KR1019960050782A 1996-10-31 1996-10-31 주파수 이동이 가능한 자동 정합 회로 장치 및 구현 방법 KR100191430B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019960050782A KR100191430B1 (ko) 1996-10-31 1996-10-31 주파수 이동이 가능한 자동 정합 회로 장치 및 구현 방법
JP9299024A JPH10150339A (ja) 1996-10-31 1997-10-30 インピーダンス整合装置及びその制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960050782A KR100191430B1 (ko) 1996-10-31 1996-10-31 주파수 이동이 가능한 자동 정합 회로 장치 및 구현 방법

Publications (2)

Publication Number Publication Date
KR19980031233A KR19980031233A (ko) 1998-07-25
KR100191430B1 true KR100191430B1 (ko) 1999-06-15

Family

ID=19480148

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960050782A KR100191430B1 (ko) 1996-10-31 1996-10-31 주파수 이동이 가능한 자동 정합 회로 장치 및 구현 방법

Country Status (2)

Country Link
JP (1) JPH10150339A (ko)
KR (1) KR100191430B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100554263B1 (ko) * 2002-12-12 2006-02-22 홍윤기 역률 개선형 전력절감 시스템

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100391148B1 (ko) * 2000-11-02 2003-07-16 삼성전자주식회사 프로그래머블 임피던스 제어회로 및 방법
KR100565284B1 (ko) 2003-07-30 2006-03-30 엘지전자 주식회사 이동통신단말기의 송신장치
US7379714B2 (en) * 2004-04-02 2008-05-27 Interdigital Technology Corporation Method and apparatus for dynamically adjusting a transmitter's impedance
KR100593901B1 (ko) * 2004-04-22 2006-06-28 삼성전기주식회사 방향성 커플러 및 이를 이용한 듀얼밴드 송신기
JP4704905B2 (ja) * 2005-12-21 2011-06-22 新電元工業株式会社 インピーダンス整合装置
JP4782562B2 (ja) * 2005-12-28 2011-09-28 東京計器株式会社 方向性結合器、空中線整合器及び送信機
JP4846655B2 (ja) * 2007-05-16 2011-12-28 日本放送協会 位相調整型電力分配装置およびそれを用いた自動整合装置
RU2544867C2 (ru) * 2009-09-17 2015-03-20 Конинклейке Филипс Электроникс Н.В. Многоэлементная передающая радиочастотная цепь с локальным устройством автоматической настройки и согласования
JP5595134B2 (ja) * 2010-06-11 2014-09-24 富士フイルム株式会社 ドライエッチング装置及びドライエッチング方法
CN104577328B (zh) * 2015-01-22 2017-07-18 山东大学 一种rfid天线及其自动匹配方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100554263B1 (ko) * 2002-12-12 2006-02-22 홍윤기 역률 개선형 전력절감 시스템

Also Published As

Publication number Publication date
KR19980031233A (ko) 1998-07-25
JPH10150339A (ja) 1998-06-02

Similar Documents

Publication Publication Date Title
KR100191430B1 (ko) 주파수 이동이 가능한 자동 정합 회로 장치 및 구현 방법
JP4100869B2 (ja) プロセス制御センサ用多レンジ遷移方法および装置
US6191580B1 (en) Configurable inductive proximity detector to detect ferrous or non-ferrous metal objects
US5272452A (en) PLL frequency synthesizer with variable bandwidth loop filter
US5170496A (en) Circuit arrangement for matching the resonant frequency of an antenna resonant circuit to the output frequency of a transmitter output stage
JP3007435B2 (ja) Rf発生装置のマッチング制御回路
JPH05284046A (ja) Rf発生装置のインピーダンスマッチング制御回路
JPH0897733A (ja) インピーダンス整合装置
JPH0690186A (ja) アンテナインピーダンス整合の自動制御装置
US4311972A (en) High speed antenna coupler
JPH04368022A (ja) 空中線整合回路およびこれを用いた空中線整合方法
JP6587780B2 (ja) インピーダンスチューナ及び信号増幅装置
US6218875B1 (en) High speed lock-up phase locked loop circuit
US4639689A (en) Inductive loop detector
JPH10112625A (ja) 送信機の整合同調回路の追尾回路及び整合同調回路の追尾方法
JPH08181626A (ja) 空中線整合回路のディジタル整合方式
EP1692740B1 (en) A delay-locked loop with precision controlled delay
JPH0413855Y2 (ko)
US5113171A (en) High-frequency current-viewing resistor
JP3143902B2 (ja) Pinダイオード移相器
SU1107292A1 (ru) Устройство автоматической настройки контура на фиксированные частоты
KR100269293B1 (ko) Ota필터의중심주파수제어장치
JPS63248225A (ja) 自動同調装置
JPS6130215Y2 (ko)
SU440796A1 (ru) Индикатор согласования передатчика с нагрузкой

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20041220

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee