KR100187659B1 - 반도체 소자의 폴리사이드층 형성방법 - Google Patents

반도체 소자의 폴리사이드층 형성방법 Download PDF

Info

Publication number
KR100187659B1
KR100187659B1 KR1019950015023A KR19950015023A KR100187659B1 KR 100187659 B1 KR100187659 B1 KR 100187659B1 KR 1019950015023 A KR1019950015023 A KR 1019950015023A KR 19950015023 A KR19950015023 A KR 19950015023A KR 100187659 B1 KR100187659 B1 KR 100187659B1
Authority
KR
South Korea
Prior art keywords
layer
tungsten silicide
silicide layer
crystal structure
gas
Prior art date
Application number
KR1019950015023A
Other languages
English (en)
Other versions
KR970003614A (ko
Inventor
정성희
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019950015023A priority Critical patent/KR100187659B1/ko
Publication of KR970003614A publication Critical patent/KR970003614A/ko
Application granted granted Critical
Publication of KR100187659B1 publication Critical patent/KR100187659B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32105—Oxidation of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3215—Doping the layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 반도체 소자의 폴리사이드층 형성방법이 개시된다.
본 발명은 디클로로사일렌 가스를 베이스 가스로 하여 헥사고날 결정구조가 부분적으로 형성된 아몰포스 상태의 텅스텐 실리사이드층을 형성하고, 불순물 이온주입공정에 의해 부분적으로 형성된 헥사고날 결정구조를 아몰포스 상태가 되게하여 순수한 아몰포스 상태의 텅스텐 실리사이드층으로 되게 한 후, 열처리공정을 실시하여 테트라고날 텅스텐 실리사이드층을 형성한다.
따라서, 본 발명은 높은 층덮힘과 낮은 저항을 갖는 텅스텐 실리사이드층을 형성할 수 있어 소자의 신뢰성 및 전기적 특성을 개선시킬 수 있다.

Description

반도체 소자의 폴리사이드층 형성방법
제1a 및 1b도는 종래의 제1 실시예에 의한 반도체 소자의 폴리사이드층 형성방법을 설명하기 위해 도시한 소자의 단면도.
제2a 및 2b도는 종래의 제2 실시예에 의한 반도체 소자의 폴리사이드층 형성방법을 설명하기 위해 도시한 소자의 단면도.
제3a 내지 3c도는 본 발명에 의한 반도체 소자의 폴리사이드층 형성방법을 설명하기 위해 도시한 소자의 단면도.
*도면의 주요부분에 대한 부호의 설명
1, 11, 21 : 웨이퍼 2, 12, 22 : 도프트 폴리실리콘층
22A : 언도프트 폴리실리콘층
3, 3B, 13, 13A, 23, 23A, 23B : 텅스텐 실리사이드층
24 : 산화막 25 : 그레인
본 발명은 반도체 소자의 폴리사이드층 형성방법에 관한 것으로, 특히 디클로로사일렌(dichlorosilane : SiH2Cl2)가스를 베이스 가스(base gas)로 하여 형성되는 텅스텐 실리사이디층(tungsten silicide : WSix)의 저항을 개선할 수 있는 반도체 소자의 폴리사이드층 형성방법에 관한 것이다.
일반적으로, 반도체 소자의 제조공정에서 전극(워드라인) 또는 비트라인 등을 제조할 때, 폴리실리콘을 많이 사용하였다. 그러나, 최근 소자가 고집적화 되고 소자의 빠른 동작속도가 요구되고 있어, 반도체 소자의 제조공정에 비교적 높은 저항을 갖고 있는 폴리실리콘의 사용에 한계까 있다. 따라서, 폴리실리콘의 높은 저항을 개선하기 위한 방안으로 하부층을 폴리실리콘으로 형성하고, 상부층을 열적 안정성과 낮은 저항성의 특성을 갖는 텅스텐 실리사이드로 형성한 폴리사이드가 반도체 소자의 제조공정에 많이 사용되고 있다. 텅스텐 실리사이드는 모노사일렌(monosilane : SiH4) 또는 디클로로사일렌 가스를 베이스 가스로 하여 형성되는데, 본질적으로 400℃ 이하에서는 아몰포스(amorphous)상태가 되고, 400 내지 550℃ 온도 범위에서는 헥사고날(hexagonal) 결정구조가 되고, 550℃ 온도 이상에서는 테트라고날(tetragonal) 결정구조가 된다. 이와같이 텅스텐 실리사이드는 열적인 공정처리로 상 변화(phase transition)과 그레인 성장(grain growth)이 일어나 저항이 개선된다.
그러면 종래의 방법으로 모노사일렌 또는 디클로로사일렌 가스를 베이스 가스로 하여 텅스텐 실리사이드층을 형성하는 것을 첨부된 도면을 참조하여 설명하면 다음과 같다.
제1a 및 1b도는 종래의 제1 실시예에 의한 반도체 소자의 폴리사이드층 형성방법을 설명하기 위해 도시한 소자의 단면도이다.
제1a도는 소정의 반도체 제조공정을 거친 웨이퍼(1)상에 폴리사이드층을 하부층으로 도프트(doped) 폴리실리콘층(2)을 형성하고, 도프트폴리실리콘층(2)상에 모노사일렌 가스와 텅스텐 헥사플루오라이드(tungsten hecafluoride : WF6) 가스를 사용하여 아몰포스 상태의 텅스텐 실리사이드층(3B)을 형성한 것이 도시된다.
상기에서, 텅스텐 실리사이드층(3B)이 아몰포스 상태로 되는 것은 모노사일렌 가스를 베이스 가스로 한 텅스텐 실리사이드의 층작온도가 400℃ 이하이기 때문이다.
제1b도는 550℃ 이상의 온도에서 열처리 공정을 실시하여 아몰포스 상태의 텅스텐 실리사이드층(3B)을 테트라고날 결정구조의 텅스텐 실리사이드층(3)으로 변환시켜 폴리사이드층의 상부층을 형성한 것이 도시된다.
상기에서, 테트라고날 결정구조의 텅스텐 실리사이드층(3)은 아몰포스 상태에서 열처리 공정에 의해 결정화가 이루어지므로 인하여 그레인 성장율이 높아 큰 그레인(5)을 갖게 된다. 따라서, 폴리사이드층의 상부층인 테트라고날 결정구조의 텅스텐 실리사이드층(3)은 낮은 저항을 갖게되어 소자의 동작속도를 향상시킨다.
아몰포스 상태의 텅스텐 실리사이드층(3B)은 약 800μΩ㎝의 높은 비저항을 갖지만, 열처리 공정에 의해 변환된 테트라고날 결정구조의 텅스텐 실리사이드층(3)은 30 내지 80μΩ㎝로 비저항이 낮아진다.
상술한 종래의 제1 실시예와 같이 모노사일렌 가스를 베이스 가스로하여 텅스텐 실리사이드층을 형성하면 낮은 저항을 갖는 텅스텐 실리사이드층을 얻을 수 있어 소자의 동작속도를 향상시키는 장점이 있다. 그러나, 반도체 제조공정에서 비트라인을 형성할 경우와 같이 콘택홀을 통해 하부층과 접속시키는 공정에 모노사일렌 가스를 베이스 가스로 한 텅스텐 실리사이드층을 적용할 경우 열악한 층덮힘(stepcoverage)으로 인하여 소자의 신뢰성을 저하시키는 문제가 있다. 특히, 소자가 고집적화 되어갈수록 이러한 문제점은 더욱 심각하게 된다.
따라서, 최근에는 모노사일렌 가스 대신에 디클로로사일렌 가스를 베이스 가스로 하여 형성되는 층덮힘이 우수한 텅스텐 실리사이드층이 반도체 소자의 제조공정에 적용되고 있다. 이를 하기에서 설명하면 다음과 같다.
제2a 및 2b도는 종래의 실시예 2에 의한 반도체 소자의 폴리사이드층 형성방법을 설명하기 위해 도시한 소자의 단면도이다.
제2a도는 소정의 반도체 제조공정을 거친 웨이퍼(11)상에 폴리사이드층의 하부층으로 도프트 폴리실리콘층(12)을 형성하고, 도프트 폴리실리콘층(12)상에 디클로로사일렌 가스와 텅스텐 헥사플루오라이드 가스를 사용하여 헥사고날 결정구조가 부분적으로 형성된 아몰포스 상태의 텅스텐 실리사이드층(13A)을 형성한 것이 도시된다.
상기에서, 텅스텐 실리사이드층(13A)이 헥사고날 결정구조가 부분적으로 형성된 아몰포스 상태로 되는 것은 디클로로사일렌 가스를 베이스 가스로 한 텅스텐 실리사이드의 증착온도가 500℃ 전후이기 때문이다.
제2b도는 550℃ 이상의 온도에서 열처리 공정을 실시하여 헥사고날 결정구조가 부분적으로 형성된 아몰포스 상태의 텅스텐 실리사이드층(13A)을 테트라고날 결정구조의 텅스텐 실리사이드층(13)으로 변환시켜 폴리사이드층의 상부층을 형성한 것이 도시된다.
상기에서, 테트라고날 결정구조의 텅스텐 실리사이드층(13)은 헥사고날 결정구조가 부분적으로 형성된 아몰포스 상태에서 열처리 공정에 의해 결정화가 이루어지므로 인하여 그레인 성장율이 낮아 제1b도에 도시된 그레인(5)보다 작은 그레인(15)을 갖게 된다. 따라서, 폴리사이드층의 상부층인 테트라고날 결정구조의 텅스텐 실리사이드층(13)은 실시예 1에 의해 형성된 테트라고날 결정구조의 텅스텐 실리사이드층(3)보다 높은 저항을 갖게 되어 소자의 동작속도를 향상시키기 위한 목적을 충족시킬 수 없다.
상술한 종래의 실시예 2와 같이 디클로로사일렌 가스를 베이스가스로하여 텅스텐 실리사이드층을 형성하면 높은 층덮힘으로 인하여 고집적 소자의 제조를 용이하게 하지만, 모노사일렌 가스를 베이스 가스로 하여 형성되는 실시예 1의 텅스텐 실리사이드층보다 높은 저항을 갖게되어 소자의 동작속도를 크게 향상시킬 수 없는 단점이 있다.
따라서, 본 발명은 디클로로사일렌 가스를 베이스 가스로 하여 형성되는 텅스텐 실리사이드와 같이 높은 층덮힘으로 인하여 고집적 소자의 제조를 용이하게 하면서, 모노사일렌 가스를 베이스 가스로 하여 형성되는 텅스텐 실리사이드와 같이 낮은 저항을 갖는 텅스텐 실리사이드를 제조하여 소자의 전기적 특성을 향상시킬 수 있는 반도체 소자의 폴리사이드층 형성 방법을 제공함에 그 목적이 있다.
이러한 목적을 달성하기 위한 본 발명의 폴리사이드층 형성방법은 웨이퍼상에 언도프트 폴리실리콘층을 형성하고, 상기 언도프트 폴리실리콘층상에 디클로로사일렌 가스와 텅스텐 헥사플루오라이드 가스를 사용하여 헥사고날 결정구조가 부분적으로 형성된 아몰포스 상태의 텅스텐 실리사이드층을 형성하는 단계와, 상기 헥사고날 결정구조가 부분적으로 형성된 아몰포스 상태의 텅스텐 실리사이드층상에 산화막을 형성하는 단계와 상기 헥사고날 결정구조가 부분적으로 형성된 아몰포스 상태의 텅스텐 실리사이드층이 순수한 아몰포스 상태의 텅스텐 실리사이드층으로 변환되도록 하고 상기 언도프트 폴리실리콘층이 도프트 폴리실리콘층으로 변환되도록 하기 위하여 불순물 이온주입 공정을 실시하는 단계와 상기 아몰포스 상태의 텅스텐 실리사이드층을 열처리 공정으로 테트라고날 결정구조의 텅스텐 실리사이드층으로 변환시켜 폴리사이드층의 상부층을 형성하는 단계로 이루어지는 것을 특징으로 한다.
이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하기로 한다.
제3a 내지 3c도는 본 발명에 의한 반도체 소자의 폴리사이드층 형성방법을 설명하기 위해 도시한 소자의 단면도이다.
제3a도는 소정의 반도체 제조공정을 거친 웨이퍼(21)상에 언도프트(undoped) 폴리실리콘층(22A)을 형성하고, 언도프트 폴리실리콘층(22A)상에 디클로로사일렌 가스와 텅스텐 헥사플루오라이드 가스를 사용하여 헥사고날 결정구조가 부분적으로 형성된 아몰포스 상태의 텅스텐 실리사이드층(23A)을 형성한 것이 도시된다.
상기에서, 텅스텐 실리사이드층(23A)이 헥사고날 결정구조가 부분적으로 형성된 아물포스 상태로 되는 것은 디클로로사일렌 가스를 베이스 가스로 한 텅스텐 실리사이드의 증착온도가 500℃ 전후이기 때문이다.
제3b도는 헥사고날 결정구조가 부분적으로 형성된 아몰포스 상태의 텅스텐 실리사이드층(23A)상에 산화막(24)형성한 후 N-타입 불순물 이온(예를들어, P, As) 또는 P-타입 불순물 이온(예를들어, B) 주입공정을 실시하므로 인하여, 헥사고날 결정구조가 부분적으로 형성된 아몰포스 상태의 텅스텐 실리사이드층(23B)으로 변환되고, 언도프트 폴리실리콘층(22A)이 도프트 폴리실리콘층(22)으로 변환된 것이 도시된다.
상기에서, 도프트 폴리실리콘층(22)은 폴리사이드층의 하부층이 된다. 산화막(24)은 불순물 이온주입공정시 텅스텐 실리사이드층으로부터 발생될 수 있는 텅스텐 성분의 파티클(particle)이 산화막 증착장비를 오염시키는 것을 방지하기 위하여 300 내지 800Å의 두께로 형성된다.
제3c도는 550℃ 이상의 온도에서 열처리 공정을 실시하여 아몰포스 상태의 텅스텐 실리사이드층(23B)을 테트라고날 결정구조의 텅스텐 실리사이트층(23)으로 변환시켜 폴리사이드층의 상부층을 형성한 것이 도시된다.
상기에서, 테트라고날 결정구조의 텅스텐 실리사이드층(23)은 아몰포스 상태에서 열처리 공정에 의해 결정화가 이루어지므로 인하여 그레인 성장율이 높아 큰 그레인(25)을 갖게 된다. 따라서, 폴리사이드층의 상부층인 테트라고날 결정구조의 텅스텐 실리사이드층(23)은 낮은 저항을 갖게되어 소자의 동작속도를 향상시킨다.
한편, 상기한 방법에 의해 형성되는 폴리사이드층을 예를 들어 반도체 소자의 비트라인에 적용할 경우, 제3b도의 공정을 실시한 후 토폴러지 마진(topology margin)을 고려하여 산화막(24)을 제거하고, 마스크 작업 및 식각공정으로 폴리사이드층을 패턴닝하고, 이후 제3c도의 공정과 같이 별도로 열처리 공정을 실시하거나 충간 절연막 형성공정 및 평탄화공정과 같은 후속 열공정에 의해 테트라고날 결정구조의 텅스텐 실리사이드층이 형성되도록 한다.
상술한 바에 의거한 본 발명은 디클로로사일렌 가스를 베이스 가스로 하여 헥사고날 결정구조가 부분적으로 형성된 아몰포스 상태의 텅스텐 실리사이드층을 형성하므로써, 종래의 실시예 2에 언급한 바와 같은 층덮힘이 향상되고, 불순물 이온주입공정에 의해 부분적으로 형성된 헥사고날 결정구조를 아몰포스 상태가 되게하여 순수한 아몰포스 상태의 텅스텐 실리사이드층으로 되게 한 후, 열처리 공정을 실시하므로써, 종래의 제1 실시예에 언급한 바와 같은 낮은 저항을 갖는 테트라고날 텅스텐 실리사이드층을 형성할 수 있다.
따라서, 본 발명은 종래의 실시예 2에 언급된 디클로로사일렌 가스를 베이스 가스로하여 형성된 텅스텐 실리사이드층보다 높은 층덮힘과 낮은 저항을 갖는 텅스텐 실리사이드층을 형성할 수 있어 소자의 신뢰성 및 전기적 특성을 개선시킬 수 있다.

Claims (3)

  1. 반도체 소자의 폴리사이드층 형성방법에 있어서, 웨이퍼상에 언도프트 폴리실리콘층을 형성하고 상기 언도프트 폴리실리콘층상에 디클로로사일렌 가스와 텅스텐 헥사플루오라이드 가스를 사용하여 헥사고날 결정구조가 부분적으로 형성된 아몰포스 상태의 텅스텐 실리사이드층을 형성하는 단계와, 상기 헥사고날 결정구조가 부분적으로 형성된 아몰포스 상태의 텅스텐 실리사이드층상에 산화막을 형성하는 단계와, 상기 헥사고날 결정구조가 부분적으로 형성된 아몰포스 상태의 텅스텐 실리사이드층이 순수한 아몰포스 상태의 텅스텐 실리사이드층으로 변환되도록 하고, 상기 언도프트 폴리실리콘층이 도프트 폴리실리콘층으로 변환되도록 하기 위하여 불순물 이온주입 공정을 실시하는 단계와, 상기 아몰포스 상태의 텅스텐 실리사이드층을 열처리 공정으로 테트라고날 결정구조의 텅스텐 실리사이드층으로 변환시켜 폴리사이드층의 상부층을 형성하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 폴리사이드층 형성방법.
  2. 제1 항에 있어서, 상기 산화막은 300 내지 800Å의 두께로 형성되는 것을 특징으로 하는 반도체 소자의 폴리사이드층 형성방법.
  3. 상기 불순물 이온주입 공정시 사용되는 불순물 이온은 P, As 및 B 이온중 어느 하나인 것을 특징으로 하는 반도체 소자의 폴리사이드층 형성방법.
KR1019950015023A 1995-06-08 1995-06-08 반도체 소자의 폴리사이드층 형성방법 KR100187659B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950015023A KR100187659B1 (ko) 1995-06-08 1995-06-08 반도체 소자의 폴리사이드층 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950015023A KR100187659B1 (ko) 1995-06-08 1995-06-08 반도체 소자의 폴리사이드층 형성방법

Publications (2)

Publication Number Publication Date
KR970003614A KR970003614A (ko) 1997-01-28
KR100187659B1 true KR100187659B1 (ko) 1999-06-01

Family

ID=19416643

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950015023A KR100187659B1 (ko) 1995-06-08 1995-06-08 반도체 소자의 폴리사이드층 형성방법

Country Status (1)

Country Link
KR (1) KR100187659B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100477826B1 (ko) * 1997-12-27 2005-07-07 주식회사 하이닉스반도체 폴리사이드구조의전도막형성방법
KR20020002912A (ko) * 2000-06-30 2002-01-10 박종섭 반도체 소자의 제조방법

Also Published As

Publication number Publication date
KR970003614A (ko) 1997-01-28

Similar Documents

Publication Publication Date Title
KR960013135B1 (ko) 캡 산화물을 배치한 티탄 규화물 형성 방법
EP0126424B1 (en) Process for making polycide structures
US7439138B2 (en) Method of forming integrated circuitry
US4110125A (en) Method for fabricating semiconductor devices
JPH0282575A (ja) 半導体装置およびその製造方法
JP2007335891A (ja) 半導体デバイス
KR930006140B1 (ko) Mis형 반도체 집적회로장치
JPS5910275A (ja) 竪型絶縁ゲート電界効果トランジスタ装置とその製造方法
US6323083B1 (en) Method for forming lower electrode structure of capacitor of semiconductor device
KR100187659B1 (ko) 반도체 소자의 폴리사이드층 형성방법
US20220262926A1 (en) Fin Field-Effect Transistor Device and Method
JP2830705B2 (ja) 半導体装置の製造方法
JPH1022467A (ja) 半導体装置及びその製造方法
US6873022B2 (en) Semiconductor device and method for manufacturing the same
US5895268A (en) High pressure nitridation of tungsten
CN110391231B (zh) 半导体元件及其制作方法
US6177345B1 (en) Method of silicide film formation onto a semiconductor substrate
KR100321720B1 (ko) 텅스텐폴리사이드구조를가진모스트랜지스터의게이트전극형성방법
JPH06236972A (ja) 層間絶縁膜の形成方法
KR100465855B1 (ko) 반도체장치의게이트전극형성방법
KR100187681B1 (ko) 반도체 소자의 게이트 전극 형성방법
JPH0810765B2 (ja) 半導体装置の製造方法
KR20010077742A (ko) 집적 회로의 배선 구조 및 그 제조 방법
KR100275110B1 (ko) 텅스텐폴리사이드형성방법
KR100318273B1 (ko) 반도체 소자의 비트라인 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091222

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee