KR100186447B1 - 영상/음성 동기제어 가능한 엠펙 디코딩 시스템 - Google Patents

영상/음성 동기제어 가능한 엠펙 디코딩 시스템 Download PDF

Info

Publication number
KR100186447B1
KR100186447B1 KR1019960049033A KR19960049033A KR100186447B1 KR 100186447 B1 KR100186447 B1 KR 100186447B1 KR 1019960049033 A KR1019960049033 A KR 1019960049033A KR 19960049033 A KR19960049033 A KR 19960049033A KR 100186447 B1 KR100186447 B1 KR 100186447B1
Authority
KR
South Korea
Prior art keywords
audio
clock
video
frequency
output
Prior art date
Application number
KR1019960049033A
Other languages
English (en)
Other versions
KR19980029712A (ko
Inventor
주광철
Original Assignee
구자홍
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자주식회사 filed Critical 구자홍
Priority to KR1019960049033A priority Critical patent/KR100186447B1/ko
Publication of KR19980029712A publication Critical patent/KR19980029712A/ko
Application granted granted Critical
Publication of KR100186447B1 publication Critical patent/KR100186447B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/48—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using compressed domain processing techniques other than decoding, e.g. modification of transform coefficients, variable length coding [VLC] data or run-length data
    • G—PHYSICS
    • G10—MUSICAL INSTRUMENTS; ACOUSTICS
    • G10L—SPEECH ANALYSIS TECHNIQUES OR SPEECH SYNTHESIS; SPEECH RECOGNITION; SPEECH OR VOICE PROCESSING TECHNIQUES; SPEECH OR AUDIO CODING OR DECODING
    • G10L21/00—Speech or voice signal processing techniques to produce another audible or non-audible signal, e.g. visual or tactile, in order to modify its quality or its intelligibility
    • G10L21/04—Time compression or expansion
    • G10L21/055—Time compression or expansion for synchronising with other signals, e.g. video signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/65—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using error resilience

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computational Linguistics (AREA)
  • Quality & Reliability (AREA)
  • Health & Medical Sciences (AREA)
  • Audiology, Speech & Language Pathology (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

본 발명은 영상/음성 동기 제어 가능한 엠펙 디코딩 시스템에 관한 것으로, 종래에는 영상과 음성을 일치시키는 동기제어회로가 없는 경우에는 입모양과 말 소리 사이에 시차가 있을 수 있는 문제점이 있고, 이를 개선한 동기제어회로가 있는 경우에는 동기제어는 가능하나 제어전압 수정발진기가 아날로그회로에 의해서 구성되므로 전압-주파수 특성곡선을 일률적으로 만들 수 없고, 제어전압이 인가되고 주파수가 조절되기 시작해서 안정된 주파수에 이르기까지의 과도특성을 임의대로 조정할 수 없기때문에 제어하는 기법이 복잡하고, 비용이 많이 드는 문제점이 있다. 따라서 본 발명은 영상과 음성의 PTS(Persentation Time Stamp)차를 구하여 음성출력 속도를 조절하기 위한 제어값을 출력하는 호스트 마이크로프로세서와; 상기 호스트 마이크로프로세서의 제어값에 따라 입력되는 클럭의 주파수를 조절하여 상기 오디오 디코더로 출력하는 클럭 콘트롤러와; 상기 클럭 콘트롤러로 클럭을 제공하는 18.450MHz발진기를 더 포함하여 구성하여 순간적으로 조절하고자 하는 주파수로 정확하게 이동할 수 있도로록 디지탈적으로 제어하여 과도특성을 좋게하고, 오디오의 출력속도만 제어하여 동기화시켜 제어하는 기법이 간단하고, 비용이 절감되도록 한다.

Description

영상/음성 동기제어 가능한 엠펙 디코딩 시스템
본 발명은 영상/음성 동기 제어 가능한 엠펙 디코딩 시스템에 관한 것으로, 특히 영상과 음성의 PTS차를 이용하여 영상과 음성의 출력속도를 조절하여 영상/음성의 동기를 맞춤에 있어 음성 출력속도만 조절함으로써 기법이 간단하고, 비용이 절감되며, 디지탈적으로 제어하여 과도특성을 좋게 하도록 한 영상/음성 동기제어 가능한 엠펙 디코딩 시스템에 관한 것이다.
종래 영상과 음성을 동기시키는 제어기능이 없는 엠펙 디코딩 시스템 구성은, 도1에 도시된 바와같이, 패킷의 헤더부분에 들어있는 PID(Packet Identifire)번호를 참조하여 패킷들을 역다중화하여 비디오 스트림, 오디오 스트림, 부가정보를 분리해내는 트랜스포트 디코더(100)와; 상기 트랜스포트 디코더(100)를 통해 분리된 비디오 스트림을 받아 원래의 영상신호(VDATA)로 신장시키는 비디오 디코더(200)와; 상기 비디오 디코더(200)로부터 복원된 영상신호(VDATA)를 받아 아날로그의 복합영상신호(CVBS)로 바꾸어 출력하는 엔티에스씨 엔코더(300)와; 상기 비디오 디코더(200)의 내부동작을 위하여 필요한 클럭을 공급하는 54㎒ 발진기(500)와; 상기 트랜스포트 디코더(100)를 통해 분리된 오디오 스트림을 받아 원래의 오디오신호(ADATA)로 신장시키는 오디오 디코더(600)와; 상기 오디어 디코더(600)에서 전달받은 복원된 오디오신호(ADATA)를 아날로그 음성신호(R, L)로 변환시켜 출력하는 디지탈/아날로그 변환부(700)와; 상기 트랜스포트 디코더(100)와 엔티에스씨 엔코더(300) 및 디지탈/아날로그 변환부(700)의 동작에 필요한 클럭을 공급하는 27㎒ 발진기(400)와; 상기 오디오 디코더(600)의 동작에 필요한 클럭을 공급하는 18,432㎒ 발진기(900)와; 상기 트랜스포트 디코더(100)로 부터 부가정보를 받고 콘트롤 버스를 통해 상기 트랜스포트 디코더(100)와 비디오 디코더(200) 및 오디오 디코더(300)로 명령과 변수들을 설정하여 출력하는 마이크로프로세서(800)로 구성된다.
그리고, 영상과 음성을 동기시키는 제어기능이 있는 엠펙 디코딩 시스템 구성은, 도2에 도시된 바와같이, 트랜스포트 디코더(100), 비디오 디코더(200), 엔티에스씨 엔코더(300), 오디오 디코더(600), 디지탈/아날로그 변환부(700)의 구성은 동일하며, 상기 트랜스포트 디코더(100)와 엔티에스씨 엔코더(300) 및 디지탈/아날로그 변환부(700)의 내부동작을 위한 클럭을 공급하는 27㎒ 전압제어 수정발진기(410)와; 상기 오디오 디코더(600)의 내부동작을 위한 클럭을 공급하는 18.432㎒ 전압제어 수정발진기(910)와; 상기 전압제어 수정발진기(410)(910)를 제어하여 영상과 음성을 동기시키기 위한 제어전압(Vctr2)(Vctr1)을 공급하는 호스트 컴퓨터(800)로 구성된다.
이와같이 구성된 종래의 기술에 대하여 상세히 살펴보면 다음과 같다.
엠펙(MPEG)은 국제적인 규격으로서, 시스템, 비디오, 오디오 각각에 대해서 규정이 있다.
그 각각의 규격번호는 ISO/IEC 13818-1. ISO/IEC 13818-2, ISO/IEC 13818-3이다.
시스템 규격은 트랜스포트 스트림, 비디오 규격은 비디오 스트림, 오디오 규격은 오디오 스트림에 대한 규정을 포함하고 있다.
상기 트랜스포트 스트림은 188 바이트 단위의 패킷이 연속적으로 이어지는 신호열이고, 각 패킷은 헤더(Header)라고 일컬어지는 부분과 페이로드(Payload)로 구성되어 있다.
상기 헤더에는 패킷의 시작을 알리는 동기 바이트(byte)와 어떤 내용이 페이로드 부분에 들어있는지를 식별할 수 있는 PID(Packet Identifier)번호가 들어있고, 페이로드 부분에는 전송하고자 하는 비디오 스트림이나 오디오 스트림이 실릴 수 있고, 그외 부가정보가 실릴 수 있다.
비디오 스트림, 오디오 스트림, 부가정보가 시간적으로 다중화된 결과가 트랜스포트 스트림이라고 할 수 있다.
도1에서, 엠펙 트랜스포트 스트림이 입력되면, 이를 트랜스포트 디코더(100)에서 받아 패킷의 헤더부분이 들어있는 PID번호를 참조하여 패킷들을 역다중화하여 비디오 스트림, 오디오 스트림과 부가정보를 분리해낸다.
트랜스포트 디코더(100)에서 분리된 비디오 스트림은 비디오 디코더(200), 오디오 스트림은 오디오 디코더(600), 부가정보는 마이크로 프로세서(800)로 각각 공급된다.
그러면, 먼저 비디오 디코더(200)는 압축된 영상신호를 포함하고 있는 비디오 스트림을 받아서 엔티에스씨 엔코더(300)에서 입력되는 클럭(VCLK)에 동기시켜 원래의 신호(VDATA)로 신장시켜 복원하고, 이 복원된 신호(VDATA)를 엔티에스씨 엔코더(300)로 출력한다.
따라서, 상기 엔티에스씨 엔코더(300)는 비디오 디코더(200)로 부터 복원된 신호(VDATA)를 받아 아날로그의 복합영상신호(CVBS)로 변환시켜 티브이(TV)나 모니터를 통해 화상으로 표시되도록 한다.
이때 54㎒ 발진기(500)는 비디오 디코더(200)의 내부동작을 위해서 필요한 클럭을 공급한다.
상기 비디오 디코더(200)와 마찬가지로 트랜스포트 디코더(100)로 부터 오디오 스트림을 입력받은 오디오 디코더(600)는 압축된 오디오신호를 신장시켜서 원래의 신호(VDATA)로 복원하고, 이 복원된 신호(VDATA)를 디지탈/아날로그 변환부(700)로 출력한다.
이때 18.432㎒ 발진기(900)는 오디오 디코더(600)의 내부동작에 필요한 클럭을 공급한다.
상기 디지탈/아날로그 변환부(700)는 오디오 디코더(600)로 부터 복원된 신호(VDATA)를 클럭(ACLK)에 동기시켜 음성신호(R, L)로 변환하고, 이 변환된 음성신호를 출력한다.
이때 트랜스포트 디코더(100)와 엔티에스씨 엔코더(300) 및 디지탈/아날로그 변환부(700)로 클럭을 공급하는 27㎒ 발진기(400)의 주파수는 상기 트랜스포트 디코더(100) 디코딩 속도를 결정하고, 화상신호가 출력되는 속도를 결정한다.
따라서, 트랜스포트 디코딩 속도, 오디오 출력속도 그리고 화상 출력속도가 정해진 비율관계를 유지해야만 영상과 음석의 동기가 맞게 된다.
영상과 음성이 동기화되지 않으면 입모양과 말소리 사이에 시차가 있게되고, 시청자가 이러한 시차를 느끼지 못하도록 하려면 시차가 300㎳이하가 되도록 속도 조절을 해야한다.
이러한 속도조절을 위해서 트랜스포트 스트림에는 PCR(Program Clock Reference)정보, 비디오 스트림과 오디오 스트림에는 PTS(Presentation Time Stamp)정보가 포함되어 있다.
마이크로 프로세서(800)는 콘트롤 버스를 통해서 트랜스포트 디코더(100), 비디오 디코더(200), 오디오 디코더(600)에 명령을 내리고, 변수들을 설정한다.
이와같이 동작하는 도1의 동작은 영상과 음성의 동기를 제어하는 기능이 없어서 이를 도2에 도시한 호스트 마이크로 프로세서(800)가 제어전압 수정발진기(410)(910)를 이용하여 영상과 음성의 동기를 제어하는데, 이에 대하여 도2에 의거하여 살펴보자.
제어전압 수정발진기(410)(910)는 제어전압에 의해서 발진주파수가 변한다.
따라서 호스트 마이크로 프로세서(800)가 제어전압을 제어전압 수정발진기(410)(910)로 출력하여 영상과 음성을 동기시키는데, 그 방법은 PCR값을 참조해서 제어전압 수정발진기(410)의 제어전압을 출력하고 비디오 PTS와 오디오 PTS의 차를 참조해서 제어전압 수정발진기(910)의 제어전압을 출력한다.
그러면, 제어전압 수정발진기(910)는 제어전압에 의해서 18.432㎒를 중심으로 주파수가 변한다. 여기서 PTS는 90㎒ 클럭으로 측정시간이다. PTS값이 1만큼 차이난다는 것은 약 11㎲(=1/90㎒)만큼의 시차가 있다는 것이다.
상기 비디오 PTS와 오디오 PTS의 차를 구하면, 영상과 음성이 출력되는 시점에서 얼마만큼의 시차가 있는지 알 수 있다.
시차가 있을 경우 제어전압 수정발진기(910)의 제어전압을 어떻게 출력할 것인가를 결정해야 하는데, 이 방법에는 여러가지가 있다. 예를 들면 단순히 시차에 비례하는 제어전압을 출력할 수도 있다.
이러한 제어방법에서는 시차가 클 경우 순간적으로 주파수 편이가 커져서 시청자에게 거슬림을 줄 수 있다. 그래서 통상적으로는 시차와 제어전압의 함수 관계는 곡선적으로 하는 경우가 많다.
결과적으로, 호스트 마이크로 프로세서(800)는 송신측의 클럭과 27㎒ 발진기의 클럭과 같아지도록 PCR값을 참조하여 제어전압 수정발진기(410)의 주파수를 조절하고, 비디오와 오디오가 동기되도록 제어전압 수정발진기(910)의 주파수를 조절하여 오디오 출력속도를 조절한다.
그러나, 상기와 같은 종래의 기술에서, 도1의 경우 영상과 음성을 일치시키는 동기제어회로가 없어서 디코딩된 영상과 음성을 시청할 때 입모양과 말 소리 사이에 시차가 있을 수 있는 문제점과, 도1의 경우를 해결하기 위한 도2의 경우 동기제어는 가능하나 제어전압 수정발진기가 아날로그회로에 의해서 구성되므로 전압-주파수 특성곡선을 일률적으로 만들 수 없고, 제어전압이 인가되고 주파수가 조절되기 시작해서 안정된 주파수에 이르기까지의 과도 특성을 임의대로 조정할 수 없기 때문에 제어하는 기법이 복잡하고, 비용이 많이 드는 문제점이 있다.
따라서, 상기에서와 같은 종래의 문제점을 해결하기 위한 본 발명의 목적은 순간적으로 조절하고자 하는 주파수로 정확하게 이동할 수 있도록 디지탈적으로 제어하여 과도 특성을 좋게하고, 오디오의 출력속도만 제어하여 동기화시켜 제어하는 기법이 간단하고, 비용이 절감되도록 한 영상/음성 동기제어 가능한 엠펙 디코딩 시스템을 제공함에 있다.
도1은 종래 영상과 음성을 동기시키는 제어기능이 없는 엠펙 디코딩 시스템 구성도.
도2는 종래 영상과 음성을 동기시키는 제어기능이 있는 엠펙 디코딩 시스템 구성도.
도3은 본 발명의 영상/음성 동기제어 가능한 엠펙 디코딩 시스템 구성도.
도4는 도3에서, 클럭 콘트롤러의 상세도.
도5는 도4에서, 각 부의 출력 파형도.
도 6은 도 4에서, 클럭 콘트롤러로 공급되는 클럭(CLKin)이 1000개일 경우 카운트값과 그 출력 클럭(CLKin) 파형도.
* 도면의 주요부분에 대한 부호의 설명
100 : 트랜스포트 디코더 200 : 비디오 디코더
300 : 엔티에스씨 엔코더 400 : 27㎒ 발진기
500 : 54㎒ 발진기 600 : 오디오 디코더
700 : 디지탈/아날로그 변환기
800 : 호스트 마이크로프로세서
1000 : 클럭 콘트롤러 1100 : 18.450㎒ 발진기
상기 목적을 달성하기 위한 본 발명의 영상/음성 동기제어 가능한 엠펙 디코딩 시스템구성은, 도3에 도시한 바와같이, 엠펙 트랜스포트 스트림을 입력받아 패킷의 헤더부분에 들어있는 PID(Packet Identifier)변호를 참조하여 역다중화하여 비디오 스트림, 오디오 스트림, 부가정보를 분리해내는 트랜스포트 디코더(100)와; 상기 트랜스포트 디코더(100)를 통해 분리된 비디오 스트림을 받아 원래의 영상신호(VDATA)로 신장시키는 비디오 디코더(200)와; 상기 비디오 디코더(200)로부터 복원된 영상신호(VDATA)를 받아 아날로그의 복합영상신호(CVBS)로 바꾸어 출력하는 엔티에스씨 엔코더(300)와; 상기 비디오 디코더(200)의 내부동작을 위하여 필요한 클럭을 공급하는 54㎒ 발진기(500)와; 18.450㎒의 클럭을 발생하기 위하여 발진하는 18.450㎒ 발진기(110)와; 18.450㎒ 발진기(110)로 부터 발생된 클럭을 입력받아 상기 호스트 마이크로프로세서(800)의 제어에 의해 음성출력 클럭의 주파수를 조절하여 음성의 출력속도를 조절하는 클럭 콘트롤러(1000)와; 상기 트랜스포트 디코더(100)에서 분리된 오디오 스트림을 받아 클럭 콘트롤러(1000)로 부터 클럭(CLK out)과 엔티에스씨 엔코더(300)로 부터의 수직 동기신호에 맞추어 원래의 오디오신호(ADATA)로 신장시키는 오디오 디코더(600)와; 상기 오디어 디코더(600)에서 전달받은 복원된 오디오신호(ADATA)를 아날로그 음성신호(R, L)로 변환시켜 출력하는 디지탈/아날로그 변환부(700)와; 상기 트랜스포트 디코더(100)와 엔티에스씨 엔코더(300) 및 디지탈/아날로그 변환부(700)의 동작에 필요한 클럭을 공급하는 27㎒ 발진기(400)와; 상기 트랜스포트 디코더(100)로 부터 부가정보를 이용하여 영상과 음성의 PTS차에 특정 함수의 연산을 행하여 음성 출력속도를 조절하기 위한 제어값을 출력하는 호스트 마이크로 프로세서(800)로 구성한다.
상기에서, 클럭 콘크롤러(1000)는, 도4에 도시한 바와같이, 호스트 마이크로 프로세서로 부터 전송되어온 값을 저장하는 레지스터(1010)와; 상기 레지스터(1010)로 부터 데이타 전송시 클럭단(CK)으로 입력되는 클럭의 상승에지마다 카운트값을 감소시키는 카운터(1020)와; 상기 카운터(1020)의 값들을 노아링하여 출력함과 아울러 상기 카운터(1020)의 로드(LOAD)값으로 피드백하는 노아게이트(1030)와; 입력되는 클럭을 받아 일정시간 지연시키는 지연부(1040)와; 상기 노아게이트(1030)와 지연부(1040)의 출력값을 오아링하여 원하는 클럭을 출력(CLKout)하도록 하는 오아게이트(1050)로 구성한다.
이와같이 구성된 본 발명의 동작 및 작용효과에 대하여 상세히 설명하면 다음과 같다.
영상신호와 음성신호가 시간적으로 다중화되어서 전송되고, 각각 다른 경로를 통해서 복원되기 때문에 최종 출력단에서 출력되는 시간이 일치하지 않을 가능성이 높다.
따라서, 영상신호와 음성신호가 최종출력에 나타나는 시간의 일치 여부를 판단할 수 있도록 송신측에서 PTS(Presentation Time Stamp)라는 정보를 보낸다. 이 PTS는 90㎒의 클럭으로 시간이 측정된 것으로, 자세한 것은 ISO/IEC 13818-1의 규격을 참조하면 알 수 있다.
이때 수신측에서는 같은 PTS를 갖는 영상신호와 음성신호가 같은 시간에 출력되도록 조절해야 한다.
이와 같은 조절기능을 영상/음성 동기제어 또는 립-싱크(Lip Sync) 제어라 한다.
따라서, 본 발명은 음성출력 클럭주파수를 디지탈적으로 제어하여 영상/음성 동기제어를 한다.
종래 구성에서 18.432㎒ 클럭(도1에서 발진기(900) 또는 도2에서 제어전압 발진기(910))이 음성출력 속도를 결정하는데, 이 주파수는 다음과 같은 의미가 있다.
48㎒로 샘플링된 16비트의 스테레오 신호를 시리얼로 출력(PCM 출력) 하려면 1.536㎒의 클럭이 필요한데, 클럭의 정밀도를 높이기 위해서 12분주를 하기때문에 18.432㎒의 클럭을 사용한다. 이 관계를 식으로 표현하면 아래식과 같다.
18.432㎒ =48㎒×16×2×12 .................................................(1)
상기 식(1)에서 16은 양자화 비트수, 2는 스테레오, 12는 분주비를 나타낸다.
따라서, 영상신호와 음성신호의 PTS가 차이가 나면 음성출력 클럭의 주파수를 조절하여 출력속도를 조절한다.
이와같은 기술의 동작에 대하여 도3에 의거하여 살펴보면 아래에서와 같다.
트랜스포트 디코더(100)가 입력되는 트랜스포트 스트림을 받아 디코딩하여 비디오 스트림, 오디오 스트림과 부가정보를 분리하여 출력하면, 비디오 스트림을 입력받는 비디오 디코더(200)는 54㎒ 발진기(500)를 통해 발진하여 발새되는 클럭과 엔티에스씨 엔코더(300)로 부터 공급되는 비오디오 클럭(VCLK)에 따라 비디오 스트림을 디코딩하여 원래의 영상신호로 신장시켜 엔티에스씨 엔코더(300)로 출력한다.
그러면, 상기 엔티에스씨 엔코더(300)는 27㎒ 발진기(400)로 부터의 클럭에 맞추어 복원된 영상신호를 엔코딩하여 아날로그의 복합영상신호(CVBS)로 바꾸어 출력하여 티브이(TV)나 모니터를 통해 화상으로 디스플레이하도록 함과 아울러 수직동기신호(V-SYNC)를 오디오 디코더(600)로 출력한다.
이때 PTS와 같은 부가정보를 입력받은 호스트 마이크로프로세서(800)는 비디오의 출력 속도와 오디오의 출력속도를 맞추기 위한 제어값을 콘트롤버스를 통해 클럭 콘트롤러(1000)로 출력한다.
그러면, 클럭 콘트롤러(1000)는 18.450㎒ 발진기(1100)로 부터 발진되어 발생되는 클럭을 입력클럭(CLKin)으로 하고, 이 입력클럭(CLKin)을 호스트 마이크로프로세서(800)로 부터의 제어값으로 출력 클럭(CLKout)의 주파수를 조절한다.
이렇게 조절된 출력 클럭(CLKout)을 오디오 디코더(600)로 제공하면, 상기 오디오 디코더(600)는 트랜스포트 디코더(100)를 통해 분리된 오디오 스트림을 디코딩하여 엔티에스씨 엔코더(300)로 부터의 수직동기신호(V-SYNC)에 동기시키고, 클럭 콘트롤러(1000)를 통해 조절된 클럭주파수를 이용하여 오디오 출력속도를 조절하여 출력한다.
이렇게 수직동기와 비디오 출력속도와 같은 속도를 맞추어 오디오신호를 출력하면 디지탈/아날로그 변환기(700)가 입력받아 아날로그의 음성신호(R)(L)로 변환시켜 출력한다.
상기 클럭 콘트롤러(1000)의 동작에 대하여 도4에 도시한 상세도에 의거하여 살펴보면, 호스트 마이크로프로세서(800)가 클럭 콘트롤러(1000)의 레지스터(1010)에 3을 써넣은 경우를 생각해보자.
호스트 마이크로프로세서(800)가 콘트롤 버스를 통해 클럭 콘트롤러(1000)로 3을 제공하게 되면, 이를 레지스터(1010)가 입력받아 카운터(1020)의 데이타 입력단(Din)으로 출력한다.
상기 카운트(1020)의 데이타 입력단(Din)으로 로드되고 18.450㎒ 발진기(1100)에서 발생되면, 이를 클럭단(CK)을 통해 입력받아 상승에지마다 카운트한다.
즉, 전달되는 도 5a에서와 같은 클럭(CLKin)의 상승에지마다 값이 감소하여 노아게이트(1030)에서 노아링한 값이 마침내 도 5b에서와 같이, 0이 되면 이 신호는 오아게이트(1050)으로 출력됨과 아울러 피드백도어 상기 카운터(1020)의 로드(LOAD)입력단으로 전달되는데, 그 피드백되어 전달된 로드신호(LOAD)가 도 5c에서와 같이 하이가 되므로 또다시 레지스터(1010)에 있는 값 3이 카운터(1020)에 로드된다.
그러면, 오아게이트(1050)는 상기 노아게이트(1030)의 출력신호와 18.450㎒ 발진기(110)의 클럭(CLKin)을 낫 게이트(1070)(1060)통해 지연되어 전달되는 신호를 오아링하고, 이 오아링된 도 5d에서와 같은 클럭 출력(CLKout)을 내보낸다.
상기에서와 같은 동작이 반복되어 도 5d에서와 같은 클럭 출력(CLKout)이 클럭 콘트롤러(1000)를 통해 출력된다.
도5에서, 18.450㎒로 부터 발생되는 클럭(CLKin)에 4개의 상승에지가 입력될 때마다 3개의 상승에지가 클럭 출력(CLKout)에 나타난다.
따라서, 레지스터(1010)에 1000을 써넣었을 때 클럭 콘트롤러(1000)를 통해 출력되는 클럭 출력(CLKout)은 도6에서와 같이 998가 출력됨을 알수 있다.
이러한 관계를 일반적으로 말하면, 레지스터(1010)에 N이라는 값을 써넣었을때 (N+1)개의 상승에지가 18.450㎒ 발진기(1100)로 부터 클럭 콘트롤러(1000)의 입력으로 입력되면 N개의 상승에지만 클럭 출력(CLKout)으로 출력된다.
그리고, 레지스터(1010)에 써넣어지는 값 N과 클럭 콘트롤러(1000)로 부터 출력되는 클럭(CLKout) 주파수와의 관계를 살펴보자.
초기에 레지스터(1010)에 써넣어지는 값을 N0라고 하고, 클럭 콘트롤러(1000)에 입력되는 클럭(CLKin)의 주파수를 fi라 하고, 출력되는 클럭(CLKout)의 주파수를 f0라 하고, 이들의 관계를 비례식으로 쓰면,
(N0+ 1) : N0= fi: f0............................................... (2)
와 같고, 일반 수식으로 고쳐쓰면
N0fi=(N0+ 1) ................................................ (3)
와 같다. 여기서 fi를 구하면,
fi= (1 + 1/N0)f0................................................ (4)와
같다.
클럭의 주파수를 조절하기 위해서 N0값에 △만큼 변화를 가했을 경우에 대해서 생각해보자.
이때의 클럭 콘트롤러(1000)로 부터 출력되는 클럭(CLKout)의 주파수를 f0△라 하고 비례식으로 쓰면
(N0+ △ + 1) : (N0+ △) = fi: f0△ .............................. (5)
와 같고, 일반 수식으로 고쳐쓰면
(N0+ △)fi= (N0+ △ + 1)f0△ .................................... (6)
와 같다. 여기서 f0△를 구하면
와 같다. 상기 식(7)에서 식(4)의 fi값을 대입해서 풀면
와 같다. 상기 식(8)에서 N0가 1000전도로 큰 값이라면 식(8)은
f0△ (1+△/N0 2)f0.................................... (9)
와 같이 근사화 될 수 있다. N0를 1000으로 정하고, △=0일 때의 클럭 콘트롤러(1000)의 출력 클럭(CLKout) 주파수 f0가 18.432㎒가 되도록 fi를 식(4)로 부터 구하면 18.450㎒가 된다.
18.450㎒ 발진기(1100)의 주파수를 18.450432로 정하고, 클럭의 속도를 조절하지 않은 상태(△=0)에서 출력 클럭(CLKout)의 주파수가 18.432로 되기 때문에 영상과 음성이 동기화 되었을때는 종래 구성과 같은 속도로 음성이 출력된다.
음성이 영상에 비해 늦게 출력되고 있을 때 △가 0보다 큰 값이 되게하여 레지스터(1010)에 (1000+△)를 써넣으면 식(9)로 부터
f0△ = (1+10-6△)18.432㎒ ...................... (10)
와 같이 주파수가 높아짐을 알 수 있다.
따라서 △값이 양의 값이면 출력 클럭(CLKout)의 주파수가 18.432보다 높아져서 음성 출력 속도가 정규속도보다 빠르게 되고, △값이 음의 값이면 주파수가 낮아져서 출력속도가 느려지게 된다.
영상과 음성의 PTS차에 특정 함수의 연산을 행하여 △값을 구해서 레지스터(1010)에 써넣으면 음성출력 속도가 조절되어 영상/음성 동기가 맞게된다.
특정 함수의 연산을 행한다는 의미는 △=f(PTS차)의 함수관계로 △값을 구한다는 의미인데, 함수 f는 조절 응답특성을 결정짓는다. 만약 f가 상수라면 PTS차에 비례하는 △값이 구해질 것이고, f가 곡선함수라면 PTS차의 한 스텝당 △의 스텝이 영역에 따라 달라진다.
주파수가 매끄럽게 조절되게 하기 위하여 통상적으로 함수 f의 부호는 PTS차의 부호와 같고, 절대값 제곱근이 취해진 형태의 함수이다.
상기 식(10)에서 알 수 있듯이 100만분의 1의 분해능으로 클럭의 주파수를 조절할 수 있고, 종래의 피엘엘 회로로 동기 제어하는 것보다 과도응답특성을 좋게 할 수 있다.
PTS차가 많을때에는 △값을 크게하여 빨리 추적하게 하고, PTS차가 적을때는 △값을 작게하여 정교하게 조정하는 것이 가능하다.
결국, 호스트 마이크로프로세서(800)는 트랜스포트 디코더(100)로 부터 PTS를 받아 영상과 음성의 PTS차에 대한 특정함수의 연산을 행하여 음성출력 속도를 조절하기 위한 제어값을 구하여 클럭 콘트롤러(1000)로 출력하면, 상기 클럭 콘트롤러(1000)는 18.450㎒발진기(1100)으로 부터 발생되는 클럭의 주파수값을 조절하여 오디오 디코더(600)로 출력한다.
그러면, 오디오 디코더(600)는 클럭 콘트롤러(1000)로 부터 영상의 출력속도와 같은 속도로 조절된 음성출력 속도에 맞추어 트랜스포트 디코더(100)로 부터 제공된 오디오 스트림을 받아 엔티에스씨 엔코더(300)로 부터 전달되는 수직동기에 맞추어 디코딩된 오디오 데이타를 디지탈/아날로그 변환기(700)로 출력한다.
따라서, 디지탈/아날로그 변환기(700)를 통해 출력되는 스테레오 신호(R, L)는 엔티에스씨 엔코더(300)로 부터 출력되는 복합영상신호와 출력속도가 맞추어 출력된다.
상술한 바와 같이, 본 발명은 영상과 음성의 PTS차를 이용하여 영상과 음성의 출력속도를 조절하여 영상/음성의 동기를 맞춤으로써 간단한 기법으로 가능하고, 비용이 절감되며, 디지탈적으로 제어하여 과도특성을 좋게 한 효과가 있다.

Claims (2)

  1. 엠펙 트랜스포트 스트림을 입력받아 비디오 스트림, 오디오 스트림, 부가정보로 분리하는 트랜스포트 디코더와; 상기 비디오/오디오 스트림을 받아 원래의 영상/음성신호로 바꾸어 엔티에스씨 엔코더를 통해서는 복합영상신호를, 디지탈/아날로그 변환기를 통해서는 음성신호를 출력하는 비디오/오디오 디코더로 이루어진 엠펙 디코딩 시스템에 있어서, 상기 부가정보에 들어있는 영상과 음성의 PTS(Presentation Time Stamp)차를 구하여 음성출력 속도를 조절하기 위한 제어값을 출력하는 호스트 마이크로프로세서와; 상기 호스트 마이크로프로세서의 제어값에 따라 입력되는 클럭의 주파수를 조절하여 상기 오디오 디코더로 출력하는 클럭 콘트롤러와; 상기 클럭 콘트롤러로 클럭을 제공하는 18.450㎒ 발진기를 더 포함하여 이루어짐을 특징으로 하는 영상/음성 동기제어 가능한 엠펙 디코딩 시스템.
  2. 제1항에 있어서, 클럭 콘트롤러는 호스트 마이크로프로세서로 부터 전송되어 온 값을 저장하는 레지스터와; 상기 레지스터로 부터 데이타 전송시 클럭단으로 입력되는 클럭의 상승에지마다 카운트값을 감소시키는 카운터와; 상기 카운터의 출력값을 노아링하여 출력함과 아울러 상기 카운터의 로드값으로 피드백하는 노아게이트와; 입력되는 클럭을 받아 일정시간 지연시키는 지연수단과; 상기 노아게이트와 지연수단의 출력값을 오아링하여 원하는 클럭을 출력하도록 하는 오아게이트로 구성함을 특징으로 하는 영상/음성 동기제어 가능한 엠펙 디코딩 시스템.
KR1019960049033A 1996-10-28 1996-10-28 영상/음성 동기제어 가능한 엠펙 디코딩 시스템 KR100186447B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960049033A KR100186447B1 (ko) 1996-10-28 1996-10-28 영상/음성 동기제어 가능한 엠펙 디코딩 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960049033A KR100186447B1 (ko) 1996-10-28 1996-10-28 영상/음성 동기제어 가능한 엠펙 디코딩 시스템

Publications (2)

Publication Number Publication Date
KR19980029712A KR19980029712A (ko) 1998-07-25
KR100186447B1 true KR100186447B1 (ko) 1999-04-15

Family

ID=19479225

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960049033A KR100186447B1 (ko) 1996-10-28 1996-10-28 영상/음성 동기제어 가능한 엠펙 디코딩 시스템

Country Status (1)

Country Link
KR (1) KR100186447B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010000880A (ko) * 2000-10-25 2001-01-05 이용범 음성/영상신호 통합 처리를 위한 원칩 마이크로프로세서

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100479329B1 (ko) * 2001-12-24 2005-03-30 한국전자통신연구원 동작주파수 및 구동전압 변동을 이용한 ｍｐｅｇ 디코딩 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010000880A (ko) * 2000-10-25 2001-01-05 이용범 음성/영상신호 통합 처리를 위한 원칩 마이크로프로세서

Also Published As

Publication number Publication date
KR19980029712A (ko) 1998-07-25

Similar Documents

Publication Publication Date Title
JP3976759B2 (ja) 音声信号と映像信号を同期させる装置
EP0716547B1 (en) Audio/video synchronizer
KR100291492B1 (ko) 압축비디오신호용동기화장치
JP3932059B2 (ja) 信号処理装置
US5381181A (en) Clock recovery apparatus as for a compressed video signal
US5699392A (en) Method and system for the recovery of an encoder clock from an MPEG-2 transport stream
US6583821B1 (en) Synchronizing apparatus for a compressed audio/video signal receiver
US6175385B1 (en) Digital PLL circuit for MPED stream and MPEG decoder having the digital PLL circuit
US20070091935A1 (en) Reference clock recovery circuit and data receiving apparatus
KR100984818B1 (ko) 버퍼 연산을 사용하는 디지털 환경에서 오디오와 비디오간의 립싱크를 결정하기 위한 방법 및 시스템
US20090128698A1 (en) Audio synchronizer for digital television broadcast
US7253844B2 (en) Method and arrangement for synchronising on-screen display functions during analog signal reception
KR100186447B1 (ko) 영상/음성 동기제어 가능한 엠펙 디코딩 시스템
JPH06326968A (ja) ビデオ信号同期装置
CA2313979C (en) Synchronizing apparatus for a compressed audio/video signal receiver
MXPA05004340A (es) Un metodo y sistema para mantener la sincronizacion de borde.
JP2010506538A (ja) マルチメディアシステムにおける、最小数の水晶を用いたクロック発生
KR100311464B1 (ko) 디지탈티브이의오디오/비디오동기장치
JP4026556B2 (ja) データ伝送装置
US20020042708A1 (en) Method and apparatus for outputting a datastream processed by a processing device
KR20000052437A (ko) 에이치오유티 위치 제어 회로
KR100348240B1 (ko) 엔씨오를이용한피티에스/디티에스콘트롤러
JPH08280008A (ja) 符号化方法及び装置
JPH11331117A (ja) 位相制御装置
KR100370073B1 (ko) 디지털 방송의 ｖｃｒ 녹화용 출력을 위한 프레임 싱크제어 장치 및 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091127

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee