JP2010506538A - マルチメディアシステムにおける、最小数の水晶を用いたクロック発生 - Google Patents

Abstract

第１の回路および第２の回路を含む装置である。第１の回路は、（ｉ）オーディオ／ビデオデータ、（ｉｉ）ビデオプレゼンテーションタイムスタンプ、および（ｉｉｉ）オーディオプレゼンテーションタイムスタンプを有するトランスポートストリームを供給するように構成してもよい。第２の回路は、１つまたは複数の位相ロックループ回路および制御回路を有してもよい。制御回路は、位相ロックループ回路の１つまたは複数における分数分周器を調整することによって、オーディオ／ビデオデータの再生を同期させるように構成してもよい。
【選択図】図１

Description

本発明は、一般に、クロック発生回路に関し、特に、マルチメディアシステムで用いるのに適し得る、最小数の水晶でクロック発生器を実現するための方法および／または装置に関する。

ＤＶＤレコーダ、ＤＶＤプレーヤまたはセットトップボックスなどの従来の家庭用電子製品には、多数のクロック源がある。従来システムにおいて、クロック源の全ては、個々の水晶から発生させる必要がある。

個々の水晶から多数のクロック信号を発生させることの不都合には、（ｉ）コストの増加、（ｉｉ）全ての水晶が、２つのデータピンおよび２つの電力／グランドピンを必要とすること、（ｉｉｉ）ＰＣ基板スペースの増加、（ｉｖ）電力消費の増加、（ｖ）異なる水晶発振器間のクロストーク、および（ｖｉ）クロック周波数をチューニングする外部電圧制御発振器の必要性が含まれる。

最小数の水晶を用いて多数のクロック信号を発生させることが望ましいであろう。

本発明は、第１の回路および第２の回路を含む装置に関する。第１の回路は、（ｉ）オーディオ／ビデオデータ、（ｉｉ）ビデオプレゼンテーションタイムスタンプ、および（ｉｉｉ）オーディオプレゼンテーションタイムスタンプを有するトランスポートストリームを供給するように構成してもよい。第２の回路は、１つまたは複数の位相ロックループ回路および制御回路を有してもよい。制御回路は、位相ロックループ回路の１つまたは複数における分数分周器を調整することによって、オーディオ／ビデオデータの再生を同期させるように構成してもよい。

本発明の目的、特徴および利点には、（ｉ）複数のクロック信号を発生させることが可能で、（ｉｉ）最小数の水晶を用いることができ、かつ／または（ｉｉｉ）容易に実現が可能なクロック発生回路を提供することが含まれる。

本発明の、これらおよび他の目的、特徴および利点は、次の詳細な説明ならびに添付の特許請求の範囲および図面から明らかになろう。

システムのブロック図である。 システムの詳細図である。 システムのより詳細な図である。 本発明による、ビデオおよびオーディオデータを送信する際に用いられる受信機および送信機システムの図である。 本発明による受信機および送信機のより詳細な図である。 オーディオ／ビデオ同期化のための流れ図である。 受信機および送信機同期化のための流れ図である。

図１を参照すると、システム１００のブロック図が示されている。回路１００には、一般に、ブロック（または回路）１０２およびブロック（または回路）１０４が含まれる。回路１０２は、複数の水晶を用いて実現してもよい。回路１０４は、グローバルクロック発生回路として実現してもよい。水晶のそれぞれは、特定の周波数で動作するベースクロック信号を発生させてもよい。例えば、回路１０２は、信号（例えばＦＲＥＱ１）を供給可能な出力部１０６および信号（例えばＦＲＥＱ２）を供給可能な出力部１０８を有してもよい。信号ＦＲＥＱ１および信号ＦＲＥＱ２が示されているが、特定の実装の設計基準を満たすために、２を超える信号を回路１０２によって実現してもよい。

回路１０４は、信号ＦＲＥＱ１を受信可能な入力部１１０および信号ＦＲＥＱ２を受信可能な入力部１１２を有してもよい。回路１０４は、多数の動作クロック信号を供給可能な多数の出力部１１４ａ〜１１４ｎを有してもよい。システム１００は、複数の周波数の１つでそれぞれ動作する様々な動作クロック信号を発生させるために、最小数の水晶および／または発振器だけを用いて実現してもよい。

図２を参照すると、システム１００の詳細図が示されている。グローバルクロック発生回路１０４には、一般に、ブロック（または回路）１５０、ブロック（または回路）１６０およびブロック（または回路）１６６が含まれる。回路１５０は、位相ロックループ回路として実現してもよい。回路１６０は、選択回路として実現してもよい。回路１６６は、コントローラとして実現してもよい。コントローラ１６６は、信号（例えばＣＴＲＬ）を供給可能な出力部１７０を有してもよい。ＰＬＬ回路１５０は、信号ＣＴＲＬを受信可能な入力部１７２を有してもよい。ＰＬＬ回路１５０は、信号（例えばＣ１）を供給可能な出力部１７４、信号（例えばＣ２）を供給可能な出力部１７８、および信号（例えばＣ３）を供給可能な出力部１８２を有してもよい。選択回路１６０は、信号Ｃ１を受信可能な入力部１７６、信号Ｃ２を受信可能な入力部１８０、および信号Ｃ３を受信可能な入力部１８４を有してもよい。ＰＬＬ回路１５０には、一般に、多数のＰＬＬ１５０ａ〜１５０ｎが含まれる。

一般に、各ＰＬＬ１５０ａ〜１５０ｎは、分数ＰＬＬとして実現してもよい。分数ＰＬＬは、信号ＦＲＥＱ１およびＦＲＥＱ２の上で水晶１０２によって供給される入力周波数を非整数単位で調整してもよい。各ＰＬＬ回路１５０ａ〜１５０ｎを分数ＰＬＬとして実現することによって、設計者は、１５０ａ〜１５０ｎのＰＬＬ回路のいずれか１つによって発生されるクロック信号をオンザフライで調整可能である。一例において、コントローラ１６６は、各ＰＬＬ回路１５０ａ〜１５０ｎの分数周波数を調整することによって、出力部１１４ａ〜１１４ｎにおける１つまたは複数のクロック信号を加速または減速してもよい。水晶１０２によって供給される周波数は、一定のままであってもよく、他方で、分数ＰＬＬの周波数を調整して、クロック信号を加速または減速してもよい。信号ＣＴＲＬは、任意の１つまたは複数のＰＬＬ１５０ａ〜１５０ｎに選択的に適用してもよい。バスを用いて、コントローラ１６６をＰＬＬ１５０ａ〜１５０ｎに結合してもよい。バスは、マルチビットバスとして実現してもよい。一例において、コントローラ１６６は、マルチビットバスで送信される対応するビット値に基づいて、ＰＬＬ１５０ａ〜１５０ｎの周波数を選択的に増加または低減してもよい。分数ＰＬＬとしてＰＬＬ１５０ａ〜１５０ｎを実現することによって、システム１００は、異なる周波数を提供するクロック信号を出力部１１４ａ〜１１４ｎにおいて供給する一方で、最小数の水晶を維持することが可能になる。

図３を参照すると、システム１００のより詳細な図が示されている。回路１０２は、水晶１４０および水晶１４２として実現してもよい。２つの水晶が示されているが、特定の実装の設計基準を満たすために、２を超える水晶を実現してもよい。図示の例において、水晶１４０は、複数の周波数（例えば、２４、２４．５７６または２７ＭＨｚ）のいずれかで動作するように選択してもよい。出力部１１４ａ〜１１４ｎにおいて必要とされる特定の周波数に基づいて、特定の動作速度を選択してもよい。図示の例において、固定周波数（例えば１２ＭＨｚ）で動作する水晶１４２が示されている。１２ＭＨｚの水晶が示されているが、水晶１４２の特定の動作周波数は、特定の実装の設計基準を満たすために変更してもよい。回路１４４は、水晶１４０の安定化を促進するように実現してもよい。回路１４６は、水晶１４２を安定化するように実現してもよい。ブロック（または回路）１４８は、選択回路として実現してもよい。選択回路１４８は、信号ＦＲＥＱ２として、水晶１４０または水晶１４２から信号を選択してもよい。選択回路１４８は、選択信号（例えばＳＥＬ１）に応答してもよい。

ＰＬＬ１５０ａ〜１５０ｎは、セットトップボックスに関連して用いられる様々な異なる機能のためのクロック信号を、出力部１１４ａ〜１１４ｎにおいて供給してもよい。選択回路１６０には、一般に、複数のマルチプレクサ１６２ａ〜１６２ｎおよび複数の分周回路１６４ａ〜１６４ｎが含まれる。マルチプレクサ１６２ａ〜１６２ｎのそれぞれを用いて、分周回路１６４ａ〜１６４ｎの１つに信号を供給してもよい。例えば、ＰＬＬ１５０ｃおよびＰＬＬ１５０ｄから信号を受信するマルチプレクサ１６２ａが示されている。選択信号（例えばＳＥＬ２）を用いて、分周器１６４ａに供給される２つの信号の１つを選択してもよい。２つの入力部の選択回路１６２ａが示されているが、３つ（またはさらに多く）の入力部の選択回路を実現してもよい。かかる実装において、選択信号ＳＥＬ２は、マルチビット選択信号として実現してもよい。同様に、ＰＬＬ１５０ｂからの信号およびＰＬＬ１５０ｃからの信号を受信する選択回路１６２ｎが示されている。マルチプレクサ１６２ｎは、選択信号（例えばＳＥＬ３）に応じてもよい。ＰＬＬ回路１５０ａ〜１５０ｎのそれぞれは、一般に、複数の中間信号（例えば、ＩＮＴａ−ＩＮＴｎ）の１つを供給する。例えば、ＰＬＬ１５０ａは、信号ＩＮＴａを供給してもよく、ＰＬＬ１５０ｂは、信号ＩＮＴｂを供給してもよく、ＰＬＬ１５０ｎは、信号ＩＮＴｎを供給してもよい。一例において、システム１００は、セットトップボックスとして実現してもよい。システム１００は、送信機（例えばヘッドエンド）（図示せず）からシステムトランスポートストリームを受信するように構成してもよい。システムトランスポートストリームには、ビデオ／オーディオデータ、システムタイムクロックスタンプおよびオーディオ／ビデオプレゼンテーションタイムスタンプを含んでもよい。システムタイムクロックスタンプおよびオーディオ／ビデオプレゼンテーションタイムスタンプは、オーディオ／ビデオデータの再生に関連するタイミング情報を提供してもよい。

ＰＬＬ１５０ａ〜１５０ｎは、整数および／または分数ＰＬＬとして実現してもよい。ＰＬＬ１５０ａ〜１５０ｎを用いて、様々な所望のクロック信号を発生させてもよい。各ＰＬＬ１５０ａ〜１５０ｎが分数であってもよい（例えば、特定の発振周波数の整数でない様々な周波数を発生させるようにプログラム可能である）ので、周波数は、ＰＬＬの分数分周回路を変更することによって、オンザフライで調整してもよい。

出力部１１４ａ〜１１４ｎにおいて供給される動作クロック信号は、様々な設計目標を満たすことが可能である。例えば、ＰＬＬ１５０ａ（または出力部１１４ａ〜１１４ｎのいずれか）は、ファイアワイヤ（登録商標）システムにおいて用い得るクロック信号を出力部１１４ａにおいて供給可能である。ファイアワイヤは、通常、３９３．２１６ＭＨｚで動作するクロック信号を用いるが、この信号は、通常、２４．５７６ＭＨｚの周波数を有する水晶から発生される。ＰＬＬ１５０ａは、整数ＰＬＬとして実現してもよい。ＰＬＬ１５０ａは、２４．５７６ＭＨｚの基準周波数を供給する水晶１４０に応じて、ファイアワイヤクロック信号を発生させてもよい。

別の例において、ＰＬＬ１５０ｅは、ＳＤＲＡＭに適したクロック信号（または信号ＳＤＲＡＭ＿ＣＬＫ）を発生させてもよい。一般に、ＳＤＲＡＭにとっては正確な周波数に対する制約がない。しかしながら、通常、ＳＤＲＡＭ部によって可能とされる最大周波数を用いることが望ましい。かかる周波数は、通常、１６６ＭＨｚ、２００ＭＨｚ、２６６ＭＨｚ等である。ＰＬＬ１５０ｅは、分数ＰＬＬとして実現してもよい。水晶１４０の周波数は、任意に設定してもよい。水晶１４０の正確な周波数は、特定の実装の設計基準を満たすために、変更してもよい。一例において、ＰＬＬ１５０ｅは、２４．５７６ＭＨｚの周波数で動作する水晶１４０に応じて、信号ＳＤＲＡＭ＿ＣＬＫを発生させてもよい。ＰＬＬ１５０ｂは、システムクロックを発生させてもよい。システムクロックを用いて、組み込みプロセッサおよびＤＳＰを駆動してもよい。システムクロックの典型的な周波数は、ＳＤＲＡＭクロックのクロックと同様の周波数を有してもよい。実装によっては、システムクロックは、処理能力を向上させるかまたは処理能力を低減させるために、ＳＤＲＡＭクロックとは異なる周波数を有してもよい。

別の例において、ＰＬＬ１５０ｃ（またはビデオＰＬＬ）は、ビデオクロック信号（または信号ＶＩＯおよびＤＥＮＣ）を発生させてもよい。通常、ビデオＰＬＬ１５０ｃは、７４．２５ＭＨｚ、７４．２５／１．００１ＭＨｚまたはこれらの周波数の任意の倍数の範囲で高精細度ビデオ周波数用に用いられる信号を発生させてもよい。ビデオＰＬＬ１５０ｃは、２４．５７６ＭＨｚの周波数を有する基準水晶に基づいてビデオクロック信号を発生させてもよい。標準精細度周波数に対しては、５４ＭＨｚ、１０８ＭＨｚまたは２１６ＭＨｚベースのビデオクロック信号である。

別の例において、回路１０４は、ユニバーサルシリアルバス（ＵＳＢ）クロックを発生させてもよい。システム１００がＵＳＢ１．０を用いる場合には、１２ＭＨｚ、２４ＭＨｚまたは４８ＭＨｚのクロック信号が必要とされる可能性がある。かかる周波数は、分周回路１６４ｎを用いて、２１６ＭＨｚクロック信号を４．５、９または１８で分周することによって発生させてもよい。分周回路１６４ｎでクロック信号を分周することによって、アナログ回路を必要としなくてもよい。別のアプローチは、システムクロックまたはＳＤＲＡＭクロックを１２ＭＨｚ信号の倍数で動作させ、かつ細分して、ＵＳＢ１．０クロックを発生させることである。

別の例において、ＰＬＬ１５０ｄ（またはオーディオＰＬＬ）は、オーディオクロック信号（または信号オーディオ入力および出力（ＡＩＯ））を発生させてもよい。別の例において、ＰＬＬ１５０ｎ（またはビデオデコーダＰＬＬ）は、デコーダクロック信号（またはビデオデコーダＣＬＫ）を発生させてもよい。かかる例において、ビデオデコーダ（例えば、ＮＴＳＣ、ＰＡＬデコーダ等）は、２４．５７６ＭＨｚで動作してもよい。２４．５１６ＭＨｚは、システム１００において水晶１４０から直接発生させてもよい。

別の例において、ＰＬＬ１５０ｆは、ＵＳＢ２．０クロックを発生させてもよい。ＵＳＢ２．０が必要な場合には、ＰＬＬ１５０ｆは、ＵＳＢ２．０クロックを発生させてもよい。ＵＳＢ２．０クロックは、１２ＭＨｚまたは２４ＭＨｚの水晶に基づいてもよい。システムがファイアワイヤを用いないか、またはビデオデコーダ信号が必要でない場合には、水晶１５６は、１２または２４ＭＨｚに変更してもよい。しかしながら、そうでない場合には、専用の水晶および発振器を追加してもよい。

コントローラ１６６は、ＰＬＬ１５０ａ〜１５０ｎのいずれかに対して、（分数ＰＬＬの値を変更することによって）周波数をオンザフライで調整してもよい。一例において、ビデオＰＬＬ１５０ｃは、２１６ＭＨｚ（例えば２４．５７６ＭＨｚ＊８．７８９０６２５）に等しいビデオクロック信号を発生させてもよい。別の例において、コントローラ１６６は、ビデオＰＬＬ１５０ｃの分数値を８．７８から８．７９に調整して、ビデオクロック信号を加速してもよい。別の例において、コントローラ１６６は、ビデオＰＬＬ１５０ｃの分数値を８．７８から８．７７に調整して、ビデオクロック信号を減速してもよい。ビデオＰＬＬ１５０ｃは、システムトランスポートストリームのヘッドエンドレートと一致するように、（コントローラ１６６を介して）ビデオクロック信号の周波数をオンザフライで調整してもよい。送信機（例えばヘッドエンド）と受信機（例えばセットトップボックス）との間のビデオおよびオーディオデータの同期は、図４〜７に関連して、より詳細に説明する。

従来システムは、クロック周波数をビデオＰＬＬ１５０ｃに供給するために単一の水晶を用いる場合がある。かかる従来システムは、外部発振器を必要とする可能性がある。外部発振器は、システムトランスポートストリームのヘッドエンドレートの周波数と一致するように、調整する必要があり得る。システム１００は、外部発振器および余分な水晶を必要としなくてもよいので、従来のアプローチに勝るコスト削減を提供可能である。一般に、従来のセットトップボックスには、システム１００に示す水晶の数より多くの水晶が含まれる可能性がある。かかる従来のセットトップボックスは、（ｉ）ＵＳＢ、（ｉｉ）ファイアワイヤ、および（ｉｉｉ）ビデオ用途のために専用の水晶を必要とする可能性がある。

一般に、水晶１４０および１４２の速度は、予め選択してもよい。例えば、２４ＭＨｚ、２４．５７６ＭＨｚまたは２７ＭＨｚで動作する水晶１４０が示されている。設計者は、水晶１４０が動作するための、特定のシステムにとって最適であるような１つの周波数を選択してもよい。例えば、システムが、ファイアワイヤだけを必要とし、ＵＳＢ２．０を必要としない場合には、２４．５７６ＭＨｚの動作速度が最適であろう。２４．５７６ＭＨｚは、ファイアワイヤの周波数であり、その結果、分数ＰＬＬを用いて、ビデオおよびオーディオ用のクロック信号を発生させてもよい。別の例において、ＵＳＢ１．０用のクロックは、２１６ＭＨｚのビデオクロック信号を９で分周することによって得られる。別の例では、ＵＳＢ２．０を備えているが、ファイアワイヤを備えていないシステムにおいて、２４ＭＨｚの動作速度を選択してもよい。

一般に、単一のＰＬＬは、セットトップボックスなどの複雑なシステムには適していない場合がある。なぜなら、ＰＬＬは、一度に１つの周波数しか発生できないからである。複雑なシステムは、全ての周波数がいつでも連続的に利用可能であることを必要とする可能性がある。例えば、ビデオおよびオーディオクロック信号は、オンザフライで調整する必要があることが多い。調整可能な分数ＰＬＬと共に単一の水晶を用いて、かかる調整を実行してもよい。例えば、ビデオクロック信号は、２４．５７６ＭＨｚクロックに８．７８９０６２５を掛けて２１６ＭＨｚを得ることによって発生させてもよい。ビデオクロックの加速として８．７８から８．７９へのオンザフライでの変更を用いるか、または減速用に８．７７に下降させ、ヘッドエンドレートと一致させてもよい。かかるシステムは、ビデオ専用の個別水晶の必要性をなくすであろう。かかるシステムはまた、外部発振器の必要性および／または周波数を一致させるために外部発振器をチューニングする必要性をなくすであろう。本発明は、通常、少なくとも１つの発振器および水晶のコストを節約する。

図４を参照すると、本発明を組み込むことが可能な送信機／受信機システムの図が示されている。システム２００には、一般に、送信機（またはヘッドエンド）２０２および受信機２０４が含まれる。送信機は、信号（例えばＴＲＡＮＳＰＯＲＴ＿ＳＴＲＥＡＭ）を供給する出力部２０６を有してもよい。信号ＴＲＡＮＳＰＯＲＴ＿ＳＴＲＥＡＭは、受信機２０４の入力部２０８に供給してもよい。送信機２０２は、ヘッドエンドとして実現してもよい。受信機２０４は、セットトップボックスとして実現してもよい。受信機２０４は、衛星受信ボックスとして実現してもよい。送信機２０２は、信号ＴＲＡＮＳＰＯＲＴ＿ＳＴＲＥＡＭ上で多重オーディオおよびビデオデータを供給してもよい。信号ＴＲＡＮＳＰＯＲＴ＿ＳＴＲＥＡＭにはまた、システムタイムクロック（ＳＴＣ）スタンプおよびオーディオ／ビデオプレゼンテーションタイムスタンプを含んでもよい。ビデオプレゼンテーションタイムスタンプは、ビデオデータの再生用のタイミング情報を提供してもよい。オーディオプレゼンテーションタイムスタンプは、オーディオデータの再生用のタイミング情報を提供してもよい。システム２００は、（ｉ）送信機２０２と受信機２０４との間の信号ＴＲＡＮＳＰＯＲＴ＿ＳＴＲＥＡＭの送信、および（ｉｉ）受信機２０４におけるオーディオおよびビデオデータの再生を同期させてもよい。

図５を参照すると、システム２００のより詳細な図が示されている。ブロック（または回路）２０６、ブロック（または回路）２０８、ブロック（または回路）２１０、ブロック（または回路）２１２、コントローラ１６６ａ、オーディオＰＬＬ１５０ｄ、ブロック（または回路）２１４、ブロック（または回路）２１６、コントローラ１６６ｂ、ブロック（または回路）２１８、およびビデオＰＬＬ１５０ｃを含む受信機２０４が示されている。回路２０６は、オーディオ／ビデオデコーダとして実現してもよい。回路２０８は、ビデオプレゼンテーションタイムスタンプ（ＰＴＳ）レジスタとして実現してもよい。回路２１０は、オーディオＰＴＳレジスタとして実現してもよい。回路２１２は、比較器として実現してもよい。回路２１４は、ＳＴＣレジスタとして実現してもよい。回路２１６は、比較器として実現してもよい。回路２１８は、システムタイムクロック（ＳＴＣ）カウンタ２１８として実現してもよい。

一般に、システム２００は、Ａ／Ｖ同期化を実行してもよい。ビデオＰＬＬ１５０ｃは、ビデオクロック信号をビデオ／オーディオデコーダ２０６に供給してもよい。ビデオ／オーディオデコーダ２０６は、ビデオクロック信号のレートに基づいて、符号化されたビデオデータおよびビデオプレゼンテーションタイムスタンプを信号ＴＲＡＮＳＰＯＲＴ＿ＳＴＲＥＡＭから復号化してもよい。オーディオＰＬＬ１５０ｄは、オーディオクロック信号をオーディオデコーダ２０６に供給してもよい。ビデオ／オーディオデコーダ２０６は、オーディオクロック信号のレートに基づいて、符号化されたオーディオデータおよびオーディオプレゼンテーションタイムスタンプを復号化してもよい。ビデオフレームが、信号ＴＲＡＮＳＰＯＲＴ＿ＳＴＲＥＡＭで表示および転送される場合には、ビデオプレゼンテーションタイムスタンプは、オリジナルのビデオストリームから抽出してもよい。ビデオプレゼンテーションタイムスタンプは、ビデオＰＴＳレジスタ２０８に記憶してもよい。オーディオフレームが、信号ＴＲＡＮＳＰＯＲＴ＿ＳＴＲＥＡＭで表示および転送される場合には、オーディオプレゼンテーションタイムスタンプは、オリジナルのオーディオストリームから抽出してもよい。オーディオプレゼンテーションタイムスタンプは、オーディオＰＴＳレジスタに記憶してもよい。

比較器２１２は、表示されるビデオまたはオーディオの全てのフレームに対して、特定のフレームでビデオデータと共に到着した、ビデオＰＴＳレジスタ２０８に記憶されたビデオプレゼンテーションタイムスタンプを、特定のフレームでオーディオデータと共に到着した、オーディオＰＴＳレジスタ２１０におけるオーディオプレゼンテーションタイムスタンプと比較してもよい。オーディオプレゼンテーションタイムスタンプが、ビデオプレゼンテーションタイムスタンプからドリフトして離れる場合には、コントローラ１６６ａは、オーディオＰＬＬ１５０ｄの分数分周器を調整して、オーディオＰＬＬ周波数をわずかにチューンアップまたはチューンダウンしてもよい（例えば、オーディオ復号化プロセス中にオーディオクロック信号の周波数を調整する）。オーディオＰＬＬ１５０ｄは、コントローラ１６６ａによってチューニングされることに応じて、オーディオクロック信号を調整してもよい。ビデオ／オーディオデコーダ２０６は、新しいオーディオクロック信号のレートに基づいて、オーディオデータを復号化し、オーディオプレゼンテーションタイムスタンプを抽出してもよい。それに応じて、オーディオプレゼンテーションタイムスタンプおよびビデオプレゼンテーションタイムスタンプは、互いに経時的に同期され得る。

一般に、ビデオデータレートは、オーディオデータレートよりはるかに高くなる可能性がある。ビデオデータおよびオーディオデータは、送信機２０２によってパケットで送信してもよい。より高いビデオデータレートゆえに、オーディオデータパケット数よりも多数のビデオデータパケットが、受信機２０４によって受信され得る。ＭＰＥＧエンコーダ（図示せず）は、ビデオおよびオーディオデータ用に別々にプレゼンテーションタイムスタンプを生成してもよい。ビデオＰＬＬ１５０ｃがオーディオＰＬＬ１５０ｄと別個なので、ビデオおよびオーディオＰＬＬの対応する周波数は、互いからドリフトして離れる可能性がある。システム２００は、（コントローラ１６６ａを介して）オーディオＰＬＬ１５０ｄの周波数を調整して、ドリフトを低減してもよい。ビデオおよびオーディオプレゼンテーションタイムスタンプは、（ｉ）再生用に正確な順序で、オーディオおよびビデオデータパケットを組み立て、かつ（ｉｉ）ビデオおよびオーディオプレゼンテーションタイムスタンプをチューニングして、ビデオおよびオーディオプレゼンテーションタイムスタンプが確実に互いに同期するための機構を提供する。

別の例において、コントローラ１６６ａは、ビデオＰＬＬ１５０ｃの分数分周器を調整して、ビデオＰＬＬ周波数をわずかにチューンアップまたはチューンダウンしてもよい（例えば、ビデオ復号化プロセス中にビデオクロック信号の周波数を調整する）。ビデオＰＬＬ１５０ｃは、コントローラ１６６ａによってチューニングされることに応じて、ビデオクロック信号を調整してもよい。ビデオ／オーディオデコーダ２０６は、新しいビデオクロック信号のレートに基づいて、ビデオデータを復号化し、ビデオプレゼンテーションタイムスタンプを抽出してもよい。それに応じて、ビデオプレゼンテーションタイムスタンプおよびオーディオプレゼンテーションタイムスタンプは、互いに経時的に同期され得る。ビデオＰＬＬ１５０ｅまたはオーディオＰＬＬ１５０ｄのどちらかのための周波数の制御は、特定の実装の設計基準を満たすために変更してもよい。

システム２００は、ヘッドエンド機器２０２と受信機（またはセットトップボックス）２０４との間で、オーディオおよびビデオデータの再生を同期させてもよい。受信機２０４が信号ＴＲＡＮＳＰＯＲＴ＿ＳＴＲＥＡＭを受信すると、ＳＴＣスタンプを抽出し、ＳＴＣレジスタ２１４に記憶してもよい。一例において、ビデオＰＬＬ１５０ｃは、ビデオクロック信号をＳＴＣカウンタ２１８に供給してもよい。ＳＴＣカウンタ２１８は、ＳＴＣスタンプのローカルバージョンを生成し、ＳＴＣカウンタ２１８に記憶してもよい。一般に、受信機２０４は、２７ＭＨｚクロック信号を用いて、ＳＴＣカウンタ２１８を駆動してもよい。それに応じて、ＳＴＣカウンタ２１８は、２７ＭＨｚクロック信号に基づいて、ＳＴＣスタンプのローカルバージョンを生成してもよい。ＳＴＣスタンプのローカルバージョンを駆動および生成するために用いられる特定の周波数は、特定の実装の設計基準を満たすために変更してもよい。送信機２０２は、信号ＴＲＡＮＳＰＯＲＴ＿ＳＴＲＥＡＭの上で送信されるＳＴＣスタンプを生成するために、２７ＭＨｚクロックを用いてカウンタ（図示せず）を駆動してもよい。信号ＴＲＡＮＳＰＯＲＴ＿ＳＴＲＥＡＭの上でＳＴＣスタンプを生成するカウンタを駆動するために用いられる特定の周波数は、特定の実装の設計基準を満たすために変更してもよい。

別の例において、オーディオＰＬＬ１５０ｄは、オーディオクロック信号でＳＴＣカウンタ２１８を駆動してもよい。ＳＴＣカウンタ２１８は、オーディオクロック信号のレートに基づいて、ＳＴＣスタンプのローカルバージョンを生成および記憶してもよい。比較器２１６は、所定の時間に、ＳＴＣレジスタ２１４に記憶されたＳＴＣスタンプをＳＴＣカウンタ２１８に記憶されたローカルＳＴＣスタンプと比較してもよい。ＳＴＣスタンプのローカルバージョンが、記憶されたＳＴＣスタンプからドリフトして離れる場合には、コントローラ１６６ｂは、ローカルＳＴＣスタンプおよび抽出されたＳＴＣスタンプが経時的に同期されるように、ビデオＰＬＬ１５０ｃの分数分周器を調整してもよい。オーディオＰＬＬ１５０ｄが、ＳＴＣカウンタ２１８を駆動するために用いられる場合には、コントローラ１６６ｂは、ローカルＳＴＣスタンプが、抽出されたＳＴＣスタンプからドリフトして離れるときに、オーディオＰＬＬ１５０ｄの分数分周器を調整してもよい。一般に、受信機および送信機の同期化なしでは、受信機２０４は、オーバーフローまたはアンダーフロー状態の多数の入力／出力バッファを有する可能性がある。

図６を参照すると、オーディオ／ビデオ同期化プロセスを示す流れ図（または方法）３００が示されている。方法３００には、一般に、状態３０２、状態３０４、状態３０６、状態３０８、決定状態３１０、および状態３１２が含まれる。状態３０４は、ビデオプレゼンテーションタイムスタンプをビデオＰＴＳレジスタ２０８に記憶してもよい。状態３０６は、オーディオプレゼンテーションタイムスタンプをオーディオＰＴＳレジスタ２１０に記憶してもよい。状態３０８は、特定フレームのビデオデータ用のビデオプレゼンテーションタイムスタンプを、特定フレームのオーディオデータ用のオーディオプレゼンテーションタイムスタンプと比較してもよい。決定状態３１０は、表示されることになるビデオデータまたはオーディオデータの全てのフレームに対して、ビデオプレゼンテーションタイムスタンプが、オーディオプレゼンテーションタイムスタンプからドリフトして離れているかどうかを決定してもよい。ビデオプレゼンテーションタイムスタンプが、オーディオプレゼンテーションタイムスタンプからドリフトしない場合には、方法３００は、状態３０４に戻る。ビデオプレゼンテーションタイムスタンプが、オーディオプレゼンテーションタイムスタンプからドリフトして離れる場合には、方法３００は、状態３１２に移る。状態３１２は、オーディオＰＬＬ１５０ｄを調整して、オーディオＰＬＬ１５０ｄの周波数をチューンアップまたはチューンダウンする。オーディオＰＬＬ１５０ｄは、ステップ３１２の実行に応じて、オーディオクロック信号を調整してもよい。オーディオ／ビデオデコーダ２０６は、新しいオーディオクロック信号のレートに基づいて、オーディオデータを復号化し、オーディオプレゼンテーションタイムスタンプを抽出してもよい。状態３１２の後で、方法３００は、状態３０４に戻る。

図７を参照すると、受信機および送信機の同期化プロセスを示す方法４００が示されている。方法４００には、一般に、状態４０２、状態４０４、状態４０６、状態４０８、決定状態４１０、および状態４１２が含まれる。状態４０４は、ＳＴＣスタンプを抽出し、レジスタ２１４に記憶する。状態４０６は、ＳＴＣカウンタ２１８内でＳＴＣのローカルバージョンを作成する。状態４０８は、ローカルバージョンＳＴＣスタンプを、ＳＴＣレジスタ２１４に記憶されている、抽出されたＳＴＣスタンプと比較する。決定状態４１０は、ローカルＳＴＣスタンプが、抽出されたＳＴＣスタンプからドリフトして離れているかどうかを決定する。ドリフトしていなければ、方法４００は、状態４０４に戻る。ローカルＳＴＣスタンプが、抽出されたＳＴＣスタンプからドリフトして離れる場合には、方法４００は、状態４１２に移る。状態４１２は、オーディオＰＬＬと一致するように、ビデオＰＬＬを調整して、周波数を上げるかまたは下げてもよい。次に、方法４００は、状態４０４に戻る。

一般に、システム２００は、送信機２０２とケーブルセットトップボックス（または衛星受信ボックス２０４）との間におけるビデオ／オーディオデータの送信に関連する多くの問題を解決可能である。ヘッドエンド２０２は、信号ＴＲＡＮＳＰＯＲＴ＿ＳＴＲＥＡＭ上で多数のビット数（またはビットストリーム）を受信機２０４に送信してもよい。しかしながら、ヘッドエンド２０２および受信機２０４のクロック周波数間に長期のドリフトがある場合には、入力バッファのアンダーフローまたはオーバーフローが生じる可能性がある。例えば、ヘッドエンド２０２のクロックが、２６．９９ＭＨｚで動作し、セットトップボックス２０４用のクロックが、２７．０１ＭＨｚで動作する可能性がある。かかる状態は、セットトップボックス２０４が、ヘッドエンド２０２によって提供されるビデオデータよりもわずかに速くビデオデータを表示する可能性があることを示し得る。最終的に、セットトップボックス２０２は、表示すべきビデオデータを使い切ってしまう場合がある。

一例において、ヘッドエンド２０２は、２６９９フレームのビデオデータを提供し、他方で、セットトップボックス２０４が、２７０１フレームを表示する可能性がある。したがって、セットトップボックス２０４は、様々な場合において一度に２フレーム不足する可能性がある。かかる不足ゆえに、セットトップボックス２０４は、様々な場合において、停止するかまたは黒い画面を表示する可能性がある。セットトップ２０４はまた、時々、同じフレームを繰り返さなければならない可能性がある。かかる状態は、バッファアンダーフローとして公知であろう。反対の状態（例えば、セットトップボックス２０４が、ビデオデータが受信されるよりも速いレートでビデオデータを表示する）は、バッファオーバーフローである。かかるオーバーフロー状態ゆえに、セットトップボックス２０４は、フレームを捨てる必要があり得る。かかる状態により、一般に、映画がぎくしゃくして見える。

本発明は、オーバーフローおよびアンダーフロー状態をなくすことが可能である。一般に、ヘッドエンド２０２には、ヘッドエンドクロックによって駆動されるタイマドライバを含んでもよい。かかるタイマを用いて、ＳＴＣスタンプを作成してもよい。かかるＳＴＣスタンプは、信号ＴＲＡＮＳＰＯＲＴ＿ＳＴＲＥＡＭに挿入してもよい。受信機２０４はまた、専用のクロックによって駆動されるタイマを有してもよい。受信機２０４は、（ｉ）ＭＰＥＧトランスポートストリームからＳＴＣスタンプを抽出し、（ｉｉ）ＴＲＡＮＳＰＯＲＴ＿ＳＴＲＥＡＭにおけるＳＴＣスタンプを、受信機２０４において生成されるローカル化されたＳＴＣスタンプと比較して、受信機クロックが、ヘッドエンドクロックと比べたときに、より速いかまたは遅いかどうかを決定してもよい。ビデオおよび／または分数ＰＬＬをチューニングして、ローカルＳＴＣスタンプが、信号ＴＲＡＮＳＰＯＲＴ＿ＳＴＲＥＡＭ上のＳＴＣスタンプと確実に一致するようにしてもよい。従来システムは、送信機２０２と受信機２０４との間でＳＴＣスタンプの送信を同期させるために、外部電圧制御発振器をチューニングする必要がある。

本発明はまた、ビデオおよびオーディオデータの再生を同期させる。一般に、オーディオおよびビデオデータは、オリジナルソースから別々に捕捉される。オーディオおよびビデオデータは、信号ＴＲＡＮＳＰＯＲＴ＿ＳＴＲＥＡＭ上で別々に供給される。さらに、ビデオデータレートは、オーディオデータレートより高い可能性がある。ビデオおよびオーディオデータは、パケットで送信してもよい。多数のビデオパケットを長期間にわたって送信してもよく、他方で、１つまたは２つのオーディオパケットを送信機２０２によって送信してもよい。送信ゆえに、オーディオおよびビデオパケットは、互いに同期がずれる可能性がある。

一般に、ＭＰＥＧエンコーダは、オーディオおよびビデオパケットを、プレゼンテーションタイムスタンプを用い互いに独立してタイムスタンプをつけてもよい。オーディオおよびビデオ用に別個のＰＬＬを用いてもよいので、オーディオおよびデータパケット間の対応周波数は、互いにドリフトする可能性がある。かかるドリフトゆえに、オーディオは、ビデオよりわずかに速くかまたは遅く再生される可能性がある。かかる再生ゆえに、オーディオバッファは、アンダーフローまたはオーバーフロー状態になる可能性がある。本発明は、表示されるオーディオまたはビデオの全てのフレームに対して、ビデオプレゼンテーションタイムスタンプをオーディオプレゼンテーションタイムスタンプと比較することによって、この問題を解決する。オーディオプレゼンテーションタイムスタンプをビデオプレゼンテーションタイムスタンプと比較することによって、ビデオＰＬＬ１５０ｃが、オーディオＰＬＬ１５０ｄより速いかまたは遅いかどうかを示すことが可能になる。コントローラ１６６は、ビデオＰＬＬ１５０ｃまたはオーディオＰＬＬ１５０ｄを調整してもよい。本発明によって、（ｉ）オーディオおよびビデオパケットが正確な順序で供給され、かつ（ｉｉ）オーディオおよびビデオパケットが互いに対してチューニングされて、適切な同期を確保することが可能になる。

本発明の好ましい実施形態に関連して、本発明を特に図示および説明したが、本発明の範囲から逸脱することなく、形態および詳細における様々な変更を行い得ることが、当業者には理解されよう。

Claims (20)

1. （ｉ）オーディオ／ビデオデータ、（ｉｉ）ビデオプレゼンテーションタイムスタンプ、および（ｉｉｉ）オーディオプレゼンテーションタイムスタンプを有するトランスポートストリームを供給するように構成された第１の回路と、
   １つまたは複数の位相ロックループ回路および制御回路を有する第２の回路であって、前記制御回路が、前記位相ロックループ回路の１つまたは複数における分数分周器を調整することによって、前記オーディオ／ビデオデータの再生を同期させるように構成された第２の回路と、
   を含む装置。
2. 前記位相ロックループ回路が、前記分数分周器の調整に基づいて変更されたクロック周波数を有するオーディオクロック信号を発生させるように構成された、請求項１に記載の装置。
3. 前記位相ロックループ回路が、前記分数分周器の調整に基づいて変更されたクロック周波数を有するビデオクロック信号を発生させるように構成された、請求項１に記載の装置。
4. 前記第２の回路が、前記トランスポートストリームから前記ビデオプレゼンテーションタイムスタンプおよび前記オーディオプレゼンテーションタイムスタンプを抽出するように構成されたビデオ／オーディオデコーダを含む、請求項３に記載の装置。
5. 前記第２の回路が、前記ビデオプレゼンテーションタイムスタンプを前記オーディオプレゼンテーションタイムスタンプと比較するように構成された比較器を含む、請求項４に記載の装置。
6. 前記制御回路が、前記ビデオプレゼンテーションタイムスタンプを前記オーディオプレゼンテーションタイムスタンプと比較する前記比較器に応じ、前記ビデオプレゼンテーションタイムスタンプが前記オーディオプレゼンテーションタイムスタンプからドリフトして離れる場合には、前記位相ロックループ回路の前記分数分周器を調整するように構成された、請求項５に記載の装置。
7. （ｉ）オーディオ／ビデオデータ、（ｉｉ）ビデオプレゼンテーションタイムスタンプ、（ｉｉｉ）オーディオプレゼンテーションタイムスタンプ、および（ｉｖ）システムタイムクロックスタンプを有するトランスポートストリームを供給するように構成された第１の回路と、
   １つまたは複数の位相ロックループ回路および制御回路を有し、かつ前記トランスポートストリームを受信するように構成された第２の回路であって、前記制御回路が、前記１つまたは複数の位相ロックループ回路の分数分周器を調整することによって、前記オーディオ／ビデオデータの再生中に、前記第１の回路と前記第２の回路との間で前記トランスポートストリームの送信を同期させるように構成された第２の回路と、
   を含む装置。
8. 前記第２の回路が、前記トランスポートストリームから抽出されたシステムタイムクロックスタンプを記憶するように構成されたレジスタを含む、請求項７に記載の装置。
9. 前記第２の回路が、前記システムタイムクロックスタンプのローカルバージョンを生成するように構成されたカウンタを含む、請求項８に記載の装置。
10. 前記第２の回路が、前記システムタイムクロックスタンプを、前記システムタイムクロックスタンプの前記ローカルバージョンと比較するように構成された比較器を含む、請求項９に記載の装置。
11. 前記制御回路が、所定の時間に前記ビデオプレゼンテーションタイムスタンプを前記オーディオプレゼンテーションタイムスタンプと比較する前記比較器に応じ、前記システムタイムクロックスタンプが前記システムタイムクロックスタンプの前記ローカルバージョンからドリフトして離れる場合には、前記１つまたは複数の位相ロックループ回路の前記分数分周器を調整するように構成された、請求項１０に記載の装置。
12. 前記１つまたは複数の位相ロックループ回路が、前記分数分周器の調整に基づいて変更されたクロック周波数を有する１つまたは複数のオーディオ／ビデオクロック信号を発生させる、請求項１１に記載の装置。
13. 前記１つまたは複数の位相ロックループ回路が、ＵＳＢ準拠クロック信号、ファイアワイヤ準拠クロック信号、ビデオデコーダクロック信号、メモリクロック信号、ビデオクロック信号、システムクロック信号、オーディオクロック信号およびオーディオデコーダクロック信号からなる群から選択される１つまたは複数のクロック信号を発生させるように構成された、請求項７に記載の装置。
14. 受信機と送信機との間のオーディオ／ビデオデータの送信を同期させる方法であって、 （ａ）（ｉ）前記オーディオ／ビデオデータ、（ｉｉ）ビデオプレゼンテーションタイムスタンプ、（ｉｉｉ）オーディオプレゼンテーションタイムスタンプ、および（ｉｖ）システムタイムクロックスタンプを有するトランスポートストリームを供給するステップと、
    （ｂ）前記トランスポートストリームを受信するステップと、
    （ｃ）位相ロックループ回路の分数分周器を調整することによって、前記オーディオ／ビデオデータの再生を同期させるステップと、
    を含む方法。
15. 前記分数分周器の調整に基づいて変更されたクロック周波数を有するオーディオクロック信号を発生させるステップをさらに含む、請求項１４に記載の方法。
16. 前記トランスポートストリームから前記ビデオプレゼンテーションタイムスタンプおよび前記オーディオプレゼンテーションタイムスタンプを抽出するステップをさらに含む、請求項１５に記載の方法。
17. 前記ビデオプレゼンテーションタイムスタンプを前記オーディオプレゼンテーションタイムスタンプと比較するステップをさらに含む、請求項１６に記載の方法。
18. 前記ビデオプレゼンテーションタイムスタンプが前記オーディオプレゼンテーションタイムスタンプからドリフトして離れる場合には、前記分数分周器を調整するステップをさらに含む、請求項１７に記載の方法。
19. 前記位相ロックループ回路の分数分周器を調整することによって、前記オーディオ／ビデオデータの再生中に前記トランスポートストリームの送信を同期させるステップをさらに含む、請求項１４に記載の方法。
20. 前記システムタイムクロックスタンプのローカルバージョンを生成するステップと、
    前記システムタイムクロックスタンプを、前記システムタイムクロックスタンプの前記ローカルバージョンと比較するステップと、
    をさらに含む、請求項１９に記載の方法。

Images