KR100348240B1 - 엔씨오를이용한피티에스/디티에스콘트롤러 - Google Patents

엔씨오를이용한피티에스/디티에스콘트롤러 Download PDF

Info

Publication number
KR100348240B1
KR100348240B1 KR1019950020847A KR19950020847A KR100348240B1 KR 100348240 B1 KR100348240 B1 KR 100348240B1 KR 1019950020847 A KR1019950020847 A KR 1019950020847A KR 19950020847 A KR19950020847 A KR 19950020847A KR 100348240 B1 KR100348240 B1 KR 100348240B1
Authority
KR
South Korea
Prior art keywords
output
adder
pts
audio
dts
Prior art date
Application number
KR1019950020847A
Other languages
English (en)
Other versions
KR970009421A (ko
Inventor
김용훈
임채열
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1019950020847A priority Critical patent/KR100348240B1/ko
Priority to US08/567,689 priority patent/US5771075A/en
Priority to DE69525908T priority patent/DE69525908T2/de
Priority to EP95308933A priority patent/EP0716547B1/en
Publication of KR970009421A publication Critical patent/KR970009421A/ko
Application granted granted Critical
Publication of KR100348240B1 publication Critical patent/KR100348240B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/4302—Content synchronisation processes, e.g. decoder synchronisation
    • H04N21/4305—Synchronising client clock from received content stream, e.g. locking decoder clock with encoder clock, extraction of the PCR packets
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H03K19/21—EXCLUSIVE-OR circuits, i.e. giving output if input signal exists at only one input; COINCIDENCE circuits, i.e. giving output only if all input signals are identical
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/80—Generation or processing of content or additional data by content creator independently of the distribution process; Content per se
    • H04N21/85—Assembly of content; Generation of multimedia applications
    • H04N21/854—Content authoring
    • H04N21/8547—Content authoring involving timestamps for synchronizing content
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/91—Television signal processing therefor
    • H04N5/93—Regeneration of the television signal or of selected parts thereof
    • H04N5/95—Time-base error compensation
    • H04N5/953—Time-base error compensation by using an analogue memory, e.g. a CCD shift register, the delay of which is controlled by a voltage controlled oscillator

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computer Security & Cryptography (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Studio Circuits (AREA)

Abstract

본 발명은 디지털 텔레비전의 오디오/비디오 동기장치에 관한 것으로, 특히 영상과 음성신호를 정확하게 동기시켜 디지털 오디오에서 입력 버퍼의 오버플로우나 언더플로우를 방지하기 위해 NCO를 이용한 PTS/DTS 콘트롤러에 관한 것이다.
이와 같은 본 발명의 NCO를 이용한 PTS/DTS 콘트롤러는 디코딩되는 화상 또는 프레임의 DTS 값 또는 플레이되는 화상 또는 프레임의 PTS 값과 STC 값의 차를 구하는 제 1가산기와, 상기 제 1가산기의 출력에서 지터의 영향을 줄이기 위한 루프 필터와, 상기 루프 필터의 출력을 입력하여 송신측의 엔코더의 클릭을 추적하는 NCO를 포함하여 구성된 것이다.

Description

엔씨오(NCO)를 이용한 피티에스/디티에스(PTS/DTS) 콘트롤러
본 발명은 디지털 텔레비전의 오디오/비디오 동기장치에 관한 것으로, 특히 영상과 음성신호를 정확하게 동기시켜 디지털 오디오에서 입력 버퍼의 오버플로우(overflow)나 언더 플로우(underflow)를 방지하기 위해 NCO(Numerically Controlled Oscillator)를 이용한 PTS/DTS 콘트롤러에 관한 것이다.
최근에 디지털 처리된 영상과 오디오 등을 매체간에 송수신하는 포맷(format)으로 많은 방법이 제시되고 있다.
그 중에서 동영상 전문가 그룹(MPEG 2)에서 제시된 MPEG2 시스템 파트가 있는데, 이는 영상 압축과 음성 압축된 데이터를 이용하기 편리한 포맷으로 만들어 매체간에 데이터를 주고받으려 한다.
여기서, 송수신 포맷은 저장매체와 같이 오류가 거의 발생하지 않는(error free) 환경에서 송수신하는 것과, 위성 또는 케이블 등의 매체와 같은 오류가 발생하기 쉬운 환경에서의 송수신에 관련된 포맷이 있다.
오류가 거의 발생하지 않는 환경에서의 송수신은 프로그램 스트림(program stream)이라는 포맷으로 구성되어 송수신되며, 오류가 존재하는 환경에서는 트랜스 포트 패킷 스트림(Transport packet Stream)의 형태로 구성되어 송수신된다.
따라서, 압축된 영상 및 음성 신호를 수신하여, 압축된 데이터를 신장시키는 디지털 텔레비전에서는 영상신호와 음성신호를 정확하게 동기시켜 주여야 한다.
즉, MPEG 시스템에서는 동기를 위하여 PCR(Program Clock Reference) 또는 SCR(System Clock Reference)을 사용하여 PCR 또는 SCR을 초기값으로 카운터에 로딩한 뒤, 27MHz 또는 90kHz의 주파수 클럭으로 카운팅한다.
카운팅되어진 값을 STC(System Time Clock)라 부르며, 비디오 화상 또는 오디오 프레임이 디코딩 되어지는 시간을 STC로 표시하여 DTS(Decoding Time Stamp)로 나타내며, 이 시간에 디코딩 되어지도록 하고 있다.
비디오 화상 또는 오디오 프레임이 디스플레이 되어지고 플레이되어지는 시간을 STC로 표시하여 PTS(Presentatlon Time Stamp)로 나타내며, 이 PTS 시간에 디스플레이 되어지거나 플레이되어지도록 하고 있다.
그리고, B-프레임이 없는 화상인 경우, 디코딩 타이밍 지연을 고려하지 않으므로, PTS = DTS가 되어진다.
이러한 시스템을 구현하기 위해서는 정확한 27MHz 또는 90kHz 클럭이 필요하므로, 디코딩시 사용되어진 27MHz 또는 90kHz 클럭을 정확히 복구(recover)하여 일정한 간격으로 화상 또는 프레임을 디스플레이하고 플레이하게 할 필요가 있었다.
이와 같이, 디지털 텔레비전의 영상신호와 음성신호를 동기시키는 종래의 디지털 텔레비전의 오디오/비디오 동기 장치를 첨부된 도면을 참조하여 설명하면 다음과 같다.
제 1도는 종래의 디지털 텔레비전의 오디오/비디오 동기 장치 구성도이다.
종래의 디지털 텔레비전의 오디오/비디오 동기 장치는 제 l도와 같이 시스템 데이터 패킷을 분해(parsing)하여 오디오/비디오의 압축 데이터와 PTS/DTS를 얻어내어 출력하고, 패킷 데이터로부터 PCR 또는 SCR을 뽑아내어 출력하는 시스템 디코더(1)와, 27MHz 또는 90kHz의 클럭을 발생하며 기준 전압의 크기에 따라서 발생 주파수를 콘트롤하는 VCO(Voltage Controlled Oscillator)(4)와, 초기에 상기 시스템 디코더(1)에서 출력되는 PCR 또는 SCR 값을 초기화하여 상기 VCO(4)의 출력 클럭으로 카운팅하여 STC를 출력하는 STC 카운터(3)와, 상기 시스템 디코더(1)에서 출력되는 PCR 또는 SCR 값과 상기 STC 카운터(3)에서 출력되는 STC 값을 비교하여 에러가 줄어들도록 기준전압 값을 상기 VCO(4)에 출력하여 VCS(4)의 발생 주파수를 가변시키는 감산기(2)와, 상기 VCO(4)에서 출력되는 클럭을 적당한 값으로 분주하여 수평 및 수직 동기신호(Hsync, Vsync)와 오디오의 PCM 클럭을 발생하는 클럭 발생기(5)와, 상기 시스템 디코더(1)에서 출력되는 압축데이터를 받아서 디코딩하고 디코딩이 끝났음을 알려주는 디코딩 래디(ready) 신호를 출력하는 오디오/비디오 디코더(6)와, 상기 오디오/비디오 디코더(6)에서 리코딩된 오디오/비디오 데이터를 저장하는 프레임 메모리(7)와, 상기 디코딩된 비디오화상 데이터를 수직 및 수평 동기신호에 맞추어 디스플레이하고 디코딩된 오디오 프레임 데이터를 오디오 PCM의 클럭에 맞추어 플레이하는 오디오/비디오 플레이부(8)와, 상기 STC와 PTS 또는 DTS 값을 비교하여 에러가 없을 때 상기 오디오/비디오 디코더(6) 및 오디오/비디오 플레이부(8)의 동작을 시작시키는 스타트 콘트롤러(9)를 포함하여 구성된다.
이와 같이 구성된 종래의 디지털 텔레비전의 오디오/비디오 동작 장치의 동작은 다음과 같다.
시스템 디코더(1)에서 오디오 및 비디오의 압축데이터와 PTS 또는 DTS와 PCR 또는 SCR을 출력하고, STC 카운터(3)는 VCO(4)에서 출력된 클럭에 의해 PCR 또는 SCR을 카운트하여 STC를 출력한다.
상기에서 출력된 STC 값은 감산기(2)에서 PCR 또는 SCR과 비교하여 에러가 줄어들도록 기준전압 크기를 조절하여 VCO(4)의 클럭 주파수를 조절한다.
이와 같은 동작으로 조정이 완료되면, 인로더에서 사용한 클럭과 같은 클럭이 된다.
따라서, 이러한 클럭을 가기고 적당한 값으로 분주하여 클럭발생기(S)가 수직동기신호 및 수평동기신호와 오디오의 PCM의 클럭을 출력시킴과 동시에 스타트 콘트롤러(9)가 오디오/비디오 디코더(6) 및 오디오/비디오 플레이부(8)의 동작을 스타트 시킨다.
그러면, 오디오/비디오 디코더(6)가 압축된 데이터를 디코딩하여 복원된 오디오 및 비디오 데이터를 프레임 메모리(7)에 저장하고 오디오/비디오 플레이부(8)에 화상 또는 오디오 프레임의 디코딩이 끝났음을 알려주는 디코딩 래디신호를 알려준다.
그리고, 오디오/비디오 플레이부(8)는 클럭발생기(5)에서 출력된 수직 및 수평동기신호에 의해 디코딩된 비디오 데이터를 디스플레이하고 오디오 프레임 데이터를 오디오 PCM 클럭에 의해 플레이한다.
그러나, 이와 같은 종래의 디지털 텔레비전의 오디오/비디오 동기장치에 있어서는 다음과 같은 문제점이 있었다.
첫째, 값비싼 VCO를 사용하여 주파수를 맞추어 줌으로써, 단가가 상승한다.
둘째, VCO의 클럭 주파수를 조절하기 위하여 기준 전압을 변화시켜야 하는데, 감산기가 에러의 차이만큼을 디지털 값으로부터 아날로그 값으로 변화시켜야 하기 때문에 D/A변환기가 필요하다.
셋째, 오디오와 비디오가 서로 다른 클럭으로 인코딩되었을 경우, 현재 1개의 클럭만을 VCO로 콘트롤하고 있으므로, 오디오와 비디오간의 동기가 되어지지 않는다.
따라서, 상기와 같은 문제점을 해결하기 위하여 본 출원인은 적용범위를 향상시키고, 단가를 감소시키며, 디지털 오디오에서 입력 버퍼의 오버플로우(overflow) 및 언더플로우(underflow)를 방지할 수 있는 "디지털 텔레비전의 오디오/비디오 동기장치(1994년 특허출원 33332호)"를 1994년 12월 8일자로 출원한 바있다.
본 출원인에 의해 기 출원된 디지털 텔레비전의 오디오/비디오 동기 장치를 첨부된 도면을 참조하여 설명하면 다음과 같다.
제 2도는 기 출원된 디지털 텔레비전의 오디오/비디오 동기 장치 구성도이다.
기 출원한 디지털 텔레비전의 오디오/비디오 동기 장치는 제 2도와 같이 시스템 데이터 패킷(system data packet)을 분해(parsing)하여 오디오/비디오의 압축 데이터와 PTS/DTS를 얻어내어 오디오/비디오 디코더로 출력하고, 패킷 데이터(packet data)로부터 PCR 또는 SCR을 뽑아내어 STC 제너레이터로 전송하는 시스템 디코더(11)와, 상기 시스템 디코더(11)에서 출력되는 압축데이터를 받아서 디코딩하여 복원된 오디오 및 비디오 데이터를 프레임 메모리에 저장하고, 디코딩 되어지는 화상 또는 오디오 프레임에 대한 DTS 값을 PTS/DTS 콘트롤러로 전송하며, 화상 또는 오디오 프레임의 디코딩이 끝났음을 알려주는 디코딩 래디(ready) 신호와 해당 데이터의 PTS 값을 오디오/비디오 플레이부에 출력하는 오디오/비디오 디코더(13a)와, 상기 오디오/비디오 디코더(13a)에서 디코딩된 오디오/비디오 데이터를 저장하는 프레임 메모리(14)와, 상기 시스템 디코더(11)에서 출력되는 PCR 또는 SCR 값을 받아서 카운팅하여 카운팅된 값 STC를 PTS/DTS 콘트롤러에 입력시키며, 새로운 PCR 또는 SCR이 입력되어 질 경우 카운팅하고 있는 카운터 값을 입력되어진 값으로 초기화하여 다시 카운팅하는 STC 제너레이터(17)와, 오디오/비디오 디코더(13a)로부터의 DTS 값 또는 오디오/비디오 플레이부로부터 PTS 값을 입력받고 상기 STC 제너레이터(17)로부터 STC를 입력받아 PTS 또는 DTS 값과 STC 값을 비교하여 그 차이 값이 정해놓은 마진(margin)안에 있으면 디스플레이를 계속하고, 그 차이값이 정해놓은 마진의 범위 밖에 있으면 오디오/비디오 디코더와 오디오/비디오 플레이부가 한 프레임의 데이터를 스킵 또는 반복하도록 클릭발생기의 분주(divider 값을 변화시켜 클럭발생기에서 출력되는 수직/수평 동기신호 및 오디오의 PCM 클럭이 변화되도록 제어하는 PTS/DTS 콘트롤러(12c)와, 상기 PTS/DTS 콘트롤러(12c)의 제어 신호에 의해 외부에서 입력되는 클럭을 적당한 값으로 분주하여 수평 및 수직 동기신호(Hsync, Vsync)와 오디오의 PCM 클럭을 발생하는 클럭 발생기(15a)와, 상기 오디오/비디오 디코더(13a)에서 디코딩된 비디오화상 데이터를 상기 클럭발생기(15a)의 수직 및 수평 동기신호에 맞추어 디스플레이하고 디코딩된 오디오 프레임 데이터를 상기 클럭발생기(15a)의 오디오 PCM 클럭에 맞추어 플레이하며 플레이되는 화상과 오디오 프레임의 PTS 값을 상기 PTS/DTS 콘트롤러(12c)에 출력하는 오디오/비디오 플레이부(16)를 구비하여 구성된다.
이와 같이 구성된 기 출원된(1994년 특허출원 33332호) 텔레비전의 오디오/비디오 동기 장치의 동작은 다음과 같다.
시스템 디코디(11)에서 데이터 패킷을 분해하여 압축 데이터와 PTS 또는 DTS 및 PCR 또는 SCR을 출력하고, 오디오/비디오 디코더(13a)가 압축된 데이터를 디코딩하여 프레임 메모리(14)에 저장하고, 디코딩되어지는 화상 또는 오디오 프레임에 대한 DTS 값을 PTS/DTS 콘트롤러(12c)에 전송하며, 디코딩이 끝났음의 신호와 해당 데이터의 PTS 값을 오디오/비디오 플레이부(16)에 전송한다.
그리고, STC 제너레이터(17)는 상기 시스템 디코더(11)에서 출력되는 PCR 또는 SCR을 입력하여 새로운 PCR 또는 SCR이 입력될 때마다 카운트하여 STC를 PTS/DTS 콘트롤러(12c)에 출력하고, PTS/DTS 콘트롤러(12c)는 오디오/비디오 디코더(13)로부터 디코딩되는 화상 또는 프레임의 DTS 값 또는 오디오/비디오 플레이부(16)로부터 입력되는 오디오 또는 비디오의 PTS 값을 입력받고 STC 제너레이터(17)로부터 STC를 입력받아 PTS 또는 DTS를 STC와 비교한다.
비교한 결과, 그 차이가 정해진 마진이내에 있으면 계속 그 상태로 디스플레이 또는 플레이되도록 하고, 그 차이가 정해진 마진의 범위 밖에 있으면 클럭발생기(15a)의 분주 값을 변화시켜 수직 및 수평 동기신호와 오디오 PCM의 클럭을 가변시키도록 한다.
따라서, 오디오/비디오 디코더(13a) 및 오디오/비디오 플레이부(16)는 클럭발생기(15a)의 가변되는 동기신호에 의해 동기되어 동작된다.
즉, PTS/DTS 콘트롤러(12c)가 비교한 결과, 그 차이에 따라 클럭발생기(15a)의 분주값을 변화시켜 수직 및 수평 동기신호와 오디오 PCM의 클릭신호의 빠르기를 제어한 것이다.
본 발명은 이와 같이 구성되는 디지털 텔레비전의 오디오/비디오 동기 장치에 있어서, NCO를 이용한 PTS/DTS 콘트롤러를 제공하는대 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 NCO를 이용한 PTS/DTS 콘트롤러는 디코딩되는 화상 또는 프레임의 DTS 값 또는 플레이되는 화상 또는 프레임의 PTS 값과 STC 값의 차를 구하는 제 1가산기와, 상기 제 1가산기의 출력에서 지터의 영향을 줄이기 위한 루프 필터와, 상기 루프 필터의 출력을 입력하여 송신측의 엔코더의 클럭을 추적하는 NCO를 포함하여 구성됨에 그 특징이 있다.
상기와 같은 본 발명의 NCO를 이용한 PTS/DTS 콘트롤러를 첨부된 도면을 참조하여 설명하면 다음과 같다.
기 출원된 1994년 특허출원 33332호에서도 PTS/DTS 콘트롤러의 제 1, 제 2실시 예를 설명한 바 있으며, 본 발명의 PTS/DTS 콘트롤러는 기 출원한 PTS/DTS 콘트롤러와는 다른 실시 예이다.
제 3도는 본 발명의 NCO를 이용한 PTS/DTS 콘트롤러 구성도이고, 제 4도는 제 3 도의 NCO를 이용한 PTS/DTS 콘트롤러 루프 필터 상에 구성되이며, 제 5도는 본 발명 제 1실시 예의 제 3 도는 PTS/DTS 콘트롤러의 NCO 구성도이고, 제 6도는 본 발명 제 2실시 예의 제 3도의 PTS/DTS 콘트롤러의 NCO 구성도이다.
본 발명의 PTS/DTS 콘트롤러의 구성은 제 3도와 같이 상기 오디오/비디오 디코더(13a)로부터 디코딩하는 화상 또는 프레임의 DTS 값 또는 상기 오디오/비디오 플레이부(16)로부터 프레이되는 화상 또는 프레임의 PTS 값과 상기 STC 제너레이터(17)로부터 수신된 STC 값의 차를 구하는 제 1가산기(31)와, 상기 제 1가산기(31)의 출력에서 국부발진기 등에 의한 지터(jitter)의 영향을 줄이기 위한 루프 필터(32)와, 상기 루프 필터(32)의 출력을 입력하여 엔코더(송신측의 엔코더, 도면에는 도시되지 않음)의 클럭을 추적하는 NCO(Numerically Controlled Oscillator)(33)로 구성된다.
여기서, 본 발명 제 1실시 예의 루프 필터(32)의 구성은 제 4도와 같다.
즉, 상기 제 1가산기(31)로부터 출력되는 데이터를 그 이전 데이터와 가산하는 제 2가산기와(41)와, 상기 제 2가산기(41)의 출력을 일시 저장하여 출력함과 동시에 상기 제 2가산기(41)의 일 입력단으로 피드백 시키는 제 1레지스터(42)와, 상기 제 1레지스터(42)의 출력을 그 이전의 출력과 가산하는 제 3가산기(43)와, 상기 제 3가산기(43)의 출력을 일시 저장하여 출력함과 동시에 상기 제 3가산기(43)의 일 입력단으로 피드백 시키는 제 2레지스터(44)로 구성된다.
여기서, 제 1, 제 2레지스터는 서로 다른 비트로 구성된다.
또한, 본 발명의 제 1실시 예의 NCO 구성은 제 5도와 같다.
즉, 상기 루프 필터(32)에서 출력된 데이터를 그 이전 출력 데이터와 가산하는 제 4가산기(51)와, 상기 제 4가산기(51)의 출력을 일시 저장하여 최상위 1비트를 출력함과 동시에 상기 제 4가산기(51)의 일 입력단으로 피드백 시키는 제 3레지스터(52)로 구성된다.
그리고, 본 발명의 제 2실시 예의 NCO 구성은 제 6도와 같다.
즉, 상기 루프 필터(32)에서 출력된 데이터를 그 이전 출력 데이터와 가산하는 제 5가산기(61)와, 상기 제 5가산기(61)의 출력을 일시 저장하여 출력함과 동시에 상기 제 5가산기(61)의 일 입력단으로 피드백시키는 제 4레지스터(62)와, 셋팅된 비트 수만큼 카운트를 반복하여 출력하는 카운터(63)와, 상기 제 4레지스터(62)의 출력과 카운터(63)의 출력을 배타 논리합하는 익스크루시브 오아 게이트(64)와, 상기 익스크루시브 오아 게이트(64)의 출력을 토글시켜 출력하는 T-플립플롭(65)으로 구성된다.
이와 같이 구성되는 본 발명의 NCO를 이용한 PTS/DTS 콘트롤러의 동작은 다음과 같다.
먼저, MPEG-2 규격 안에서 엔코더의 시스템 클럭을 카운트하여 보낸 값인 PTS 또는 DTS는 다음과 같은 방식으로 얻어진다.
PTS/DTS=(시스템 클럭/300)/233 ‥(1)
즉, 시스템 클럭이 27.0MHz이므로 결국 PTS/DTS는 90.0kHz의 클릭을 약 26시간까지의 독특한 카운트 값으로 주게 된다.
따라서, 디코더에서는 이 PTS/DTS 값으로부터 클럭 동기를 얻을 수 있게 되는데, PTS/DTS의 하위 No 비트(No bit)만을 이용하여도 된다.
PTS/DTS는 최소 0.1초 내에 한번씩 보내주므로, K번째 받은 PTS/DTS 값을 각각 PTS((k)/DTS(k) 라고 한다.
따라서, 수신된 PTS((k)/DTS(k)와 STC 값으로부터 오류정보를 추출하고, 국부발진기 등에 의한 지터의 영향을 루프 필터(32)를 이용하여 줄이면, 이 루프 필터(32)의 출력으로부터 NCO를 구동하면 엔코더의 클럭을 추적할 수 있다.
여기서, 루프 필터(32)는 기본적으로 클릭의 위상보다는 주파수를 추적하는것이 중요하므로, 제 4도와 같이 2차의 오더(order)를 갖도록 하며, 필터의 계수는 제 1레지스터(42)의 N2비트 출력 중에서 상위 N3비트(N3<N2)를 얻는 방법으로 정할 수 있다.
이렇게 얻어진 주파수 오류정보(ε (K))를 이용하여 새로운 주파수 값(△ (K))을 구한다.
△(K)=△(K-1)+ε(K)‥‥‥‥(2)
상기 식(2)으로부터 △ (0)는 NCO의 레지스터 길이(length)(N6과 얻고자 하는 클럭의 기준 주파수를 고려하여 초기에 정하게 된다.
그리고, 제 5도와 같이 구성된 본 발명 제 1실시 예의 NCO는 PTS((k)/DTS(k) 값으로부터 업-데이트(up-date)되어진 상기의 식 (2)의 주파수 값(A (K))을 이용하여 클럭 아웃은 다음과 같은 식(3)에 의해 얻어진다.
즉, i번째 로칼 클럭(local clork)에서,
클럭 아웃(i) = MSB(△ (K) + 제 3레지스터(i-1)) ‥‥ (3)
여기서, 제 3레지스터(52)의 i번째 값(제 3레지스터(i))은
제 3레지스터(i) = 제 3레지스터(i-1) + △ (K) ‥‥‥ (4)이므로, 매로칼 클럭에서 덧셈을 하여야 한다.
또한, 본 발명 제 2실시 예의 NCO에 있어서는 제 6도와 같이 로칼 클럭을 카운터를 이용하여 얻은 값을 제 4레지스터(62) 값과 비교하여 같은 때,
제 4레지스터(j) =제 4레지스터(j) △ (K) ‥‥ (5)로 업데이트하고 토글 디바이스(플립플롭(65))를 통하여 클릭을 발생한다.
이 경우, 제 4레지스터(62)는 클럭 카운터 값과 제 4레지스터 값이 같을 때에 익스크루시브 오아 게이트(64)에 의해 업데이트되므로 가산기의 수행속도가 제 1실시 예의 NCO보다 낮아도 된다.
또한, 제 2실시 예의 NCO의 경우 클럭 카운터의 값이 △ (K)로 추정된 주파수의 클럭을 만들기 위해서는 제 4레지스터(62)의 값에 반이면 되므로, 실제의 비교기는 (N6-1)비트 만을 비교하며, 제 4레지스터(62)의 MSB(최상위 비트)를 제외한 비트만을 비교하면 된다.
이상에서 설명한 바와 같은 본 발명의 NCO를 이용한 PTS/DTS 콘트롤러에 있어서는 다음과 같은 효과가 있다.
첫째, 종래에는 디코더의 클럭 동기를 위하여 아날로그 PLL을 이용하므로 D/A변환기나 VCO가 필요하게 되므로, 비용면에서 매우 불리하며 아날로그로 구성하므로 드리프트(drift)와 같은 이상현상이 발생할 수 있으나, 본 발명에서는 디지털 방식으로 구성하므로 초고집적 기술을 이용하여 ASIC화 할 수 있으며, 지터에 의한 영향도 보상할 수 있다.
둘째, MPEG-2 규격으로 만들어진 모든 오디오/비디오 신호의 처리에 필요한 클럭 동기기로서 사용할 수 있다.
제 1도는 종래의 디지털 텔레비전의 오디오/비디오 동기 장치 구성도
제 2도는 기 출원된 디지털 텔레비전의 오디오/비디오 동기 장치 구성도
제 3도는 본 발명에 따른 제 1 실시 예의 PTS/DTS 콘트롤러 구성도
제 4도는 제 3도 PTS/DTS 콘트롤러의 루프 필터 상세 구성도
제 5도는 본 발명 제 1 실시 예의 제 3도 PTS/DTS 콘트롤러의 NCO 구성도
제 6도는 본 발명 제 2 실시 예의 제 3도 PTS/DTS 콘트롤러의 NCO 구성도
도면의 주요 부분에 대한 부호의 설명
31, 41, 43, 51, 61 : 가산기 32 : 루프 필터
33 : NCO 42, 44, 52, 62 : 레지스터
63 : 카운터 64 : 익스크루시브 오아 게이트
65 : T-플립플롭

Claims (4)

  1. 디코딩되는 화상 또는 프레임의 DTS 값 또는 플레이되는 화상 또는 프레임의 PTS값과 STC 값의 차를 구하는 제 1가산기와,
    상기 제 1가산기의 출력에서 지터의 영향을 줄이기 위한 루프 필터와,
    상기 루프 필터의 출력을 입력하여 송신측의 엔코더의 클럭을 추적하는 NCO를 포함하여 구성됨을 특징으로 하는 NCO를 이용한 PTS/DTS 콘트롤러.
  2. 제 1항에 있어서,
    상기 루프 필터는 상기 제 1가산기로부터 출력되는 데이터를 그 이전 데이터와 가산하는 제 2가산기와,
    상기 제 2가산기의 출력을 일시 정지하여 출력함과 동시에 상기 제 2가산기의 일 입력단으로 피드백시키는 제 1레지스터와.
    상기 제 1레지스터의 출력을 그 이전의 출력과 가산하는 제 3가산기와,
    상기 제 3가산기의 출력을 일시 저장하여 출력함과 동시에 상기 제 3가산기(43)의 일 입력단으로 피드백시키는 제 2레지스터로 구성됨을 특징으로 하는 NCO를 이용한 PTS/DTS 콘트롤러.
  3. 제 1항에 있어서,
    상기 NCO는 상기 루프 필터에서 출력된 데이터를 그 이전 출력 데이터와 가산하는 제 4가산기와,
    상기 제 4가산기의 출력을 일시 저장하여 최상위 비트를 출력함과 동시에 상기 제 4가산기의 일 입력단으로 피드백시키는 제 3레지스터로 구성됨을 특징으로 하는 NCO를 이용한 PTS/DTS콘트롤러.
  4. 제 1항에 있어서,
    상기 NCO는 상기 루프 필터에서 출력된 데이터를 그 이전 출력 데이터와 가산하는 제 5가산기와,
    상기 제 5가산기의 출력을 일시 저장하여 출력함과 동시에 상기 제 5가산기의일 입력단으로 피드백시키는 제 4레지스터와,
    셋팅된 비트 수만큼 카운트를 반복하여 출력하는 카운터와,
    상기 제 4레지스터의 출력과 상기 카운터의 출력을 배타 논리합하는 익스크루시브 오아 게이트와,
    상기 익스크루시브 오아 게이트의 출력을 토글시켜 출력하는 T-플립플롭으로 구성됨을 특징으로 하는 NCO를 이용한 PTS/DTS 콘트롤러.
KR1019950020847A 1994-12-08 1995-07-14 엔씨오를이용한피티에스/디티에스콘트롤러 KR100348240B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019950020847A KR100348240B1 (ko) 1995-07-14 1995-07-14 엔씨오를이용한피티에스/디티에스콘트롤러
US08/567,689 US5771075A (en) 1994-12-08 1995-12-05 Audio/video synchronizer
DE69525908T DE69525908T2 (de) 1994-12-08 1995-12-08 Ton-/Videosynchronisator
EP95308933A EP0716547B1 (en) 1994-12-08 1995-12-08 Audio/video synchronizer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950020847A KR100348240B1 (ko) 1995-07-14 1995-07-14 엔씨오를이용한피티에스/디티에스콘트롤러

Publications (2)

Publication Number Publication Date
KR970009421A KR970009421A (ko) 1997-02-24
KR100348240B1 true KR100348240B1 (ko) 2003-02-05

Family

ID=37488818

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950020847A KR100348240B1 (ko) 1994-12-08 1995-07-14 엔씨오를이용한피티에스/디티에스콘트롤러

Country Status (1)

Country Link
KR (1) KR100348240B1 (ko)

Also Published As

Publication number Publication date
KR970009421A (ko) 1997-02-24

Similar Documents

Publication Publication Date Title
US5771075A (en) Audio/video synchronizer
US6429902B1 (en) Method and apparatus for audio and video end-to-end synchronization
US5473385A (en) Clock correction in a video data decoder using video synchronization signals
JP3698376B2 (ja) 同期再生装置
RU2142210C1 (ru) Устройство для получения синхронизированных воспроизведенных сигналов звука и изображения
EP1414235B1 (en) Audio-video-system and method supporting a pull data flow scheme
US6493832B1 (en) Communication apparatus which handles a time stamp
US20070091935A1 (en) Reference clock recovery circuit and data receiving apparatus
US20040264577A1 (en) Apparatus and method for controlling the synchronization of a video transport stream
KR100359782B1 (ko) 엠펙 디코더의 시스템 타임 클럭 조정 장치 및 방법
JPH11275519A (ja) データ記録方法およびデータ記録装置
US6175385B1 (en) Digital PLL circuit for MPED stream and MPEG decoder having the digital PLL circuit
EP1414248B1 (en) Audio/Video decoder
KR101014664B1 (ko) 복수의 데이터 스트림 간의 연속 재생을 보장하는 재생방법 및 그 재생 장치
KR100238287B1 (ko) 프레임 동기 장치 및 그 방법
US20080307470A1 (en) Control method for an information processing device
JP4092705B2 (ja) ストリーム送信装置および受信装置、ならびに送受信方法
KR100311464B1 (ko) 디지탈티브이의오디오/비디오동기장치
JP6813933B2 (ja) 映像音声伝送システム、伝送方法、送信装置及び受信装置
KR100348240B1 (ko) 엔씨오를이용한피티에스/디티에스콘트롤러
US6128433A (en) Controlling frequency drift of a digital video tape drive
JP2004015553A (ja) 同期制御方法と装置およびそれを用いた同期再生装置およびテレビジョン受信装置
JP4026556B2 (ja) データ伝送装置
JP3736396B2 (ja) ストリーム送信装置および受信装置
KR100186447B1 (ko) 영상/음성 동기제어 가능한 엠펙 디코딩 시스템

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
N231 Notification of change of applicant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070629

Year of fee payment: 6

EXTG Ip right invalidated