KR970009421A - 엔씨오(nco)를 이용한 피티에스/디티에스(pts/dts) 콘트롤러 - Google Patents

엔씨오(nco)를 이용한 피티에스/디티에스(pts/dts) 콘트롤러 Download PDF

Info

Publication number
KR970009421A
KR970009421A KR1019950020847A KR19950020847A KR970009421A KR 970009421 A KR970009421 A KR 970009421A KR 1019950020847 A KR1019950020847 A KR 1019950020847A KR 19950020847 A KR19950020847 A KR 19950020847A KR 970009421 A KR970009421 A KR 970009421A
Authority
KR
South Korea
Prior art keywords
output
nco
adder
pts
register
Prior art date
Application number
KR1019950020847A
Other languages
English (en)
Other versions
KR100348240B1 (ko
Inventor
김용훈
임채열
Original Assignee
구자홍
Lg 전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, Lg 전자주식회사 filed Critical 구자홍
Priority to KR1019950020847A priority Critical patent/KR100348240B1/ko
Priority to US08/567,689 priority patent/US5771075A/en
Priority to DE69525908T priority patent/DE69525908T2/de
Priority to EP95308933A priority patent/EP0716547B1/en
Publication of KR970009421A publication Critical patent/KR970009421A/ko
Application granted granted Critical
Publication of KR100348240B1 publication Critical patent/KR100348240B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/4302—Content synchronisation processes, e.g. decoder synchronisation
    • H04N21/4305—Synchronising client clock from received content stream, e.g. locking decoder clock with encoder clock, extraction of the PCR packets
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H03K19/21—EXCLUSIVE-OR circuits, i.e. giving output if input signal exists at only one input; COINCIDENCE circuits, i.e. giving output only if all input signals are identical
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/80—Generation or processing of content or additional data by content creator independently of the distribution process; Content per se
    • H04N21/85—Assembly of content; Generation of multimedia applications
    • H04N21/854—Content authoring
    • H04N21/8547—Content authoring involving timestamps for synchronizing content
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/91—Television signal processing therefor
    • H04N5/93—Regeneration of the television signal or of selected parts thereof
    • H04N5/95—Time-base error compensation
    • H04N5/953—Time-base error compensation by using an analogue memory, e.g. a CCD shift register, the delay of which is controlled by a voltage controlled oscillator

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computer Security & Cryptography (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Studio Circuits (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

본 발명은 디지탈 TV의 오디오/비디오 동기장치에 관한 것으로, 특히 영상과 음성신호를 정확하게 동기시켜 디지탈 오디오에서 입력 버퍼의 오버 플로우나 언더 플로우를 방지하기 위해 NCO를 이용한 PTS/DTS 콘트롤러에 관한 것이다.
이와 같은 본 발명의 NCO를 이용한 PTS/DTS 콘트롤러는 디코딩되는 화상 또는 프레임의 DTS값 또는 플레이되는 화상 또는 프레임의 PTS값과 STC값의 차를 구하는 제1가산기와, 상기 제1가산기의 출력에서 지터의 영향을 줄이기 위한 루프 필터와, 상기 루프 필터의 출력을 입력하여 송신측의 엔코더의 클럭을 추적하는 NCO를 포함하여 구성된 것이다.

Description

엔씨오(NCO)를 이용한 피티에스/디티에스(PTS/DTS) 콘트롤러
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 기 출원된 디지탈 TV의 오디오/비디오 동기 장치 구성도, 제3도는 본 발명에 따른 제1실시예의 PTS/DTS 콘트롤러 구성도.

Claims (4)

  1. 디코딩되는 화상 또는 프레임의 DTS값 또는 프레이되는 화상 또는 프레임의 PTS값과 STC값의 차를 구하는 제1가산기와, 상기 제1가산기에서 출력에서 지터의 영향을 줄이기 위한 루프 필터와, 상기 루프 필터의 출력을 입력하여 송신측의 엔코더의 클럭을 추적하는 NCO를 포함하여 구성됨을 특징으로 하는 NCO를 이용한 PTS/DTS 콘트롤러.
  2. 제1항에 있어서, 루프 필터는 상기 제1가산기로부터 출력되는 데이타를 그 이전 데이타와 가산하는 제2가산기와, 상기 제2가산기의 출력을 일시 저장하여 출력함과 동시에 상기 제2가산기의 일입력단으로 피드백시키는 제1레지스터와, 상기 제1레지스터의 출력을 그 이전의 출력과 가산하는 제3가산기와, 상기 제3가산기의 출력을 일시저장하여 출력함과 동시에 상기 제3가산기(43)의 일입력단으로 피드백시키는 제2레지스터로 구성됨을 특징으로 하는 NCO를 이용한 PTS/DTS 콘트롤러.
  3. 제1항에 있어서, NCO는 상기 루프 필터에서 출력된 데이타를 그 이전 출력 데이타와 가산하는 제4가산기와, 상기 제4가산기의 출력을 일시저장하여 최상위 비트를 출력함과 동시에 상기 제4가산기의 일입력단으로 피드백시키는 제3레지스터로 구성됨을 특징으로 하는 NCO를 이용한 PTS/DTS 콘트롤러.
  4. 제1항에 있어서, NCO는 상기 루프 필터에서 출력된 데이타를 그 이전 출력 데이타와 가산하는 제5가산기와, 상기 제5가산기의 출력을 리시저장하여 출력함과 동시에 상기 제5가산기의 일입력단으로 피드백시키는 제4레지스터와 셋팅된 비트 수 만큼 카운트를 반복하여 출력하는 카운터와, 상기 제4레지스터의 출력과 상기 카운터의 출력을 배타 논리합하는 익스크루시브 오아 게이트와, 상기 익스크루시브 오아 게이트의 출력을 토글시켜 출력하는 T-플립플롭으로 구성됨을 특징으로 하는 NCO를 이용한 PTS/DTS 콘트롤러.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950020847A 1994-12-08 1995-07-14 엔씨오를이용한피티에스/디티에스콘트롤러 KR100348240B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019950020847A KR100348240B1 (ko) 1995-07-14 1995-07-14 엔씨오를이용한피티에스/디티에스콘트롤러
US08/567,689 US5771075A (en) 1994-12-08 1995-12-05 Audio/video synchronizer
DE69525908T DE69525908T2 (de) 1994-12-08 1995-12-08 Ton-/Videosynchronisator
EP95308933A EP0716547B1 (en) 1994-12-08 1995-12-08 Audio/video synchronizer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950020847A KR100348240B1 (ko) 1995-07-14 1995-07-14 엔씨오를이용한피티에스/디티에스콘트롤러

Publications (2)

Publication Number Publication Date
KR970009421A true KR970009421A (ko) 1997-02-24
KR100348240B1 KR100348240B1 (ko) 2003-02-05

Family

ID=37488818

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950020847A KR100348240B1 (ko) 1994-12-08 1995-07-14 엔씨오를이용한피티에스/디티에스콘트롤러

Country Status (1)

Country Link
KR (1) KR100348240B1 (ko)

Also Published As

Publication number Publication date
KR100348240B1 (ko) 2003-02-05

Similar Documents

Publication Publication Date Title
KR960028431A (ko) 엠피이지-2(mpeg-2) 시스템의 피이에스 패킷화 장치
ATE279073T1 (de) Zeitbasisreferenzdatumregeneration für mpeg- transportströme
KR970706699A (ko) 멀티미디어 시스템의 프로그래머블 오디오-비디오 동기방법 및 장치(programmable audio-video synchronization method and apparatus for multimedia)
KR950010508A (ko) 디지탈 전송 시스템의 오디오/비디오 신호 동기화 방법 및 장치
DE69425068D1 (de) Datenblockformat für softwareträger und wiedergabegerät
KR970060957A (ko) 가변속 고속 재생기능을 갖는 가변 비트율 동화상 복호화장치
WO1995023495A3 (en) Method and device for transmitting data packets
KR890010810A (ko) 동기신호 검출회로
TW529250B (en) NCO based frequency synthesizer with jitter modulation
KR970009421A (ko) 엔씨오(nco)를 이용한 피티에스/디티에스(pts/dts) 콘트롤러
JP2002176643A5 (ko)
KR960003294A (ko) 비디오 및/또는 오디오 데이타 재생 장치
KR960028170A (ko) 디지탈 티브이의 오디오/비디오 동기 장치
KR100267371B1 (ko) 엠펙-2 역다중화기와 오디오 디코더 정합장치
US6917387B2 (en) Arrangement for time-correct combination of two data streams
KR930001677A (ko) 텔레비젼 화상 표시 장치
KR960038757A (ko) 스큐 보상 및 잡음을 제거하기 위한 영상신호 처리장치
KR900019514A (ko) 비디오 신호 처리 장치
JPS59140559A (ja) バツフアレジスタ
KR0129247B1 (ko) 데이타 전송속도 조절장치
JP2907118B2 (ja) データ転送回路
KR960032137A (ko) 메모리를 이용한 동기식 가변 지연 방법 및 그 장치
KR950030493A (ko) 엠펙(mpeg) 시스템 디멀티플렉서
KR0137458Y1 (ko) 비디오-cd의 데이터 안정화를 위한 동기회로
KR960028570A (ko) 엠피이지-2(mpeg-2) 시스템에서 타임 스탬프를 코딩하는 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
N231 Notification of change of applicant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070629

Year of fee payment: 6

EXTG Ip right invalidated