KR100186251B1 - 평판 디스플레이 장치용의 주상의 스페이서 제조방법 - Google Patents

평판 디스플레이 장치용의 주상의 스페이서 제조방법 Download PDF

Info

Publication number
KR100186251B1
KR100186251B1 KR1019950044445A KR19950044445A KR100186251B1 KR 100186251 B1 KR100186251 B1 KR 100186251B1 KR 1019950044445 A KR1019950044445 A KR 1019950044445A KR 19950044445 A KR19950044445 A KR 19950044445A KR 100186251 B1 KR100186251 B1 KR 100186251B1
Authority
KR
South Korea
Prior art keywords
spacer
insulating
forming
manufacturing
etching
Prior art date
Application number
KR1019950044445A
Other languages
English (en)
Other versions
KR970030075A (ko
Inventor
권기진
Original Assignee
엄길용
오리온전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엄길용, 오리온전기주식회사 filed Critical 엄길용
Priority to KR1019950044445A priority Critical patent/KR100186251B1/ko
Publication of KR970030075A publication Critical patent/KR970030075A/ko
Application granted granted Critical
Publication of KR100186251B1 publication Critical patent/KR100186251B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/24Manufacture or joining of vessels, leading-in conductors or bases
    • H01J9/241Manufacture or joining of vessels, leading-in conductors or bases the vessel being for a flat panel display
    • H01J9/242Spacers between faceplate and backplate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2209/00Apparatus and processes for manufacture of discharge tubes
    • H01J2209/01Generalised techniques
    • H01J2209/012Coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacture Of Electron Tubes, Discharge Lamp Vessels, Lead-In Wires, And The Like (AREA)

Abstract

본 발명은 평판 디스플레이 장치용, 즉 예로써, FED의 제조공정중 스페이서의 제조방법에 관한 것으로, 특히 화소사이에 스페이서 전극(2)을 형성시켜 그 위에 주상의 스페이서를 무전해 도금 방법에 의해 형성시키는 방법에 관한 것으로 그의 주요 방법상의 공정은, 통공(11)을 형성한 절연마스크(1)의 제작 공정과, 스페이서 형성을 위한 스페이서 전극(2)을 화소(3)의 간격 사이에 형성시키는 공정과, 전계 방출부 보호를 위한 절연물질을 형성시키는 절연막층(4) 형성 공정과, 식각 공정에 의해 스페이서 전극(2) 부위를 노출시키는 공정과, 초기에 제작된 상기한 절연마스크(1)의 통공(11)과 스페이서 전극(2)이 수직으로 배열되도록 안착시키는 공정과, 도금조에서 무전해 도금하는 공정과, 절연마스크(1)와 그 아래의 절연막층(4)을 제거하는 공정으로 이루어지는 것을 특징으로 한다.

Description

평판 디스플레이 장치용의 주상의 스페이서 제조방법
제1도는 본 발명에서 적용되는 절연마스크(1)에 대한 일부 절개 사시도.
제2도(a),(b)는 스페이서 전극(2)의 형성 위치를 보여주는 도면.
제3도 내지 제6도는 주상의 스페이서 형성 공정을 순서대로 보여주는 도면.
* 도면의 주요부분에 대한 부호의 설명
1 : 절연 마스크 2 : 스페이서 전극
3 : 화소 4 : 절연막층
11 : 통공 21 : 금속층
본 발명은 평판 디스플레이 장치용, 즉 예로써, FED(Fidld Emission Display)의 제조 공정중 스페이서의 제조 공정에 관한 것으로, 특히 주상의 스페이서를 제조하는 방법에 관한 것이다.
일반적으로 FED의 전계방출소자는 그 상하판이 수백 ㎛정도 떨어져 있고 내부 소자는 고진공으로 유지되므로 소자간의 거리를 일정하게 유지시켜 주기 위하여는 스페이서가 필요하게 된다.
종래의 평판 디스플레이에 형성되는 스페이서의 제조는 식각에 의한 제조방법과, 전해도금에 의한 스페이서 제작 공정에 있었다.
그러나, 상기한 종래의 방법중 전해도금에 의한 스페이서의 제작일 경우, 홀(hole) 내부에서 전류밀도 분포가 균일하지 않아서 벽쪽이 우선적으로 자라게 되어, 만약 화상비(Aspect ratio)가 큰 경우엔, 스페이서가 다 자라게 된 경우 중간에 공동이 생기는 문제가 발생한다.
또한 종래의 전해도금 방법으로 스페이서를 형성시킬 경우엔, 도금을 하기 위해 전원과 연결해야 하므로 장치가 복잡해지고 번거로운 공정이 되는 단점이 있었다.
본 발명은 상기한 종래의 스페이서 형성 방법을 개선한 것으로, 스페이서의 형성을 무전해도금 방법을 적용하여 균일한 스페이서를 형성시킴과 동시에 간편한 장치로 편리하게 스페이서를 형성시킬 수 있도록 한 것으로, 본 발명의 주요 방법은 통공(11)을 형성한 절연마스크(1)의 제작공정과, 스페이서 형성을 위한 스페이서 전극(2)을 화소(3)의 간격사이에 형성시키는 공정과, 전계방출부 보호를 위한 절연 물질을 형성시키는 절연막층(4) 형성 공정과, 식각 공정에 의해 스페이서 전극(2)부위를 노출시키는 공정과, 초기에 제작된 상기한 절연마스크(1)의 통공(11)과 스페이서 전극(2)이 수직으로 배열되도록 안착시키는 공정과, 도금조에서 무전해 도금하는 공정과, 절연마스크(1)와 그 아래의 절연막층(4)을 제거하는 공정으로 이루어지는 것을 특징으로 한다.
이하 본 발명을 더욱 상세히 설명한다.
본 발명에 따른 스페이서의 형성 방법은, 먼저 실리콘 웨이퍼나 폴리이미드 등과 같이 에칭이나 스트립(strip)이 가능한 절연체를 사용하여 절연마스크를 제작한다.
제1도는 절연마스크(1)를 통공 부분의 일부를 절개하여 나타낸 예시도로써 본 실시예에서는 사각기둥 형상의 관통된 구멍을 갖는 통공(11)이 형성되도록 제작하였다.
이 통공(11)은, 비등방성에칭 등의 방법에 의해 통공(11)을 형성시킨다.
그리고, 제2도(a)의 개략 측단면도와 제2도(b)의 개략 평면상의 위치 구성도에서 보듯이 스페이서 형성을 위한 전극(2)을 화소(pixel)(3)가 형성되는 위치 사이에 형성시킨다.
스페이서(2)의 형성은, 전계 방출부의 제작시 게이트 금속을 올릴 때 동시에 증착에 의한 방법으로 스페이서 전극(2)을 형성시키고, 그의 형성 위치는 화소(3)와 화소(3) 간격 사이의 공간에 형성시키되 화소(3)와 화소(3) 사이의 공간을 지지할 수 있는 최소한의 수로 형성시키는 것이 바람직하다.
제3도는 제2도의 스페이서 형성을 위한 전극(2)을 형성한 후의 공정을 보여주는 도면으로서, 전계 방출부가 제작된 후 실리게이트 유리(규산유리)의 일종인 PSG(Phospho-Silicate Glass), 포토레지스트(PR), 폴리이미드 등의 절연 및 노광 물질로 전면을 도포하여 절연막층(4)을 형성시켜 전계 방출부를 보호한다.
그리고, 제4도에서 보듯이, 공지의 식각 공정예로써, 노광 또는 에칭 공정에 의하여 스페이서 전극(2) 부위만 노출되도록 스페이서 전극(2) 상부에 있는 절연막층(4)을 제거한다.
그리고, 제5도에서 보듯이, 제1도에 도시한 미리제작된 주상의 통공(11)을 갖는 절연막으로 이루어진 절연마스크(1)를, 제4도에서 노출시킨 스페이서 전극(2) 부위가 절연마스크(1)의 통공(11)과 일치하도록 배열한다. 그런 후, 이것을 도금조에 넣어 금속의 무전해 공정을 실시한다.
이때, 예로써 제5도 도면의 저면과 같이 도금이 불필요한 부위에는 소정의 피복물을 씌워 도금이 되지 않도록 할 수도 있다.
무전해 도금 공정이 완료되면 스페이서 전극(2) 상부에 즉 절연마스크(1)의 통공(11) 부위에, 도금된 금속층(21)이 절연마스크(1)의 통공(11) 형상과 동일한 4각형의 주상으로 형성된다.
그리고, 통공(11) 부위를 제외한 절연마스크(1)와 그 아래의 절연막층(4)인 예로써 PSG층을 에칭이나 스트립(strip) 공정으로 제거시키면 제6도와 같이 즉 금속층(21)으로 형성되는 주상의 스페이서가 형성된다.
이상과 같은, 본 발명에 의하며, 스페이서를 전계 방출 소자 위에 직접 제작할 수 있으며, 또 무전해 도금 방법을 사용함으로써 전류 밀도 분포가 균일하므로 균일한 스페이서를 얻을 수 있고, 내식성, 내마모성이 우수한 특성의 스페이서 제작이 가능하게 된다.
특히, 비금속재료중에 고립되어 있는 금속, 즉 본 발명에 따른 스페이서 전극(2)위에 선택적인 도금을 함으로써 우수한 특성을 나타낸다.
본 발명에서 사용되는 무전해 도금은 전해도금에 비하여 볼 때, 어떤 형상에 관계없이 도금되는 각 부분의 도금층의 두께가 일정하며, 도금액을 일정하게 유지시킴으로써 균일한 두께를 형성할 수 있고, 내부에 기공이 전혀 형성되지 않는 등 막질이 우수하다.
또한 전해도금에서는 도금을 하기 위해 전원과 접점을 형성하는 필요가 있기 때문에 부피가 커지고 장치 구조가 복잡한 단점이 있지만 무전해 도금 방법을 사용할 경우엔 전원을 끌어오기 위한 접점(contact) 형성 공정을 제외시킬 수 있게 되므로 공정상 및 구조상 간편한 장점이 있다.

Claims (10)

  1. 평판 디스플레이 장치용의 주상의 스페이서 형성 공정에 있어서, 통공(11)을 형성한 절연마스크(1)의 제작 공정과, 스페이서 형성을 위한 스페이서 전극(2)을 화소(3)의 간격 사이에 형성시키는 공정과, 전계방출부 보호를 위한 절연물질을 형성시키는 절연막 형성 공정과, 식각 공정에 의해 스페이서 전극(2) 부위를 노출시키는 공정과, 초기에 제작된 상기한 절연마스크(1)의 통공(11)과 스페이서 전극(2)이 수직으로 배열되도록 안착시키는 공정과, 도금조에서 무전해 도금하는 공정과, 절연마스크(1)와 그 아래의 절연막층(4)을 제거하는 공정으로 이루어지는 것을 특징으로 하는 주상의 스페이서 제조 방법.
  2. 제1항에 있어서, 절연마스크(1)의 통공(11)은 사각기둥 형상인 것을 특징으로 하는 주상의 스페이서 제조방법.
  3. 제1항에 있어서, 절연마스크(1)의 통공(11)은 비등방성 에칭에 의하여 형성시키는 것을 특징으로 하는 주상의 스페이서 제조방법.
  4. 제1항에 있어서, 절연마스크(1)는 실리콘 웨이퍼나 폴리이미드 등과 같이 에칭이나 스트립이 가능한 절연체인 것을 특징으로 하는 주상의 스페이서 제조방법.
  5. 제1항에 있어서, 스페이서 전극(2)은 전계방출부의 제작시 게이트금속(3)을 형성시킬 때 증착에 의하여 형성하는 것을 특징으로 하는 주상의 스페이서 제조방법.
  6. 제1항에 있어서, 절연막층(4)은 절연 및 노광 가능한 재질로 이루어지는 것을 특징으로 하는 주상의 스페이서 제조방법.
  7. 제1항 또는 제6항에 있어서, 절연막층(4)은 PSG, 포토레지스트, 폴리이미드 중 어느 하나로 이루어지는 것을 특징으로 하는 주상의 스페이서 제조방법.
  8. 제1항에 있어서, 스페이서 전극(2) 부위의 노출을 위한 식각 공정은 노광 또는 에칭에 의하여 이루어지는 것을 특징으로 하는 주상의 스페이서 제조방법.
  9. 제1항에 있어서, 무전해 도금 공정시, 도금이 불필요한 부위에는 피복물을 형성시키는 것을 특징으로 하는 주상의 스페이서 제조방법.
  10. 제1항에 있어서, 무전해 도금 후의 절연마스크(1)와 절연막층(4) 제거 공정은 에칭 또는 스트립 공정에 의해 이루어지는 것을 특징으로 하는 주상의 스페이서 제조방법.
KR1019950044445A 1995-11-28 1995-11-28 평판 디스플레이 장치용의 주상의 스페이서 제조방법 KR100186251B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950044445A KR100186251B1 (ko) 1995-11-28 1995-11-28 평판 디스플레이 장치용의 주상의 스페이서 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950044445A KR100186251B1 (ko) 1995-11-28 1995-11-28 평판 디스플레이 장치용의 주상의 스페이서 제조방법

Publications (2)

Publication Number Publication Date
KR970030075A KR970030075A (ko) 1997-06-26
KR100186251B1 true KR100186251B1 (ko) 1999-03-20

Family

ID=19436227

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950044445A KR100186251B1 (ko) 1995-11-28 1995-11-28 평판 디스플레이 장치용의 주상의 스페이서 제조방법

Country Status (1)

Country Link
KR (1) KR100186251B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990068730A (ko) * 1999-06-15 1999-09-06 성필호 평판디스플레이의커버그라스
KR100437596B1 (ko) * 2001-04-18 2004-06-26 비오이 하이디스 테크놀로지 주식회사 컬러 필터 기판 제조방법

Also Published As

Publication number Publication date
KR970030075A (ko) 1997-06-26

Similar Documents

Publication Publication Date Title
JPS583381B2 (ja) 支持基板の片側で大地平面の上下に配線を作る方法
TW201833389A (zh) 母板、母板的製造方法及遮罩的製造方法
US3432920A (en) Semiconductor devices and methods of making them
US3142047A (en) Memory plane
US2793178A (en) Method of providing insulator with multiplicity of conducting elements
KR100186251B1 (ko) 평판 디스플레이 장치용의 주상의 스페이서 제조방법
US20230345642A1 (en) Asymmetrical electrolytic plating for a conductive pattern
KR101843035B1 (ko) 모판 및 마스크의 제조 방법
JPS5812315A (ja) 薄膜コイルの製造方法
WO2020035008A1 (zh) 一种走线结构及其制备方法、显示装置
US4343081A (en) Process for making semi-conductor devices
KR101832988B1 (ko) 모판, 모판의 제조 방법, 및 마스크의 제조 방법
KR890011035A (ko) 집적회로 제조방법 및 전기접속 형성방법
KR100186258B1 (ko) 평판 디스플레이의 주상의 스페이서 제조방법
KR100186252B1 (ko) 평판 디스플레이 장치용의 주상의 스페이서 제조방법 및 이에 사용되는 절연마스크
JP2002219695A (ja) 微細構造およびこの製造方法
JPH07297590A (ja) 同軸構造の配線の形成方法
RU2040128C1 (ru) Способ изготовления плат для гибридных интегральных схем
KR100364543B1 (ko) 표시소자의 금속 전극 제조방법
JP2002141235A (ja) 電子部品とその製造方法
KR0147716B1 (ko) 자기정렬콘택 형성방법
KR100233143B1 (ko) 반도체 장치 제조방법
KR20190068922A (ko) 기판지지장치 및 그 제조방법
KR920007360B1 (ko) 다층구조를 갖는 반도체 제조방법
KR100259189B1 (ko) 박막트랜지스터 표시소자의 소스버스전극 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20011127

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee