KR0177536B1

KR0177536B1 - 정보 처리 장치, 그 처리 방법 및 전원 제어 방법

Info

Publication number: KR0177536B1
Application number: KR1019950011233A
Authority: KR
Inventors: 시니찌 수나까와; 가쯔또시 시마다; 에이사꾸 타쯔미; 시게끼 모리; 가즈히로 마쯔바야시; 다까시 하라다; 가쯔히꼬 나가사끼; 료지 후꾸다
Original assignee: 미따라이 하지메; 캐논 가부시키가이샤
Priority date: 1994-05-09
Filing date: 1995-05-09
Publication date: 1999-05-15
Also published as: EP0683451A3; US5828568A; KR950033774A; EP0683451A2; EP0683451B1; DE69532596D1; DE69532596T2

Abstract

멀티 타스크 모드에서 동작하는 정보 처리 장치는 각 타스크에 의해 사용된 장치의 총 소비 전력을 계산하고 최대 소비 전력을 갖는 장치를 사용하는 타스크에보다 높은 실행 우선 순위를 할당하여, 최대 소비 전력을 갖는 장치의 실행 시간이 단축되고, 장치의 소비 전력이 억제된다. 장치가 타스크의 스위칭시에 시작될 때, 총 소비 전력이 장치의 재개시에 소비된 전력만큼 장치의 허용 가능한 전력을 초과하는 경우, 타스크는 다른 장치들의 동작이 완료될 때까지 대기 상태로 설정되고, 소비 전력이 낮아지고, 타스크에 의해 장치를 사용하기가 용이하다.

Description

정보 처리 장치, 그 처리 방법 및 전원 제어 방법

제1도는 본 발명의 실시예에 따른 정보 처리 장치의 구성을 도시하는 개략 블럭도.

제2도는 제1도에 도시한 실시예의 정보 처리 장치 내의 CPU 주변 회로의 구성을 도시한 블럭도.

제3도는 제1도에 도시한 실시예의 정보 처리 장치 내의 각각의 I/O 부에 대한 전원부의 구성을 도시한 블럭도.

제4a도 및 제4b도는 제1도에 도시한 실시예의 정보 처리 장치 내의 타이머에 의한 시간 측정 완료시 I/O 제어 및 인터럽트 제어를 각각 도시한 플로우 차트.

제5a도 및 제5b도는 제1도에 도시한 실시예의 정보 처리 장치의 절전 제어 상태를 설명하기 위한 타이밍 차트.

제6도는 제1도에 도시한 실시예의 정보 처리 장치에서의 타스크 스케쥴러의 우선 순위 제어를 설명하기 위한 도면.

제7도는 제1도에 도시한 실시예의 정보 처리 장치에서의 타스크 제어 블럭의 포맷을 도시한 도면.

제8a도 내지 제8c도는 제1도에 도시한 실시예의 정보 처리 장치에서의 타스크 제어 블럭의 내용을 도시한 테이블.

제9도는 본 발명의 제1 실시예에 따른 정보 처리 장치에서의 타스크 I/O 장치 획득 처리의 제어를 도시한 플로우 차트.

제10도는 본 발명의 실시예 1에 따른 정보 처리 장치에서의 타스크의 I/O 장치 해제 처리의 제어를 도시한 플로우 차트.

제11도는 본 발명의 실시예 2에 따른 정보 처리 장치에서 타스크 스케쥴러에 의해 사용된 스케쥴링을 위한 다양한 기본 파라메타를 도시한 도면.

제12도는 본 발명의 실시예 2에 따른 정보 처리 장치에서의 장치 구동기의 관리 영역을 도시한 도면.

제13도는 본 발명의 실시예 2에 따른 정보 처리 장치에서의 장치의 시작 제어를 도시한 플로우 차트.

제14도는 본 발명의 실시예 2에 따른 정보 처리 장치에서의 타이머에 의한 측정 완료시의 제어를 도시한 플로우 차트.

제15도는 본 발명의 실시예 2에 따른 정보 처리 장치에서의 대기 장치의 재개 제어를 도시한 플로우 차트.

제16도는 본 발명의 실시예 3에 따른 전자 장치를 도시한 기능 블럭도.

제17도는 본 발명의 실시예에 따른 전자 장치의 하드웨어 구성을 도시한 블럭도.

제18도는 본 발명의 실시예 3에서의 모드 전이 타이밍 및 소비 전력 상태의 변화를 도시한 타이밍 차트.

제19도는 종래의 모드 전이 타이밍을 설명하기 위한 타이밍 차트.

제20도는 실시예 3의 억세스 시간 간격 테이블의 예를 도시한 도면.

제21도는 실시예 3의 억세스 시간 테이블의 예를 도시한 도면.

제22도는 본 발명의 시시예 3에서의 장치 억세스시 억세스 시간 간격 테이블의 갱신 처리를 도시한 플로우 차트.

제23도는 본 발명의 실시예 3에서의 장치에 대한 억세스 완료시 제어가 모드 L로 들어가는지를 결정하는 처리를 도시한 플로우 차트.

제24도는 본 발명의 실시예 4에서의 HDD에 대한 어플리케이션의 억세스 시간의 히스테리시스를 저장하는 테이블의 예를 도시한 도면.

제25도는 본 발명의 실시예 5에서의 HDD 억세스 시간 간격 테이블의 예를 도시한 도면.

제26도는 본 발명의 실시예 6에 따른 모드 전이시의 소비 전력 상태의 변화를 도시한 타이밍 차트.

* 도면의 주요부분에 대한 부호의 설명

1 : CPU 2 : CPU 주변 회로

3 : 주 메모리 4 : 전원 제어기

5 : 디스플레이 제어기 6 : 디스플레이

7 : FDD 제어기 8 : FDD

9 : HDD 제어기 10 : HDD

11 : CD-ROM 제어기 12 : CD-ROM

13 : 프린터 제어기 14 : 프린터

15 : 통신 I/F 16~18 : 터미널

21~26 : 스위치 27 : 스위칭 전원

28 : AC 플러그 30 : CPU 메모리부

31 : 디스플레이부 32 : FDD부

33 : HDD부 34 : CD-ROM부

35 : 프린터부 36 : 통신부

130 : CPU 131 : 주 메모리

132 : 입력부 133 : 입력 제어 회로

134 : 디스플레이부 135 : 디스플레이 제어 회로

136 : ROM 137 : RAM

138 : 메모리 제어 회로 139 : HDD 제어 회로

140 : HDD 141 : 통신부

142 : 통신 제어 회로 143 : 전원

144 : 타이머 160 : 장치 제어부

161 : 계산 판별부 162 : 시간 계수부

163 : 억세스 시간 간격 테이블 164 : 억세스 시간 테이블

본 발명은 다수의 어플리케이션(application) 또는 타스크를 시분할적으로 스위칭하여 실행할 수 있는 정보 처리 장치, 이 장치의 처리 방법 및 이 장치의 전원 제어 방법에 관한 것이다.

마이크로컴퓨터 등을 결함시킨 몇 가지 전자 장치는 메모리, 디스플레이 장치 등이 선정된 시간동안 억세스되지 않을 때 낮은 소비 전력 모드에서 전원을 중지시키고 또는 장치를 동작시키는 이른바 전력 다운 기능을 갖는다.

그러나, 종래의 전력 다운 기능이 억세스가 선정된 시간 주기동안 이루어지지 않을 때 현재 실행되고 있는 어플리케이션과 독립적으로 전력 다운 모드에 들어가기 때문에, 현재 실행되고 있는 어플리케이션을 위해 필요로 하지 않는 장치조차도 선정된 시간 주기의 경과 후에만 전력 다운 모드에 들어간다. 그러므로, 소비된 전력과 전력 다운 모드의 시작에 요구되는 지연 시간이 허비된다.

제19도를 참조하여 후에 설명되는 바와 같이, 몇가지 장치는 저전력 모드로의 전이시 또는 저전력 모드에서 고전력 모드로의 전이시 정상 모드에서보다 높은 전력을 필요로 한다. 이 경우에, 소정의 장치가 최종 억세스로부터 선정된 시간 주기의 경과 후에 저전력 모드에 들어가고, 저전력 모드의 시작 이후에 즉각 억세스에 의해 고전력 모드를 재개할 때, 이 기간 중에 이 장치가 고전력 모드에 유지될 때 요구되는 소비 전력은 이 장치가 2개의 전력 모드 사이에 스위치될 때 요구되는 것보다 낮게 된다.

통상적으로, 멀티 타스크 처리를 행할 수 있는 정보 처리 장치들은 공지되어 있다. 이들 정보 처리 장치의 각각은 다수의 처리 동작을 시분할적으로 실행하기 위한 멀티 타스크 처리를 실행함으로써 다수의 병렬 처리 동작을 분명히 실행할 수 있다. 이러한 처리의 경우, 단일 사용자가 동시에 다수의 어플리케이션을 실행할 수 있다. 다수의 터미널이 이러한 정보 처리 장치에 접속될 때, 다수의 사용자가 동시에 정보 처리 장치를 사용할 수 있다.

상술한 멀티 타스크 처리를 실행하는 오퍼레이팅 시스템(OS)는 스케쥴러라고 하는 처리부(프로그램)을 포함한다. 스케쥴러는 다수의 타스크가 실행 가능할 때 실행될 타스크를 결정한다. 할당되지 않은 타스크는 대기되고(queued) 다음 할당 시간까지 처리되지 않는다. 이러한 스케쥴링 방법은 라운드 로빈(round robin) 스케쥴링, 우선 순위 스케쥴링을 포함한다.

라운드 로빈 스케쥴링에서, 대기된 타스크는 선입 선출(FIFO) 리스트의 형태로 관리되고 리스트의 순서대로 실행된다. 이 방법에서 CPU에 할당 시간이 지난 타스크는 리스트의 끝에 부가된다.

우선 순위 스케쥴링에서, 다음의 방법이 실현된다. 타스크의 실행 레벨에 대응하여 우선 순위를 결정하는 방법에서, 사용자에 의해 생성된 프로그램이 동작하는 사용자 레벨과 OS가 동작하는 특권 레벨이 있다면, 높은 우선 순위 레벨이 특권 레벨을 갖는 타스크에 할당된다. 또한, 높은 우선 순위 레벨을 다이너믹 화상 재생 타스크와 같은 그 실행 시간에 엄격히 제한을 주는 타스크에 할당하는 방법, 사용자 ID의 자격에 대응하여 우선 순위를 결정하는 방법, CPU에 대한 할당 시간의 비지 타임(busy time)율에 대응하여 우선 순위를 결정하는 방법 등이 공지되어 있다.

일반적으로, 동일한 우선 순위 레벨을 갖는 타스크가 몇 개의 랭크로 분류되어, 우선 순위 스케쥴링이 각 랭크에서 타스크를 관리하는데 채용되고, 라운드 로빈 스케쥴링은 랭크의 단위로 타스크를 관리하는데 채용된다.

한편, 이들 정보 처리 장치에서, 처리 회로는 다수의 처리 동작을 서로 병렬로 실행하도록 높은 속도로 동작하여야 한다. 결과적으로, 소비 전력은 증가하고, 이들 회로의 온도가 동작 중에 매우 높아진다. 이러한 정보 처리 장치가 많은 I/O 장치를 포함하기 때문에 많은 양의 열이 또한 이들 I/O 장치에 의해 발생된다. 열은 장치의 동작 에러를 유발시키고 장치의 신뢰성을 저하시킨다. 이러한 이유로 인해, 열 발생을 억제하도록 소비 전력을 감소시키는 것이 중요하다.

정보 처리 장치의 한 예로서 퍼스널 컴퓨터에서 실현되는 소비 전력 감소 방법이 이하 설명된다. 일반적으로, 다음의 4가지 방법이 대중적으로 채용되고 있다.

(1) DC 전력이 인가되는 회로의 수를 감소시킨다.

(2) 각 회로의 동작 전압을 낮춘다.

(3) 각 회로의 동작 주파수를 낮춘다.

(4) 사용되고 있지 않는 회로의 동작을 중지시킨다.

방법 (4)가 아래에 설명된다. 회로의 마지막 동작 이후에 경과된 시간이 측정된다. 회로의 다음 동작이 선정된 시간 주기동안 시작되지 않을 때, 회로가 사용되고 있지 않다는 것이 결정되고, 회로의 동작이 중지되고 또는 회로의 전력 공급이 중단된다. 상술한 동작에 의해 소비 전력이 감소될 수 있다.

그러나, 상술한 방법은 장치의 동작이 사용자가 장치를 사용하는 동안 자주 중지되기 때문에 동작 가능성에 손상을 줄 수 있다. 선정된 시가 주기의 임계값이 크게 설정될 때, 동작 가능성의 손상은 방지될 수 있으나, 소비 전력의 감소 효과는 불충분하게 된다. 이러한 이유로 인해, 설정 시간은 동작 가능성과 소비전력 사이의 절충에 기초하여 결정된다.

그러나, 상술한 종래 기술을 다음과 같은 문제점을 안고 있다.

시분할 처리에 의해 명백히 동시에 실행되는 타스크의 수가 클 때, 각 타스크의 대기 시간은 늘어나고 각 타스크의 겉보기 실행 시간이 늘어난다. 이 경우에, 대기 시간은 타스크에 의해 획득된 I/O 리소스(resource)가 사용되지 않은 동안의 대기 시간에 대응한다. 그러나, 이 대기 시간은 단일 타스크에서 비추어 볼 때 매우 짧고, 타스크 단위에서의 대기 시간의 총 시간에 대응하기 때문에, 종래 기술에서 설명된 절전 제어가 수행될 수 없다. 그러므로, 이 대기 시간에서, 전력이 I/O 리소스에 의해 쓸모없이 소비된다. 즉, 타스크의 수가 클 때, I/O 리소스의 대기 시간은 늘어나고, 결과적으로 소비 전력이 많아진다.

종래 기술에서, 타스크가 I/O 리소스의 소비 전력과 독립적으로 스케쥴러에 의해 독특하게 제어된다. 이러한 이유로 인해, 많은 전력을 요구하는 I/O 리소스를 얻는 타스크가 오랜 시간 주기동안 대기될 때, 매우 많은 전력이 오랜 시간 주기동안 쓸모없게 소모된다.

다수의 장치가 동시에 시작되어야 할 때, 큰 피크 전류가 순간적으로 흐른다. 이러한 이유로 인해, 장치는 큰 용량을 갖는 전원을 갖도록 설계되어야 하므로, 결국 장치의 크기 및 비용이 증가한다.

본 발명은 상술한 종래 기술을 감안하여 이루어진 것이고, 최소 소비 전력으로 동작할 수 있는 정보 처리 장치, 이 장치의 처리 방법 및 이 장치의 전원 제어 방법을 제공하는 것이 그 목적이다.

본 발명의 다른 목적은 타스크의 스케쥴링이 많은 전력을 요구하는 장치의 대기 시간을 최소화시키도록 실행되므로 장치의 소비 전력을 전체적으로 최소화시킬 수 있는 정보 처리 장치, 이 장치의 처리 방법 및 이 장치의 전원 제어 방법을 제공하는 것이다.

본 발명의 또다른 목적은 전체 소비 전력이 타스크로부터 장치로의 억세스시에 장치의 허용 가능한 전력을 초과할 때 대기 상태에서 타스크로부터 주어진 장치로의 억세스 요구를 설정할 수 있는 정보 처리 장치, 이 장치의 처리 방법 및 이 장치의 전원 제어 방법을 제공하는 것이다.

본 발명의 또다른 목적은 각각의 장치의 큰 소비 전력 타이밍을 분산시킴으로써 전체 장치의 소비 전력을 평균화할 수 있는 정보 처리 장치, 이 장치의 처리 방법 및 이 장치의 저원 제어 방법을 제공하는 것이다.

본 발명의 또다른 목적은 소용량 전원을 사용할 수 있기 때문에 크기 감소 및 비용 절감을 실현할 수 있는 정보 처리 장치, 이 장치의 처리 방법 및 이 장치의 전원 제어 방법을 제공하는 것이다.

본 발명의 또다른 목적은 어플리케이션 단위로 장치에 대한 억세스의 히스테리시스 정보를 저장하고, 어플리케이션과 장치에 대응하여 전력 다운 기능을 최적으로 실행할 수 있는 정보 처리 장치, 이 장치의 처리 방법 및 이 장치의 전원 제어 방법을 제공하는 것이다.

본 발명의 또다른 목적은 억세스가 이루어지지 않을 때 소비 전력을 억제할 수 있는 정보 처리 장치, 이 장치의 처리 방법 및 이 장치의 전원 제어 방법을 제공하는 것이다.

본 발명의 또다른 목적은 어플리케이션 단위로 억세스 시간을 예측하고, 전력 다운 기능이 실행되어야 하는 지를 예측된 시간에 기초하여 결정하고, 이 결정 결과에 따라 전력 다운 기능을 실행하는 정보 처리 장치, 이 장치의 처리 방법 및 이 장치의 전원 제어 방법을 제공하는 것이다.

본 발명의 다른 특징 및 장점은 유사한 참조 기호가 전체 도면에 걸쳐 동일한 또는 유사한 부분을 지시하는 첨부 도면과 함께 이루어진 다음의 설명으로부터 명백할 것이다.

본 발명의 양호한 실시예들이 첨부 도면을 참조하여 이후 설명될 것이다.

본 실시예의 정보 처리 장치의 중요한 점들이 아래에 요약된다.

다수의 처리 동작을 시분할적으로 실행할 수 있는 정보 처리 장치에서, 각 타스크에 의해 사용된 하드웨어에 의해 요구되는 총 전력이 검출되고, 타스크의 동작 어트리뷰트(attribute)가 총 전력에 기초하여 결정된다. 특히, 각 타스크에 의해 획득된 하드웨어 리소스와 이 하드웨어 리소스에 의해 요구되는 총 전력이 검출되고, 타스크가 획득된 하드웨어 리소스의 보다 큰 총 전력을 가짐에 따라 보다 높은 실행 우선 순위 레벨이 타스크에 할당된다. 동작 시스템의 스케쥴러는 높은 실행 우선 순위 레벨을 갖는 타스크를 선택하고 실행의 권리를 타스크에 제공한다.

다수의 하드웨어 리소스가 동시에 시작되어야 할 때 새로운 장치의 시작 요구에 대응하는 타스크의 실행 타이밍을 지연시킬 수 있는 정보 처리 방법 및 장치가 제공된다.

상술한 처리에 의해 소비 전력을 최소화시키면서 고속 멀티 타스크 처리를 실행할 수 있는 정보 처리 방법 및 장치가 제공된다.

[정보 처리 장치의 구성 설명]

본 실시예의 정보 처리 장치의 개략적 구성이 제1도를 참조하여 아래에 설명된다. 본 실시예의 정보 처리 장치로서, 다수의 터미널에 의해 억세스될 수 있고 주변 입/출력 장치와 결합된 워크스테이션이 예시될 것이다.

제1도를 참조하면, 참조 번호(1)은 전체 정보 처리 장치를 제어하는 CPU를 나타낸다. CPU(1)은 주 메모리(3) 내에 저장된 프로그램에 따라 산술 연산, I/O 제어 등과 같은 처리를 실행한다. CPU 주변 회로(2)는 제2도에 도시한 바와 같이 실시간 클럭 발생기(1001), 타이머(1002), 인터럽트 제어 회로(1003), 및 DMA 제 어 회로(1005)와 같이 주변 장치를 제어하는데 필요한 처리 회로를 포함하고, CPU(1)의 제어하에서 각 부를 제어한다. 제2도는 CPU 주변 회로(2)의 구성을 도시한 것이다. 제2도를 참조하면, 타이머(1002)가 선정된 시간 주기의 경과를 검출할 때, 타이머는 인터럽트 제어 회로(1003)에 인터럽트 요구 신호(1006)을 출력한다. 인터럽트 제어 회로(1003)은 신호(1006)에 기초하여 인터럽트 신호(1004)를 CPU(1)로 출력한다.

제1도를 다시 참조하면, 주 메모리(3)은 DRAM, 캐시 RAM, ROM 등과 같은 메모리를 포함하고, 본 실시예의 장치의 비사용 상태에서도 예를 들어 배터리로부터 전력을 수신하여, 그 저장 내용이 보유된다. 참조 번호(4)는 CPU(1)의 명령에 따라 전원을 턴/오프하는 전원제어기를 표시한다

이후 상세히 설명되는 바와 같이, 본 실시예의 정보 처리 장치에서 전원 전압은 각 부에 독립적으로 공급되고, 전원은 각 부에 대해 턴 온/오프될 수 있다. 본 실시예의 구성부 구성은 다음과 같다. 즉, 참조 번호(31)은 디스플레이부를 나타내고, 참조 번호(32)는 FDD부를, 참조 번호(33)은 HDD부를, 참조 번호(34)는 CD-ROM부를, 참조 번호(35)는 프린터부를, 참조 번호(36)은 통신부를 나타낸다.

디스플레이부(31)에서, 참조 번호(5)는 내부 VRAM(도시안됨)으로부터 디스플레이 데이타를 순차적으로 독출하고, 데이타의 계조 변환 등을 수행하는동안 데이타를 CRT와 같은 디스플레이(6)에 전송하는 디스플레이 제어기를 나타낸다. 디스플레이 제어기(5)는 CPU(1)로부터 VRAM로의 억세스와 VRAM으로부터 디스플레이(6)으로의 테이타 전송을 제어한다. 디스플레이 제어기(5)는 CPU(1)로부터 VRMM로의 억세스와 VRAM으로부터 디스플레이(6)으로의 데이타 전송 억세스 사이의 충돌을 방지하기 위해 버스 중재를 수행한다. 또한, 디스플레이 제어기(5)는 VRAM의 내용과 선정된 패턴 사이에서 AND, OR, EXOR 등과 같은 논리 산술 연산을 수행할 수 있다. 디스플레이(6)은 예를 들어, CRT, 액정패널(LCD) 등을 포함한다.

FDD부(32)에서 참조 번호(7)은 FDD 제어기를 표시하고, 참조 번호(8)은 플로피 디스크 드라이브를 표시한다. HDD부(33)에서 참조 번호(9)는 HDD 제어기를 표시하고, 참조 번호(10)은 하드 디스크 드라이브(HDD)를 표시한다. CD-ROM부(34)에서 참조 번호(11)은 CD-ROM 제어기를 표시하고, 참조 번호(12)는 CD-ROM 드라이브를 표시한다. 프린터부(35)에서 참조 번호(13)은 프린터 제어기를 표시하고, 참조 번호(14)는 프린터를 표시한다. 참조 번호(15)는 고속 직렬 포맷으로 통신을 수행하는 통신 인터페이스(I/F)를 표시한다. 참조 번호(16 내지 18)은 통신 I/F(35)에 접속되고, 그로부터 각 사용자가 정보의 입/출력 동작을 수행하는 터미널을 표시한다.

본 실시예의 전원 장치가 제3도를 참조하여 이하 설명된다.

스위칭 전원(27)은 상용 전원 입력의 AC 전압을 AC 플러그(28)을 통하여 본 체에서 사용되는 전압(예를 들어, 디지탈 회로에서는 +5V, 디스플레이 구동용으로 -24V, 및 각 드라이브의 모터 드라이버용으로 +20V)으로 변환시킨다.

본 실시예의 정보 처리 장치에서, 동작 전력은 각 부에 독립적으로 공급되고, 전원은 각 부에 대해 턴 온/오프되어, 전력이 절약된다. 몇 가지 부들에서 전력 절약 모두 내부 클럭을 중지시키거나 또는 클럭 주파수를 낮춤으로써 실현된다. 본 실시예의 구성부 장치는 상술한 부들 이외에 또한 CPU 주변 회로(2) 및 주 메모리(3), CPU(1)으로 구성된 CPU 메모리부(30)와, 통신 인터페이스(15)로 구성된통신부(36)을 포함한다.

CPU 메모리부(30)으로의 전원은 턴 온/오프될수 없고, 이 부는 전원 스위치가 턴 온될 때 온으로 유지된다는 것에 주목하여야 한다. 디스플레이부(31)은 디스플레이 제어기(5)와 디스플레이(6)을 포함한다. FDD부(32)는 FDD 제어기(7)과 FDD(8)을 포함한다. HDD부(33)은 HDD 제어기(9)와 HDD(10)을 포함하고 CD-ROM부(34)는 CD-ROM 제어기(11)과 CD-ROM 드라이브(12)를 포함한다. 프린터부(35)느 프린터 제어기(13)과 프린터(14)를 포함한다.

전력은 전원 제어기(4) 내에 포함된 스위치들(21 내지 26)을 통해 이들 기능부에 공급된다. 이 스위치들(21 내지 26)은 상술한 부들과 일 대 일 대응한다. 대응 스위치가 턴 오프될 때, 기능부에 들어가는 전원은 중지되고, 그 처리가 또한 중지될 수 있다. 이들 스위치의 온/오프 제어는 CPU 주변 회로(2)를 통해 CPU(1)에 의해 수행된다.

이들 스위치는 전자기 릴레이, 리드 스위치 등과 같은 기계 전기 소자를 포함할 수 있거나 또는 MOS-FET와 같은 반도체 스위치를 포함할 수 있다.

각 장치부의 전력 모드의 제어가 이하 제4a도 및 4b도를 참조하여 설명된다.

본 실시예에서, 각 부의 최종 억세스로부터 경과된 시간이 측정된다. 부에 대한 다음 억세스가 선정된 시간 주기 내에 이루어지지 않을 때, 이 부는 사용되지 않는 것으로 결정되고, 이 부는 절전 모드로 스위치 된다. 이 목적을 위해, 각 부의 제어 회로는 경과된 시간을 측정하기 위한 타이머를 포함한다. 각 타이머에서 설정된 타이머 값의 측정 완료시에, 타이머는 CPU(1)에 인터럽트 신호를 발생한다. 억세스가 절전 모드에서 이 부에 이루어질 때, 이 부의 제어 회로는 이 억세스를 검출하고, 지금까지 중지되었던 부분이 기능을 재개하는 처리를 수행한다.

상기 설명에서, 각 부의 제어 회로는 경과된 시간을 측정하기 위한 타이머를 포함한다. 다른 방법으로서, 타이머(1002)(제2도 참조)가 사용될 수 있다. 즉, 오퍼레이팅 시스템은 타이머(1002)의 측정된 값을 실시간으로 주기적으로 조사하고, 메모리(3) 내의 각 I/O부에 대응하는 실행 시간을 저장하여, 각 부의 동작 시간을 측정한다.

I/O 부들 중의 하나에 억세스하여야 하는 소정의 타스크가 오퍼레이팅 시스템의 스케쥴러에 의해 실행의 권리가 주어지고 소정의 I/O부에 억세스할 때 실행되는 처리 순차가 이하 상세히 설명된다.

본 실시예의 정보 처리 장치에서의 타스크 스케쥴링 방법과 그 효과가 제5a도 및 5b도를 참조하여 아래에 설명된다.

본 실시예의 동작은 제5a도 및 제5b도의 타이밍 차트를 참조하여 아래에 설명된다.

제5a도는 각 타스크의 실행 상태와 본 실시예의 타스크 스케쥴링 방법이 사용되지 않을 때 소정의 타스크에 의해 독점적으로 사용되는 I/O 부의 동작 모드(정상 동작 모드 및 절전 모드) 사이의 관계를 도시한다.

이 경우에, 가상적으로 동시에 실행되는 3개의 타스크(즉, 타스크 A, B 및 C)가 있을 때의 동작 상태가 제5a도를 참조하여 설명된다. 제5a도는 타스크 C가 그 처리가 완료될 때까지 (이후 I/O부로 참조될) 소정의 I/O부를 독점적으로 차지하는 경우를 예시한 것이다. 스케쥴러는 이들 타스크를 실행하기 위한 스케쥴링을 하는데 있어서 이들 타스크에 실행의 권리를 동등하게 할당한다. 실행의 권리가 할당된 타스크는 CPU 머신 사이클을 차지하고 선정된 처리를 실행한다.

제5a도의 횡좌표(900)은 시간 기준을 나타내고, 제5a도에서 시간은 좌측에서 우측으로 경과한다. 참조 번호(90, 91 및 92)는 타스크 A, B 및 C의 실행 타이밍을 나타낸다. 실행 타이밍(90 내지 92)에서, 각 타스크는 고(H)레벨의 타이밍에서는 실행되고, 저(L)레벨에서는 대기된다. 이 차트에서, 예를 들어 스케쥴러의 타스크 스위칭 시간을 위해 요구되는 오버헤드 타임(overhead time)은 도시되어 있지 않다. 참조 번호(93)은 장치에 결합된 I/O부의 전력 모드의 변화를 표시한다. 전력 모드(93)이 H레벨에 있을 때, I/O부 C는 정상 동작을 수행하기 위한 정상 동작 모드에 설정되고, 억세스가 이루어지지 않을 때 동작 대기 상태로 계속된다. 전력 모드(93)이 L레벨에 있을 때, I/O부 C는 몇 개의 회로의 동작이 중지되는 이른바 절전 모드로 설정된다. I/O부 C의 제어 회로는 아이들(idle) 타이머 C를 포함한다. 아이들 타이머 C는 시간 측정, 즉 타스크 C로부터의 억세스가 완료될 때마다 아이들 시간의 측정을 시작한다.

측정된 아이들 시간이 선정된 임계값으로서 t(아이들 시간)에 도달한다면, 제어 회로는 I/O부 C가 절전 모드로 스위치 되도록 제어한다.

제5a도를 참조하면, 타스크 C는 I/O부 C를 독점적으로 획득하고 그 처리를 실행한다. 제5a도의 타이밍 차트에서 I/O 유니트 C에 대한 억세스가 5개의 처리 동작 후에 완료된다. 제5a도에서, 5번째(최종) 처리가 시간 t1에서 종료할 때, 타스크 C는 I/O부 C를 해제하고 그 처리를 종료한다. 그러므로, 시간 t1에서, I/O부 C의 아이들 타이머 C는 계수를 시작한다. I/O부 C가 시간 t1로부터 t(아이들 시간)의 경과까지 억세스되지 않는다면, 아이들 타이머 C는 계수를 중지하고, I/O부 C를 절전 모드로 스위치한다(시간 t2). 다른 타스크가 아이들 타이머 C의 계수 중에 I/O부 C에 억세스한다면, 아이들 타이머 C는 각 억세스에 의해 리셋된다.

타스크 스케쥴링이 본 실시예의 각 타스크에 의해 사용된 각 I/O부의 소비 전력에 기초하여 수행될 때 타스크 C에 의해 독점적으로 제어되는 I/O부 C의 타스크의 동작 타이밍 및 동작 모드의 전이가 제5b도를 참조하여 아래에 설명된다.

제5b도에서 차트의 타스크 배열 및 표현 방법은 제5a도의 것들과 동일하다.

이 타스크 스케쥴링 방법에서, 타스크 스케쥴링은 타스크에 의해 사용된 I/O부의 총 소비 전력이 계산되고, 사용된 I/O부의 총 소비 전력이 타스크 단위로 비교되고, 실행의 우선 순위가 I/O부를 큰 소비 전력으로 사용하는 타스크에 할당되는 방식으로 수행된다. 제5b도에서 타스크 C에 의해 사용된 I/O부 C의 총 소비 전력값은 다른 타스크들에 의해 사용된 것들보다 크다. 이러한 이유로 인해, 타스크 스케쥴러는 타스크 C에 최고 우선 순위를 할당하기 때문에, 타스크 C의 실행 빈도는 타스크 A 및 B의 빈도보다 높다.

제5b도에서 타스크 C의 5번째 실행이 시간 t3에서 완료한 때에, 타스크 C는 I/O부 C를 해제하고 그 처리를 종료한다. 시간 t3에서, I/O부 C의 아이들 타이머 C는 아이들 시간의 계수를 시작한다. 시간 t3으로부터 I/O부 C가 억세스되지 않은 t(아이들 시간)의 경과 후에, 아이들 타이머 C는 계수를 중지하고, I/O부 C는 절전 모드로 스위치된다(시간 t4).

I/O부 C가 절전 모드로 스위치될 때까지 요구되는 시간을 제5a도와 제5b도를 참조하여 비교하면, 부 C를 절전 모드로 스위칭하기 위한 제어는 제5a도에서는 시간 t4보다 늦은 시간 t2에서 이루어지는 반면, 부 C를 절전 모드로 스위칭하기 위한 제어가 제5b도에서는 시간 t4에서 이루어진다.

본 실시예의 제어의 경우, I/O부를 큰 소비 전력으로 사용하는 타스크의 처리 시간이 시간(t2-t4)만큼 단축될 수 있기 때문에 이 시간 간격 중에 I/O부에 의해 소비된 전력이 절약될 수 있다.

제4a도는 각 I/O부(이후 간단히 장치라고 하겠다)를 통하여 스케쥬러 입/출력 데이타에 의해 실행의 권리가 타스크에 할당된 처리의 흐름을 도시한 프로우 차트이다.

단계 S120에서 선정된 장치에 대한 데이타 I/O 처리가 수행된다. 단계 S121에서 장치에 대응하는 아이들 타이머가 초기화되어, 계수를 시작한다. 이 처리는 종료하고, 흐름은 이 루틴을 호출한 호스트 처리 프로그램의 처리 단계로 복귀한다.

한편, 제4b도는 아이들 타이머의 계수 완료시에 시작된 인터럽트 처리 루틴의 흐림을 도시한 플로우 차트이다.

단계 S122에서, 계수를 완료한 아이들 타이머에 대응하는 장치가 절전 모드로 스위치된다. 단계 S123에서, 아이들 타이머에 의한 시간 측정이 중지된다. 이 처리는 종료하고, 흐름은 이 루틴으로부터 메인 루틴으로 복귀한다.

상술한 제어에 의해, 각 장치의 절전이 스위치될 수 있다.

[오퍼레이팅 시스템의 구성 설명]

본 실시예의 정보 처리 장치의 오퍼레이팅 시스템의 구성이 아래에 설명된다.

멀티 타스크 스케쥴링을 실현하는 스케쥴러는 제6도를 참조하여 아래에 설명된다. 제6도는 본 실시예의 스케쥴러의 구성을 설명하기 위한 도면이다.

이 스케쥴러는 선정된 시간 주기(예를 들어 1001μS)가 타이머에 의해 측정될 때마다 시작되고, 실행될 타스크를 스위치한다. 본 실시예의 스케쥴 제어는 타스크의 우선 순위 레벨을 4개의 랭크로 분류하면서 타스크의 우선 순위 스케쥴링에 의해 달성된다. 동일한 우선 순위 레벨에서, 실행될 타스크는 상술한 라운드 로빈 스케쥴링에 의해 스위치되도록 제어된다.

참조 번호(50 내지 53)은 각각의 우선 순위 레벨의 대기 헤더를 표시한다. 우선 순위 레벨 4를 갖는 대기 헤더(50)은 최고 우선 순위에 대응하고, 대기 헤더(53)은 최하 우선 순위(우선 순위 레벨 1)에 대응한다. 대기된 타스크는 리스트 구조 내에서 각각의 우선 순위 레벨의 대기 헤더(50 내지 53)의 각가에 결합된다. 참조 번호(54 내지 57)은 각각의 우선 순위 레벨의 끝에 접속된 대기된 타스크를 표시한다.

각각의 타스크는 타스크 제어기 블럭(TCB)이라고 하느 테이블을 갖고, 본 실시예의 가 타스크의 동작은 TCB에 따라 제어된다. 타스크의 TCB는 양방향 리스트를 통해 링크된다. 스케쥴링에 사용된 대기된 타스크의 대기는 또한 TCB의 양방향 리스트에 의해 실현된다.

TCB의내용은 이하 제7도를 참조하여 설명된다.

참조 번호(70)은 타스크를 식별하기 위해 오퍼레이팅 시스템에 의해 설정된 타스크 ID를 표시한다. 참조 번호(71)은 다른 타스크의 TCB에 인터링킹하기 위한 TCB 링크 데이타를 표시한다. 참조 번호(72)는 대기된 타스크를 링킹하기 위한 실행 대기 링크를 표시한다. 참조 번호(73)은 타스크 중의 세마포를 제어하기 위한 링크 데이타를 표시한다. 참조 번호(74)느 타스크의 대기 우선 순위 데이타를 표시한다. 참조 번호(75)는 현재의 타스크 상태를 나타내는 타스크 상태를 표시한다. 타스크 상태(75)는 엔에이블/디세이블을 표시하는 플랙, 실행의 서스펜드/실행 중 등을 표시한다. 참조 번호(76)은 타스크 자체와 그것의 서브 타스크에 의해 획득된 장치의 총 소비 전력을 표시한다.

TCB의 상세한 구성은 제8a도 내지 제8c도를 참조하여 아래에 설명된다.

제8a도는 장치 리스트(76)의 구성을 도시한다. 장치 리스트(76)은 각 타스크에 의해 획득된 장치 정보를 저장하고, 장치의 획득시에 갱신된다. 제8a도에서 참조 번호(80)은 획득된 장치를 식별하기 위한 장치 ID를 표시한다. 참조 번호(81)은 각 장치의 소비 전력을 표시한다. 참조 번호(82)는 장치의 획득된 시간을 표시한다. 참조 번호(83)은 장치를 획득한 타스크의 타스크 ID를 표시한다. 서브 타스크에 의해 획득된 장치가 그 자신의 장치 리스트뿐만 아니라 그것의 근원 타스크의 장치 리스트 내에 기록된다는 것에 주목하여야 한다.

제8b도는 각 타스크에 의해 획득된 총 소비 전력의 저장 상태를 도시한다. 참조 번호(84)는 총 소비 전력의 저장 영역을 표시한다. 이 영역은 장치 리스트 내의 장치 소비 전력(81)의 총계를 저장한다.

제8c도는 우선 순위 레벨에 대한 변수의 저장 상태를 도시한다. 각 타스크의 우선 순위 레벨의 초기값은 타스크에 의해 사용된 장치의 총 소비 전력에 대응하여 정정되어, 새로운 우선 순위 레벨이 결정된다. 이 정정값은 다음 식에 기초하여 계산된다.

제8c도를 참조하면, 참조 번호(85)는 오퍼레이팅 시스템에 의해 설정된 우선 순위 레벨을 표시한다. 참조 번호(86)은 타스크에 의해 획득된 장치의 총 소비 전력에 기초한 전력 정정값을 표시한다. 참조 번호(87)은 식(1)에 기초하여 정정된 우선 순위 레벨을 표시한다.

[처리 동작의 설명(제9도 및 10도)]

본 실시예의 처리의 흐름이 플로우 차트를 참조하여 아래에 설명된다.

본 실시예에서 장치 사용의 권리를 획득할 때, 각 TCB 내의 장치 리스트는 갱신되고, 총 소비 전력이 계산된다. 또한, 우선 순위 레벨은 총 소비 전력에 대응하여 변화된다.

각 장치를 획득하기 위한 장치 구동기의 처리가 제9도를 참조하여 아래에 설명된다.

단계 S100에서 장치 획득 처리가 수행된다. 특히, 여러가지 종류의 정보가 타스크에 의해 억세스될 장치가 준비되었는지를 체크하도록 체크된다. 단계 S101에서 원하는 장치가 획득될 수 있는지가 체크된다. 단계 S101에서 예이면, 흐름은 단계 S102로 진행하고, 그렇지 않은 경우, 처리는 종료된다. 단계 S102에서, 단계 S100에서 획득된 새로운 장치는 획득 요구를 발생하는, 타스크의 TCB 내의 장치 리스트(76)에 부가된다. 단계 S103에서, 획득된 장치의 소비 전력은 총 소비 전력(84)에 가산된다. 단계 S104에서, 우선 순위 레벨의 정정값은 새로운 총 소비 전력에 따라 계산되고, 계산 결과는 정정된 우선 순위 레벨(87) 내에 저장된다. 처리는 종료하고, 흐름은 이 루틴을 호출하는 호스트 처리 시스템의 처리 단계로 복귀한다.

상술한 우선 순위 정정값을 계산하는 방법으로서, 예를 들어 다음 식이 사용된다;

이 계산 방법은 2차 함수를 사용할 수 있거나 임의의 함수 식을 사용할 수 있다.

또한, 소비 전력값은 다수의 랭크로 분류될 수 있고 정정값이 별도의 테이블을 조사함으로써 얻어질 수 있고, 보다 높은 우선 순위가 보다 많은 소비 전력을 요구하는 장치를 사용하는 타스크에 할당되기 때문에, 보다 많은 소비 전력을 요구하는 장치의 동작 시간이 단축될 수 있어, 전력이 절약된다.

타스크가 선정된 장치에 대한 억세스를 종료하고 장치의 독점적 차지를 해제하는 장치 구동기의 처리 흐름이 제10도의 플로우 차트를 참조하여 아래에 설명된다.

단계 S110에서, 장치 해제 처리가 수행된다. 단계 S111에서, 해제된 장치의 정보가 타스크의 TCB 내의 획득한 장치 리스트(76)으로부터 삭제된다. 흐름은 단계 S112로 진행하고 해제된 장치의 소비 전력을 총 소비 전력(84)로부터 감산된다. 단계 S113에서, 우선 순위 정정값이 단계 S104와 동일한 방식으로 계산되고, 계산 결과가 저장된다. 이 처리는 종료하고, 흐름은 이 루틴을 호출한 호스트 처리 프로그램의 처리 단계로 복귀한다.

상술한 처리에 의해, 각 타스크의 실행 우선 순위 레벨이 타스크에 의해 사용된 장치의 소비 전력에 대응하여 변화될 수 있으므로, 총 소비 전력이 절약된다.

상술한 바와 같이, 본 실시예에 따르면, 타스크의 실행 우선 순위 레벨이 타스크에 의해 사용된 장치의 소비 전력에 대응하여 변화되기 때문에, 장치가 보다 많은 소비 전력을 요구할 때, 조기에 절전 제어에 들어갈 수 있다. 이러한 이유로 인해, 전체 소비 전력은 동작 가능성을 낮추지 않고서 절약될 수 있다.

본 실시예에서, 라운드 로빈 스케쥴링에 기초한 우선 순위 제어가 정정된다. 다르게는, 본 실시예의 스케쥴링은 다른 우선 순위 처리, 예를 들어, 우선 순위를 동적으로 변화시키는 알고리즘과 결합될 수 있다.

[실시예 2]

상술한 실시예 1에서, 각 타스크의 실행 우선 순위는 타스크에 의해 사용된 장치의 소비 전력에 대응하여 변화되어, 절전 제어가 시작될 때까지 요구된 시간이 단축된다. 실시예 2에서, 장치가 절전 모드로부터 재개되는 경우가 아래에 설명된다.

절전 모드에서 장치가 시작될 때, 많은 돌입 전류가 일시적으로 흐른다. 멀티 타스크 환경에서 많은 전력을 요구하는 장치가 자주 동시에 재개되고, 그 때의 소비 전력은 매우 커진다. 실시예 2에서, I/O 장치의 동작 상태가 검출되고, 몇 개의 장치가 동시에 재개될 때, 새로운 장치의 재개를 요구하는 타스크가 대기 상태로 설정된다.

실시예 2의 정보 처리 장치의 구성은 상술한 실시예 1의 구성과 동일하기 때문에, 그에 대한 상세한 설명은 생략된다.

[처리 동작의 설명]

전체 처리의 흐름이 아래에 설명된다. 실시예 2에서, 주어진 타스크가 절전 모드에 있는 장치에 대해 억세스할 때, 그 때의 장치의 총 소비 전력이 검출되고, 장치가 시작될 수 있는지가 체크된다. 장치가 시작될 수 있다는 것이 결정되면, 장치는 시작되고, 타이머는 장치의 동작이 안정화될 때까지 시간 처리의 시작을 지연시키기 위해 시간 측정을 시작한다. 타이머에 의한 시간 측정이 완료한 때에, 타스크의 커맨드가 실행된다.

한편, 장치가 시작될 수 없는 것으로 결정되면, 장치에 억세스하는 타스크의 상태는 대기 상태로 변화되어, 타스크는 다른 장치들의 사용이 완료할 때까지 대기한다. 다른 장치의 사용의 완료시에, 대기 상태에 있는 장치의 재개 루틴이 호출되고, 장치의 재개 동작이 시작된다.

상술한 처리를 수행하기 위해, 제11도에 도시된 영역들이 주 메모리(3) 내에 할당된다.

장치의 총 소비 전력을 기록하기 위한 총 전력 레지스터(110)이 공통 메모리영역(3) 내에 할당된다. 전체 장치의 소비 전력이 장치 구동기가 총 전력 레지스터(110)의 내용을 상태 변화에 대응하여 갱신할 때 실시간으로 저장된다. 또한, 최대 허용 가능한 전력 레지스터(111)은 장치의 전원으로부터 공급될 수 있는 전력을 표시하도록 할당된다. 또한, 장치 시작 대기 리스트(112)는 시작을 대기하는 장치를 관리하도록 할당된다. 장치 시작 대기 리스트(112)는 시작 대기 장치의 ID(113), 재개 요구를 발생하는 타스크의 타스크 ID(114), 재개 루틴의 엔트리(115) 등을 저장한다.

제12도에 도시한 바와 같은, 각 장치 구동기의 메모리 영역에서, 절전 모드에서 수신된 커맨드를 일시적으로 저장하기 위한 커맨드 버퍼(120) 및 장치의 정상 동작시 소비 전력을 저장하기 위한 영역(121), 장치의 시작시에 소비 전력을 저장하기 위한 영역(122) 등을 포함하는 관리 영역이 장치 구동기 단위로 할당된다. 또한, 각 장치 구동기의 관리 영역에서, 시작 후에 장치가 안정화될 때까지 요구된 시간을 측정하기 위한 타이머 값으로 설정된 타이머 영역(123)이 할당된다.

실시예 2의 처리는 제13도 내지 15도의 플로우 차트를 참조하여 아래에 설명된다.

제13도는 타스크가 절전 모드의 장치에 억세스할 때 시작되는 I/O 트랩 처리의 흐름을 도시한 플로우 차트이다.

단계 S200에서, 원하는 장치에 대한 억세스 요구의 내용이 커맨드 버퍼(120) 내에 저장된다. 단계 S201에서, 전체 장치의 총 소비 전력을 표시하는 총 전력 레지스터(110)의 값이 CPU(1) 내로 로드된다. 단계S202에서, 장치 시작시 소비 전력을 표시하는 영역(122)의 값이 총 전력 레지스터(110)의 값에 가산되고, 합이 최대(허용 가능한) 전력 레지스터(111)의 값을 초과하는지가 체크된다. 단계 S202에서 예이면, 흐름은 단계 S206으로 진행하고, 그렇지 않으면 흐름은 S203으로 진행된다.

단계 S203에서, 장치가 시작될 수 있는지가 결정되고, 장치의 시작시 소비 전력을 표시하는 영역(122)의 값이 총 전력 레지스터(110)의 값에 가산된다. 다음에, 흐름은 단계 S204로 진행한다. 단계 S204에서, 명령이 전원 제어기(4)와 장치의 제어기에 공급되고, 전원 전압은 장치에 공급된다. 단계 S205에서, 장치의 안정화 대기 타이머가 리셋되고, 타이머 영역(123) 내에 저장된 시간 측정 값이 타이머 값으로서 설정되고, 타이머는 시간 측정을 시작하여 처리를 종료한다.

한편, 단계 S206에서, 장치가 시작될 수 없다는 것이 결정되기 때문에, 시작 요구를 발생하는 타스크의 TCB의 타스크 상태(75)는 이벤트 대기 상태로 스위치 된다. 흐름은 단계 S207로 진행하고, 타스크는 장치 시작 대기 리스트에 부가되어, 처리를 종료한다.

제14도는 장치의 안정화 대기 타이머에 의한 시간 측정의 완료시에 발생된 인터럽트의 처리의 흐름을 도시한 플로우 차트이다. 타이머의 시간 측정은 하드웨어 회로 또는 소프트웨어 프로그램에 의해 달성될 수 있다.

단계 S210에서, 원하는 장치에 대한 커맨드는 커맨드 버퍼(120)으로부터 페치된다. 단계 S211에서, 장치 I/O 처리는 단계 S210에서 페치된 커맨드에 따라 수행된다. 단계 S212에서, 장치의 시작시의 소비 전력을 표시하는 영역(122)의 값은 총 전력 레지스터(110)의 값으로부터 감산되고, 장치의 정상 동작 시의 소비 전력을 표시하는 영역(121)의 값은 그 차이에 가산된다. 단계 S213에서, 장치 시작 대기 리스트(112) 내의 첫번째 타스크가 판독된다. 단계 S214에서, 장치가 장치 시작 대기 리스트(122)에 레지스터되는지가 체크된다. 단계(214)에서 예이면, 흐름은 단계 S215로 진행하고, 그렇지 않으면 처리는 종료한다. 단계 S215에서, 장치 시작 대기 리스트(122)에 레지스트된 장치의 재개 루틴이 호출되고, 처리는 종료된다.

제15도는 시작 대기 리스트(112) 내에 레지스터된 장치를 재개하기 위한 처리의 흐름을 도시한 플로우 차트이다.

단계 S220에서, 대응하는 장치의 ID(113) 등은 장치 시작 대기 리스트(112)로부터 삭제된다. 단계 S221에서, 장치 시작시의 소비 전력을 표시하는 영역(122)의 값은 총 전력 레지스터(110)의 값에 가산된다. 단계 S222에서, 타스크 상태는 실행 가능으로 변환된다. 단계 S223에서, 명령은 전원 제어기(4)와 장치의 제어기에 공급되고, 전원 전압은 장치에 공급된다. 단계 S224에서, 장치의 안정화 대기 타이머는 리셋되고, 타이머는 시간 측정을 시작하여, 처리를 종료한다.

상술한 처리는 다수의 장치의 총 소비 전력이 이들 장치가 동시에 시작될 때 장치의 최대 소비 전력을 초과하는 것을 방지할 수 있다.

상술한 바와 같이, 본 실시예에 따르면, 각 타스크에 의해 사용된 장치의 소비 전력을 검출함으로써 장치의 총 소비 전력이 다수의 장치가 동시에 시작될 때 장치의 최대 허용 가능한 전력을 초과하는 것이 방지될 수 있다. 그러므로, 장치의 피크 전류가 억제될 수 있고, 전원과 장치의 크기 감소가 실현될 수 있으므로, 전체 장치의 비용이 줄어든다.

[실시예 3]

제17도는 본 발명의 실시예 3 내지 6에 따른 전자 장치의 하드웨어 구성을 도시한 블럭도이다.

제17도를 참조하면, 참조 번호(130)은 주 메모리(131) 내에 저장된 제어 프로그램에 따라 전체 장치를 제어하는 CPU를 표시한다. 참조 번호(132)는 예를 들어, 키보드 및 마우스 등과 같은 포인팅 장치를 포함하는 입력부(입력 장치)를 표시한다. 참조 번호(133)은 입력부(132)로부터의 다양한 데이타 입력을 CPU(130)으로 출력하는 입력 제어 회로를 표시한다. 참조 번호(134)는 디스플레이 제어 회로(135)의 제어 하에서, CPU(130)의 제어 하에서 보내진 데이타를 디스플레이하는 액정 디스플레이, CRT 등과 같은 디스플레이부(디스플레이 장치)를 표시한다. 참조 번호(136)은 폰트 데이타와 같은 다양한 데이타를 저장하는 ROM을 표시한다. 참조 번호(137)은 CPU(130)에 의해 다양한 데이타를 일시적으로 저장하기 위한 작업 영역으로서 사용되는 RAM을 표시한다. 참조 번호(138)은 ROM(136)과 RAM(137)의 리드/라이트 제어를 수행하고 하드 디스크 제어 회로(139)와의 데이타 교환을 제어하는 메모리 제어 회로를 표시한다. 참조 번호(140)은 하드 디스크 드라이브부(HDD)를 표시하고, 참조 번호(139)는 HDD(140)데 대한 데이타 리드/라이트 억세스를 제어하는 하드 디스크 제어 회로를 표시한다. 참조 번호(141)은 통신 제어 회로(142)를 통해 CPU(130)과 통신선 사이에 데이타를 교환하는 통신부(통신 장치)를 표시한다. 참조 번호(143)은 상술한 구성부들을 포함하는 전체 장치에 전원(전압)을 공급하기 위한 전원을 표시한다. 참조 번호(131)은 CPU(130)에 의해 실행된 제어 프로그램(제22도 및 23도의 플로우 차트)을 저장하고, CPU(130)에 의한 다양한 제어 동작의 실행시 작업 영역으로서 또한 사용되는 주 메모리르 표시한다. 참조 번호(144)는 CPU(130)의 내부 타이머를 표시한다. 타이머(144)는 장치의 전원 온 시에 시간 측정을 시작하고, 경과된 시간 등을 측정한다.

상술한 구성부들은 가각의 제어 회로의 제어 하에서 2개의 상태, 즉 모드 H(고전력 모드)와 모드 L(저전력 모드) 사이에서 전이할 수 있다. 각 부가 사용될 때, 모드 H로 설정되고, 그렇지 않은 경우 모드 L로 전이한다. 모드 H에서 L로 전이할 때 또는 그 반대로 전이할 때, 소정의 시간이 요구된다. 전이 중의 과도상태에서, 몇 개의 장치는 정상 상태에 있을 때보다 많은 전력을 필요로 한다. 이러한 이유로 인해, 소정의 장치가 모드 L로 전이한 이후 즉시 모드 H로 전이하여야 할 때, 장치가 모드 H로 유지되고, 이러한 전이가 전혀 수행되지 않는다면, 소비 전력은 감소될 수 있다.

실시예 3의 전자 장치에서, 모드 H에 있는 장치가 선정된 시간 주기 동안 억세스 되지 않을 때, 모드 L로의 상태 전이가 이루어질 것인지가 체크된다.

실시예 3에서의 상태 전이가 그 예를 참조로 하여 이하 설명된다.

제18도는 상태 전이의 예를 도시한 타이밍 차트이다. 장치 사용의 종료를 표시하는 트리거가 시간 t1에서 발생될 때, 모드 L로의 상태 전이가 시작된다. 장치는 모드 H에서 L로의 전이의 과도 상태를 경유하여 시간 t2에서 모드 L에서 정상 상태로 설정된다. 또한, 모드 H로의 전이는 시간 t3에서 억세스된 사용 트리거에 응답하여 시작된다. 장치는 모드 L에서 H로의 전이의 과도 상태를 경유하여 시간 t4에서 모드 H에서 정상 상태로 설정된다.

모드 L에서의 정상 상태, 모드 H에서의 정상 상태, 모드 H에서 L로의 과도 상태, 및 모드 L에서 H로의 과도 상태에서의 소비 전력은 각각 P1, P2, P3 및 P4로 표시된다.

상술한 상태 전이의 실행시 시간 t1에서 t4까지의 소모 전력 W1은 다음 식에 의해 주어진다.

한편, 전이가 이루어지지 않을 때(제18도에 파선으로 도시됨) 시간 t1에서 t4까지의 소비 전력 W2는 다음 식에 의해 주어진다.

2개의 식을 계산함으로써, 전이가 있거나 없이 전력들 중의 어느 전력이 많은지가 결정될 수 있다. 상기 상태들에서 소비 전력 P1, P2, P3 및 P4 및 상태 전이를 위해 요구되는 시간 (t2-t1) 및 (t4-t3)은 장치의 단위로 정의된다.

종료 트리거가 시간 t1에서 발생되면, 시간 t3이 시간 t1에서 예측되고, 모드 L로의 전이가 이루어지는지의 여부가 2개의 식(3)과 (4)와의 결과 중 어느 것이 큰 지 기초하여 결정된다. 사용 트리거가 발생하는 시간 t3이 아래의 식(5)를 만족한다면, 모드 L로의 전이가 보다 적은 소비 전력을 얻기 위해 모드 H에서 종료 트리거의 발생 후에 이루어지는 지가 결정된다. 그렇지 않으면, 모드 L로의 전이가 보다 적은 소비 전력을 얻기 위해 모드 H에서의 종료 트리거의 발생 이후에도 이루어지지 않는 것이 결정된다.

상술한 바와 같이, 실시예 3에서, 시간 t1에서 시간 t3을 예측함으로써, 모드 H로부터 L로의 전이가 이루어지는지 여부가 결정된다.

제19도는 종래의 상태 전이를 설명하기 위한 타이밍 차트이다. 이러한 경우에, 모드 H로부터 L로의 상태 전이가 종료 트리거가 발생된 후 즉시 이루어지지 않으나, 시간(t1'-t1)의 경과 후에 이루어진다. 모드 H로부터 L로의 상태 전이가 시간(t2'-t1') 내에 완료되고, 그 다음에 모드 L에서 H로의 상태 전이는 시간 t3에서 발생된 사용자 트리거에 응답하여 이루어진다.

제18도와 제19도의 비교로부터 알 수 있는 바와 같이, 모드 H에서의 종료 트리거와 사용 트리거의 발생 타이밍들 간의 시간(t4-t1)은 동일하게 남지만, 종래의 제어의 소비 전력은 실시예 3의 것보다 상당히 크다.

상술한 원리가 멀티 타스크 시스템에 적용된 경우가 아래에 예시된다. 어플리케이션 A가 a초당 한 번 소정의 장치에 억세스하고, 어플리케이션 B가 b초당 한 번 소정 장치에 억세스하며, 어플리케이션 C가 c초당 한 번 소정 장치에 억세스한다고 가정하면, 장치는 초당{(1/a)+(1/b)+(1/c)}배의 율로 억세스된다. 바꾸어 말하면, 장치는1/{(1/a)+(1/b)+(1/c)}초당 한 번 억세스된다.

그러므로, 사용 트리거가 발생되는 시간 t3은

으로 예측될 수 있다.

식(5)에 시간 t3을 대입함으로써, 모드 L로의 전이가 이루어지는지 여부가 결정된다.

제20도에 도시한 바와 같이, 입력부(132), 디스플레이부(134), ROM(136), RAM(137), HDD(140), 통신부(141) 등과 같은 각각의 장치에 대해 어플리케이션에 의해 이루어진 억세스의 시간 간격(이전의 억세스로부터 다음 억세스까지 경과된 시간)이 테이블의 형태로 저장된다. 상술한 a, b, c 등은 이들 억세스 시간 간격에 따라 결정된다. 테이블 내의 값들은 어플리케이션(A 내지 E)가 실질적으로 상술한 장치에 억세스할 때마다 다음의 방법에 의해 갱신된다.

제21도는 각각의 장치에 대해 각각의 어플리케이션에 의해 이루어진 이전의 억세스의 종료 시간을 도시한 것이다. 제21도에서, 각각의 종료 시간은 이 시스템의 사용 개시로부터 경과된 시간(초)에 따라 절대 시간(초)로 표시된다. 다음의 설명에서, 이들 시간은 유사하게 표현된다.

소정의 어플리케이션이 소정의 장치에 억세스한다고 가정하면, 제21도에 도시한 시간(이전의 억세스의 종료 시간)을 현재 시간에서 감산함으로써 얻어진 값은 현재 억세스까지의 시간 간격에 대응한다. 다음 억세스까지의 억세스 시간 간격을 보다 정확하게 예측하기 위해, 현재 시간 간격뿐만 아니라 이전의 시간 간격이 바람직하게 사용된다. 이러한 이유로 인해, 소정의 어플리케이션에 의한 소정의 장치에 대한 억세스까지의 시간 간격(제21도 내의 시간을 현재 시간에서 감산함으로써 얻은 값)과 어플리케이션에 의한 장치에 대한 이전의 억세스 시간 간격(제20도에 도시한 값) 사이의 평균 값이 계산되고, 어플레이션과 장치에 대응하는 테이블 값(제20도)은 새로운 억세스 시간 간격으로서 계산된 값을 사용하여 갱신된다.

소정의 어플리케이션에 의한 소정의 장치에 대한 억세스의 완료시, 제21도에 도시한 어플리케이션과 장치에 대응하는 시간 값은 현재 시간으로 갱신된다.

제16도는 상술한 기능들에 기초한 실시예 3의 기능 블럭도이다.

참조 번호(160)은 제17도에 도시한 각각의 부들의 제어 회로(133, 135, 138, 139 및 142)에 대응하는 장치 제어부를 표시한다. 참조 번호(161)은 제17도에 도시한 CPU(130), 주 메모리(131) 등에 대응하는 계산/판별부를 표시한다. 계산/판별부(161)은 상술한 식들을 계산하여, 모드 H로부터 모드 L로의 상태 전이가 이루어지는 여부를 계산 결과에 기초하여 판별한다. 참조 번호(162)는 제17도의 타이머(144)에 대응하고, 실시예 3의 전자 장치의 용 개시로부터 경과된 시간(절대 시간)을 측정하는 시간 계수부를 표시한다. 참조 번호(163)은 예를 들어 제20도에 도시한 포맷으로 어플리케이션이 각각의 부(장치)를 억세스할 때 요구된 억세스 시간 간격을 저장하는 억세스 시간 간격 테이블을 표시한다. 참조 번호(164)는 제21도에 도시한 바와 같이, 어플리케이션에 의한 각각의 장치에 대한 이전의 억세스가 종료한 절대 시간을 저장하는 억세스 시간 테이블을 표시한다. 항목들이 새로운 어플리케이션이 실행될 때마다 억세스 시간 간격 테이블(163)과 억세스 시간 테이블(164)에 부가된다. 어플리케이션의 실행의 완료시, 시간 정보는 억세스 시간 테이블(164) 내에 저장된다. 식(6)의 계산에 있어서, 이 어플리케이션에 대응하는 억세스 시간 테이블의 항목은 참조되지 않는다. 이 어플리케이션이 다시 실행될 때, 시간 계수부(162)에 의해 측정된 현재 시간이 어플리케이션에 대응하는 억세스 시간 테이블(164) 내에 저장된다. 이들 테이블(163 및 164)는 주 메모리(131) 내에 저장될 수 있거나, 또는 ROM(136) 내에 저장될 수 있다는 것에 주목하여야 한다.

실시예 3에서 소정의 어플리케이션이 소정의 장치(예를 들어, HDD(140))에 억세스할 때 실행되는 동작이 제22도의 플로우 차트를 참조하여 상세한 수치 값을 사용하여 아래에 설명된다. 이 처리를 실행하기 위한 제어 프로그램은 주 메모리 내에 저장되고, CPU(130)은 제어 플그램에 따라 처리를 실행한다는 것에 주목하여야 한다.

어플리케이션 A가 단계 S1에서 3,600초의 절대 시간에서 HDD(140)에 억세스한다고 가정하자. 흐름은 단계 S2로 진행하고, 어플리케이션 A에 의한 HDD(140)에 대한 이전의 억세스의 종료 시간이 제21도에 도시한 억세스 시간 테이블(164)로부터 판독된다. HDD(140)의 경우에, 모드 H는 모터의 회전 상태에 대응하고, 모드 L은 모터의 정지 상태에 대응한다. 제21도에서, 이전의 억세스의 종료 시간이 3,592초이기 때문에, 이 경우에는, 어플리케이션 A에 의한 이전의 억세스의 종료로부터 현재 시간까지 경과된 시간은 단계 S3에서(3,600-3,592)로 계산된다. 이 계산의 결과로서, 경과된 시간은 8초이다. 이 흐름은 단계 S4로 진행하고, 현재의 억세스 시간 간격(8초)과 이전의 억세스 시간 간격(제20도의 테이블에 저장된 값; 20초)의 평균이 계산된다. 흐름은 다음에 단계 S5로 진행하고, 계산된 값은 억세스 시간 간격 테이블(163)에서 설정된다.

특히, 어플리케이션 A에 의한 HDD(140)에 대한 이전의 억세스의 시간 간격이 제20도에서 20초이기 때문에, 상술한 8초와 제20도로부터 얻어진 20초의 평균이 계산되고, 평균 값으로서 계산된 값, 14초가 새로운 억세스 시간 간격으로서 결정된다. 결정된 값에 기초하여, 제20도에 도시한 억세스 시간 테이블에서 어플리케이션 A에 의한 HDD(140)의 억세스 시간 값은 20초에서 14초로 갱신된다.

소정의 어플리케이션에 의한 소정의 장치에 대한 억세스의 완료시에 시행된 동작이 제23도의 플로우차트를 참조하여 이하 설명된다. 이 처리는 또한 CPU(130)에 의해 실행되고, 이 처리를 실행하기 위한 제어 프로그램이 주 메모리(131) 내에 저장된다.

HDD(140)에 대한 억세스가 단계 S11에서 3,602초의 현재 시간에서 완료된다고 가정하자. 흐름은 다음에 단계 S12로 진행하고, 억세스 시간 테이블(164) 내의 대응하는 시간이 갱신된다. 특히, 제21도에 도시한 테이블에서 어플리케이션 A에 의한 HDD(140)에 대한 억세스의 종료 시간이 3,592에서 3,602로 갱신된다. 흐름은 단계 S14로 진행하고, 시간 t3은 상술한 식(4)에 기초한 다음의 식을 사용하여 계산된다.

상술한 바와 같이, a는 이미 20으로부터 14로 갱신되었다. 한편, b 내지 e은 각각 제20도로부터 b=30, c=30, d=300 및 e=1,800이다. 그러므로, t3은 약 3,609초이다. 따라서, t3=3,609가 상기 식(5)에 대입되고, t3가 식(5)를 만족할 때, HDD(140)은 모드 L로 전이하도록 제어되고, 그렇지 않은 경우에 모드 L로의 전이는 수행되지 않는다.

상술한 제19도에 도시한 바와 같은 종래의 방법에서, 제어는 장치의 종료 트리거(t1)로부터 선정된 시간 주기(t1')동안 대기하고, 사용트리거가 이 간격동안 발생되지 않는다면, 장치는 모드 L로 전이하도록 제어된다.

이에 반해, 실시예 3에서는 장치가 시간 t1에서 모드 L로 전이하도록 제어될 때,

(P2-P1) × (t1'-t1)의 전력이 절약될 수 있다.

식(6)은 짧은 억세스 간격을 갖는 많은 수의 어플리케이션이 동시에 수행됨에 따라, 값 t3은 보다 적어진다는 것을 의미한다. 그러므로, 이러한 경우에, 식(5)는 비교적 만족하기가 어렵고, 결과적으로 모드 L로의 전이는 드물게 일어난다. 따라서, 소비 전력과 지연 시간에 대한 전이 중의 과도 상태의 영향이 억제될 수 있다.

실시예 3에서, 소정의 장치에 대한 억세스 완료시, 저전력 모드로의 전이가 이루어지는지 여부가 선정된 시간 주기의 경과를 대기하지 않고서 결정된다. 이러한 이유로 인해, 저전력 모드가 효율적으로 설정되고, 전력 다운 기능이 실현될 수 있다.

[실시예 4]

실시예 4에서, 소정의 장치에 대한 이전의 억세스와 다음 억세스 간의 간격의 히스테리시스가 기록된다. 지난 n개의 억세스 각각에 대해 시간 t3에서의 소비 전력 W1(t3)은 식(3)을 사용하여 계산되고, 이들 값들은 소비 전력의 기대값 W3을 얻도록 평균된다.

식(4)와 (8)이 계산되고, 모드 L로의 전이가 이루어지는지 여부가 계산된 값들을 비교함으로써 결정된다. W3W2이면, 전이가 이루어지고, 그렇지 않으면, 전이는 이루어지지 않는다.

상기 식(8)에서, P1, P3, P4, (t2-t1) 및 (t4-t3)가 장치 단위로 정의되기 때문에, 어플리케이션들에 대응하여 장치에 억세스할 때 값(t3-t2)(모드 L에서의 시간)을 저장하는 테이블이 제24도에 도시한 바와 같이 준비된다.

이러한 방식으로, 모드 H로부터 L로의 상태 전이가 있거나 없이 소비 전력의 기대 값들이 비교되고, 전이가 이루어지는지 여부가 비교 결과에 기초하여 결정된다. 결과적으로, 보다 적은 소비 전력을 갖는 전이를 선택할 가능성이 증가될 수 있다.

[실시예 5]

하드 디스크 드라이브(HDD)(140)은 정상적으로 파일로서 억세스된다. 또한, HDD(140)은 메모리 내용을 세이빙하는 목적을 위한, 예를 들어 가상 메모리로서 억세스된다. 그러므로, HDD의 억세스 시간 간격은 상태들에 따라, 즉 파일이 오픈되고, 가상 메모리가 엔에이블되는 등에 따라 변화한다. 제25도는 이러한 상태들에서의 억세스 시간 간격의 예를 도시한다.

제25도로부터 알 수 있는 바와 같이, 가상 메모리가 온일 때 HDD(140)의 억세스 시간 간격은 가상 메모리가 오프일 때보다 짧고, 파일이 오픈될 때의 억세스 시간 간격은 파일이 클로즈될 때보다 상당히 짧다.

시간 간격 테이블로서 제25도를 사용하여, 상태 전이가 이루어지는지 여부가 실시예 3에서와 같이 결정된다. 다른 장치들은 자주 파일로서 억세스될 수 있고, 동일한 것이 이들 장치에 적용된다.

실시예 5에 따르면, 장치의 억세스 시간 간격은 어플리케이션 단위뿐만 아니라, 시스템 상태의 단위로 시간 간격에 대응하여 예측될 수 있다.

[실시예 6]

상술한 제18도에서, 사용 트리거가 시간 t3에서 입력된 때로부터 장치가 실질적으로 시간 t4에서 사용될 수 있을 때까지의 상태 전이를 위해 필요한 지연 시간이 길다면, 사용자는 비교적 긴 시간 주기를 대기해야 하므로, 동작 가능성에 악영향을 준다.

제26도의 타이밍 차트에 도시한 바와 같이, 허수의 소비 전력이 모드 L로부터 모드 H로의 전이 상태에서의 실제 소비 전력 P4에 가산되고, 그 합이 P5로 표시된다. 모드 L로의 전이가 이루어지는지 여부가 상기 식(5) 대시에 아래 식(9)를 이용하여 결정된다.

P5 P4이기 때문에, 부등식(9)가 만족될 가능성은 식(5)에서 보다 낮고, 모드 L로의 전이는 드물게 일어난다.

실시예 6은 모드 L로부터 모드 H로의 고속 전이가 소비 전력을 약간 증가시키는 댓가로 요구될 때 효과적이다.

값 P5를 조정함으로써, 소비 전력과 모드 L로부터 H로의 상태 전이 속도간의 절충이 조정될 수 있다.

본 발명의 여러가지의 명백하고 폭넓게 다른 실시예들이 본 발명의 취지와 범위를 벗어나지 않고서 이루어질 수 있으므로, 본 발명은 첨부된 특허 청구의 범위에 정의된 것을 제외하고 특정한 실시예들에 제한되지 않는 것을 이해할 수 있다.

Claims

다수의 타스크를 시분할적으로 실행하기 위한 정보 처리 장치에 있어서, 타스크들의 우선 순위 레벨을 결정하는 우선 순위 정보에 따라 타스크들에 기초한 처리 동작의 실행 순서를 제어하기 위한 제어 수단, 각 타스크에 의해 억세스된 장치들의 총 소비 전력을 계산하고 저장하기 위한 저장 수단, 및 상기 저장 수단 내에 저장된 타스크의 총 소비 전력에 따라 타스크의 우선 순위 정보를 변화시키기 위한 변화 수단을 포함하고, 상기 변화 수단은 우선 순위 정보를 변화시키어, 보다 높은 우선 순위가 보다 많은 총 소비 전력을 갖는 타스크에 할당되는 것을 특징으로 하는 정보 처리 장치.
제1항에 있어서, 적어도 선정된 시간 주기동안 억세스되지 않는 장치에 공급될 전력을 감소시키기 위한 전원 제어 수단을 더 포함하는 것을 특징으로 하는 정보 처리 장치.
제2항에 있어서, 타스크가 감소된 전력이 공급되는 장치에 억세스 요구를 발생할 때, 상기 전원 제어 수단에 의해 장치에 공급되는 전력의 감소를 취소시키기 위한 수단을 더 포함하는 것을 특징으로 하는 정보 처리 장치.
다수의 타스크를 시분할적으로 실행하기 위한 정보 처리 장치에 있어서, 타스크들의 우선 순위 레벨을 결정하는 우선 순위 정보에 따라 타스크들에 기초한 처리 동작의 실행 순서를 제어하기 위한 제어 수단. 타스크에 의해 사용될 수 있는 장치들의 소비 전력을 저장하기 위한 저장 수단, 타스크에 의해 사용된 장치들의 총 소비 전력을 계산하고 저장하기 위한 사용 전력 저장 수단, 새로운 장치가 사용될 때, 상기 저장 수단과 상기 사용 전력 저장 수단 내에 저장된 소비 전력에 기초하여 새로운 장치의 시작시에 요구된 총 소비 전력을 결정하기 위한 결정 수단, 및 상기 결정 수단에 의해 결정된 총 소비 전력이 상기 정보 처리 장치의 최대 허용 가능한 전력보다 큰 지 여부를 판별하기 위한 판별 수단을 포함하고, 상기 판별 수단이 상기 결정 수단에 의해 결정된 총 소비 전력이 상기 정보처리 장치의 최대 허용 가능한 전력보다 크지 않다고 결정할 때, 상기 제어 수단이 타스크에 의한 새로운 장치의 사용을 허용하고, 상기 판별 수단은 상기 결정 수단에 의해 결정된 총 소비 전력이 상기 정보 처리 장치의 최대 허용 가능한 전력보다 크다고 결정할 때, 상기 제어 수단은 타스크가 대기하는 것으로 처리를 제어하는 것을 특징으로 하는 정보 처리 장치.
제4항에 있어서, 타스크에 의한 주어진 장치의 사용이 종료할 때, 상기 사용 전력 저장 수단은 그 사용이 종료했던 장치의 소비 전력을 상기 저장 수단으로부터 독출하고, 총 소비 전력으로부터 이 독출된 소비 전력을 감산하는 것을 특징으로 하는 정보 처리 장치.
제4항에 있어서, 상기 저장 수단은 각 장치의 시작시의 소비 전력과 장치의 정상 동작시의 소비 전력을 저장하는 것을 특징으로 하는 정보 처리 장치.
제6항에 있어서, 타스크가 주어진 장치를 사용하기 시작할 때, 상기 사용 전력 저장 수단은 그 사용이 시작했던 장치의 시작시의 소비 전력을 상기 저장 수단으로부터 독출하고, 총 소비 전력에 이 독출된 소비 전력을 가산하는 것을 특징으로 하는 정보 처리 장치.
제6항에 있어서, 장치를 시작시키는데 요구된 시간을 측정하기 위한 시간 측정 수단을 더 포함하는 것을 특징으로 하는 정보 처리 장치.
제8항에 있어서, 상기 시간 측정 수단에 의한 시간 측정이 종료할 때, 상기 사용 전력 저장 수단은 장치의 시작시의 소비 전력을 총 소비 전력으로부터 감산하고, 상기 저장 수단으로부터 장치의 정상 동작시의 소비 전력을 독출하고, 이 독출된 소비 전력을 총 소비 전력에 가산하는 것을 특징으로 하는 정보 처리 장치.
제4항에 있어서, 상기 사용 전력 저장 수단 내에 저장된 총 소비 전력이 적게 되고, 대기 타스크를 시작할 준비가 될 때, 상기 제어 수단은 대기 타스크를 시작하는 것을 특징으로 하는 정보 처리 장치.
다수의 타스크를 시분할적으로 실행하기 위한 정보 처리 장치의 처리 방법에 있어서, 각 타스크에 의해 억세스된 장치들의 총 소비 전력을 계산하는 단계, 보다 높은 우선 순위가 보다 많은 총 소비 전력을 갖는 타스크에 주어지도록, 각 타스크의 총 소비 전력에 따라 타스크의 우선 순위 레벨을 변화시키는 단계, 및 타스크의 우선 순위 레벨을 결정하는 우선 순위 정보에 따라 타스크에 의한 처리 동작의 실행 순서를 제어하는 단계를 포함하는 것을 특징으로 하는 처리 방법.
제11항에 있어서, 적어도 선정된 시간 주기동안 억세스되지 않은 장치에 공급될 전력을 감소시키는 단계를 더 포함하는 것을 특징으로 하는 처리 방법.
제12항에 있어서, 타스크가 감소된 전력이 공급되는 장치에 억세스 요구를 발생할 때 장치에 공급되는 전력의 감소를 취소하는 단계를 더 포함하는 것을 특징으로 하는 처리 방법.
다수의 타스크를 시분할적으로 실행하기 위한 정보 처리 장치의 처리 방법에 있어서, 타스크들의 우선 순위 레벨을 결정하는 우선 순위 정보에 따라 타스크들에 기초하는 처리 동작의 실행 순서를 제어하는 단계, 타스크에 의해 사용될 수 있는 장치들의 소비 전력과, 타스크에 의해 사용된 장치들의 총 소비 전력을 계산하고 저장하는 단계, 새로운 장치가 사용될 때 새로운 장치의 소비 전력에 기초하여 새로운 장치의 시작시의 총 소비 전력을 결정하는 단계, 결정된 총 소비 전력이 상기 정보 처리 장치의 최대 허용 가능한 전력보다 큰 지 여부를 결정하는 단계, 및 결정된 총 소비 전력이 상기 정보 처리 장치의 최대 허용 가능한 전력보다 크지 않은 것으로 결정될 때 타스크에 의한 장치의 사용을 허용하고, 결정된 총 소비 전력이 상기 장치의 최대 허용 가능한 전력보다 크다고 결정될 때 타스크가 대기하는 것으로 처리를 제어하는 단계를 포함하는 것을 특징으로 하는 처리 방법.
제14항에 있어서, 타스크에 의한 장치의 사용이 종료할 때 그 사용이 종료했던 장치의 소비 전력을 총 소비 전력으로부터 감산하는 단계를 더 포함하는 것을 특징으로 하는 처리 방법.
제14항에 있어서, 장치들의 소비 전력은 각 장치의 시작시의 소비 전력과 장치의 정상 동작시의 소비 전력을 포함하는 것을 특징으로 하는 처리 방법.
제16항에 있어서, 그 사용이 시작했던 주어진 장치의 시작시의 소비 전력을 타스크가 장치를 사용하기 시작할 때의 총 소비 전력에 가산하는 단계를 더 포함하는 것을 특징으로 하는 처리 방법.
제16항에 있어서, 장치를 시작시키기 위해 요구되는 시간을 측정하는 단계를 더 포함하는 것을 특징으로 하는 처리 방법.
제18항에 있어서, 장치의 시작시의 소비 전력을 시간 측정의 완료시의 총 소비 전력으로부터 감산하고, 장치의 정상 동작시의 소비 전력을 총 소비 전력에 가산하는 단계를 더 포함하는 것을 특징으로 하는 처리 방법.
제14항에 있어서, 총 소비 전력이 적어지고 대기 타스크의 시작이 준비될 때 대기 타스크를 시작하는 단계를 더 포함하는 것을 특징으로 하는 처리 방법.
다수의 어플리케이션을 실행하기 위한 정보 처리 장치에 있어서, 어플리케이션 단위로 장치의 억세스 시간 간격을 저장하기 위한 저장 수단, 주어진 어플리케이션에 의한 주어진 장치에 대한 억세스의 완료시, 상기 저장 수단에 저장된 억세스 시간 간격을 기초로 하여 장치에 대한 어플리케이션의 다음 억세스 시간을 예측하기 위한 예측 수단, 장치의 저전력 모드에 설정되는지 여부를 상기 예측 수단의 예측 결과에 기초하여 판별하기 위한 판별 수단, 및 상기 판별 수단의 판별 결과에 기초하여 저전력 모드에서 대응하는 장치를 동작시키기 위한 저전력 동작 수단을 포함하는 것을 특징으로 하는 정보 처리 장치.
제21항에 있어서, 장치는 입력부, 디스플레이부 및 외부 저장 장치 중의 최소한 하나를 포함하는 것을 특징으로 하는 정보 처리 장치.
제21항에 있어서, 장치에 대한 억세스 종료 시간을 저장하기 위한 시간 저장 수단을 더 포함하고 상기 저장 수단은 상기 시간 저장 수단에 저장된 종료 시간과 장치의 다음 억세스 시간에 기초하여 억세스 시간 간격을 계산하고, 상기 저장 수단에 저장된 시간 간격을 참조하여 상기 저장 수단 내의 시간 간격을 갱신하는 것을 특징으로 하는 정보 처리 장치.
제21항에 있어서, 상기 판별 수단은 상기 예측 수단에 의해 예측된 시간까지 절약된 제1전력과 저전력 모드로의 상태 전이 및 다음 억세스까지의 저전력 모드로부터 정상 상태로의 상태 전이에 기인한 여분의 전력으로서의 제2전력을 비교하고, 제1전력이 제2전력보다 크게 될 때 저전력 모드를 설정하는 것을 특징으로 하는 정보 처리 장치.
제21항에 있어서, 상기 판별 수단은 저전력 모드가 상기 예측 수단에 의해 예측된 시간에 기초하여 설정된 때 얻어진, 다음 억세스까지의 소비 전력 기대값과 저전력 모드가 설정되지 않을 때 얻어진, 다음 억세스까지의 소비 전력을 비교하고, 소비 전력이 소비 전력 기대값보다 클 때 저전력 모드를 설정하는 것을 특징으로 하는 정보 처리 장치.
제21항에 있어서, 상기 저장 수단은 장치의 상태들에 대응하여 억세스 시간 간격을 저장하는 것을 특징으로 하는 정보 처리 장치.
제24항에 있어서, 상기 판별 수단은 저전력 모드로 전이될 확률을 감소시키기 위해 제2전력을 가상적으로 증가시키는 것을 특징으로 하는 정보 처리 장치.
다수의 어플리케이션을 실행하기 위한 정보 처리 장치에서의 전원 제어 방법에 있어서, 어플리케이션 단위로 장치의 억세스 시간 간격을 저장하는 단계, 주어진 어플리케이션에 의한 주어진 장치에 대한 억세스 완료시, 저장된 억세스 시간 간격에 기초하여 장치에 대한 어플리케이션의 다음 억세스 시간을 예측하는 단계, 장치가 저전력 모드에 설정되는지 여부를 예측 결과에 기초하여 판별하는 단계 및 판별 결과에 기초하여 저전력 모드에서 대응하는 장치를 동작시키는 단계를 포함하는 것을 특징으로 하는 전원 제어 방법.
제28항에 있어서, 장치는 입력부, 디스플레이부 및 외부 저장 장치 중 최소한 하나를 포함하는 것을 특징으로 하는 전원 제어 방법.
제28항에 있어서, 장치에 대한 억세스 종료 시간을 저장하는 단계를 더 포함하고, 억세스 시간 간격은 저장된 종료 시간에 기초하여 계산되고, 저장된 시간 간격은 저장된 시간 간격을 참조하여 갱신되는 것을 특징으로 하는 전원 제어 방법.
제28항에 있어서, 판별 단계는 예측된 시간까지 절약된 제1전력과 저전력 모드로의 상태 전이 및 다음 억세스까지의 저전력 모드로부터 정상 상태로의 상태 전이에 기인한 여분의 전력으로서의 제2전력을 비교하고, 제1전력이 제2전력보다 클 때 저전력 모드가 설정되는 것으로 판별하는 단계를 더 포함하는 것을 특징으로 하는 전원 제어 방법.
제28항에 있어서, 판별 단계는 저전력 모드가 예측된 시간에 기초하여 설정될 때 얻어진, 다음 억세스까지의 소비 전력 기대값과 저전력 모드가 설정되지 않을 때 얻어진, 다음 억세스까지의 소비 전력을 비교하고, 소비 전력이 소비 전력 기대값보다 클 때 저전력 모드가 설정되는 것으로 판별하는 단계를 포함하는 것을 특징으로 하는 전원 제어 방법.