KR0173950B1 - 음극선관 모니터의 디가우스 제어 신호 발생 회로 - Google Patents

음극선관 모니터의 디가우스 제어 신호 발생 회로 Download PDF

Info

Publication number
KR0173950B1
KR0173950B1 KR1019950051071A KR19950051071A KR0173950B1 KR 0173950 B1 KR0173950 B1 KR 0173950B1 KR 1019950051071 A KR1019950051071 A KR 1019950051071A KR 19950051071 A KR19950051071 A KR 19950051071A KR 0173950 B1 KR0173950 B1 KR 0173950B1
Authority
KR
South Korea
Prior art keywords
signal
power
terminal
output terminal
reset
Prior art date
Application number
KR1019950051071A
Other languages
English (en)
Other versions
KR970050016A (ko
Inventor
강수업
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950051071A priority Critical patent/KR0173950B1/ko
Publication of KR970050016A publication Critical patent/KR970050016A/ko
Application granted granted Critical
Publication of KR0173950B1 publication Critical patent/KR0173950B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/12—Picture reproducers
    • H04N9/16—Picture reproducers using cathode ray tubes
    • H04N9/29—Picture reproducers using cathode ray tubes using demagnetisation or compensation of external magnetic fields
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G1/00—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data
    • G09G1/06—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows
    • G09G1/14—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows the beam tracing a pattern independent of the information to be displayed, this latter determining the parts of the pattern rendered respectively visible and invisible
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/066—Adjustment of display parameters for control of contrast
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0666—Adjustment of display parameters for control of colour parameters, e.g. colour temperature
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Video Image Reproduction Devices For Color Tv Systems (AREA)

Abstract

여기에 개시되는 음극선관 모니터는 전원이 인가될 때 전원 온 리세트 신호를 출력하는 전원 온 리세트 회로, 비디오 신호가 인가될 때 오프 모드 검출 신호를 출력하는 오프 모드 검출부, 색상이 번질 때 상기 번진 상태의 색상을 본래의 색상으로 회복시키기 위한 디가우스 회로, 그리고 상기 디가우스 회로를 통해 전류가 흐르도록 제어하기 위한 디가우스 제어 신호를 발생하는 디가우스 제어 신호 발생 회로를 포함한다. 상기 디가우스 제어 신호 발생 회로는 상기 전원 온 리세트 신호가 인가될 때 외부로부터의 클럭 신호에 동기되어 소정의 시간 동안 카운트 동작을 수행하고, 상기 카운트 동작의 결과로서 전원 온 플래그 신호를 출력하는 전원 온 판별부, 상기 오프 모드 검출 신호가 인가될 때 상기 클럭 신호에 동기되어 소정의 시간 동안 카운트 동작을 수행하고, 상기 카운트 동작의 결과로서 오프 모드 플래그 신호를 출력하는 오프 모드 판별부, 그리고 상기 전원 온 플래그 신호와 상기 오프 모드 플래그 신호를 논리적으로 조합하여 상기 디가우스 제어 신호를 출력하는 로직 회로로 구성되어 있다.

Description

음극선과 모니터의 디가우스 제어 신호 발생 회로
제1도는 본 발명에 따른 디가우스 제어 신호 발생 회로의 블록도.
제2도는 본 발명의 바람직한 실시예에 따른 디가우스 제어 신호 발생 회로의 상세 회로도.
제3도는 본 발명에 따른 전원 온시 제2도의 각 부분의 신호 파형도.
제4도는 본 발명에 따른 오프 모드 전환시 제2도의 각 부분의 신호 파형도이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 전원 온 판별부 2 : 오프 모드 판별부
3 : 로직회로 4 : 전원 온 리세트 회로
5 : 오프 모드 검출부 6 : 디가우스 회로
7 : 디가우스 제어 신호 발생 회로 11, 21, 24 : 앤드 게이트
12, 25 : 카운터 13, 23, 26 : D플립플롭
14, 27 : 낸드 게이트 15, 22, 28 : 인버터
31 : 오아 게이트
[발명이 속하는 기술분야 및 그 분야의 종래기술]
본 발명은 음극선과 모니터(cathode ray tube monitor, 이하 CRT 모니터라 칭함)에 있어서, 전원 온/오프 (power on/off) 동작시 또는 오프 모드 전환시 화면의 색상이 깨끗하지 못하거나 명암 차이가 심할 때 깨끗하고 균일한 색상을 갖도록하기 위해 디가우스 회로로 디가우스 제어신호를 발생하는 음극선과 모니터의 디가우스 제어 신호 발생 회로에 관한 것이다.
종래의 CRT 모니터는 전원의 온/오프 동작시 CRT 화면상에 색상이 깨끗하지 못하거나 명암 차이가 심하게 나타난다. 또한 PC(Personal Computer)의 출력신호가 무신호에서 갑자기 다른 신호로 변화할 때(예를 들면, 비디오 신호가 입력될 때, 즉 오프 모드 전환시), CRT 화면의 색상이 깨끗하지 못하거나 명암 차이가 심하게 나타난다.
이와 같이, 전원 온/오프 동작시 또는 오프 모드 전환시 CRT 화면의 색상이 깨끗하지 못하거나 명암 차이가 심하게 되면 균일한 색상을 얻지 못하게 되는 문제점이 발생한다.
[발명이 이루고자하는 기술적 과제]
상기 문제점을 개선하기 위한 본 발명은 음극선과 모니터에 있어서, 전원 온/오프 동작이 수행될 때 또는 오프 모드 전환시에 음극선과 모니터의 불균일한 색상을 본래의 색상으로 회복되도록 디가우스 회로를 제어하는 신호를 발생하는 음극선과 모니터의 디가우스 제어 신호 발생 회로를 제공함에 그 목적이 있다.
[발명의 구성 및 작용]
[구성]
상술한 바와 같은 목적을 달성하기 위한 본 발명의 일 특징에 의하면, 음극선관 모니터의 디가우스 제어 신호 발생 회로가 제공된다. 상기 음극선과 모니터는 전원이 인가될 때 전원 온 리세트 신호를 출력하는 전원 온 리세트 회로, 비디오 신호가 인가될 때 오프 모드 검출 신호를 출력하는 오프 모드 검출부, 색상이 번질 때 상기 번진 상태의 색상을 본래의 색상으로 회복시키기 위한 디가우스 회로, 그리고 상기 디가우스 회로를 통해 전류가 흐르도록 제어하기 위한 디가우스 제어 신호를 발생하는 디가우스 제어 신호 발생 회로를 포함한다. 상기 디가우스 제어 신호 발생회로는 상기 전원 온 리세트 신호가 인가될 때 외부로부터의 클럭신호에 등기되어 소정의 시간 동안 카운트 동작을 수행하고, 상기 카운트 동작의 결과로서 전원 온 플래그 신호를 출력하는 전원 온 판별부를 포함한다. 게다가 상기 디가우스 제어 신호 발생 회로는 상기 오프 모드 검출 신호가 인가될 때 상기 클럭 신호에 동기되어 소정의 시간 동안 카운트 동작을 수행하고, 상기 카운트 동작의 결과로서 오프 모드 플래그 신호를 출력하는 오프 모드 판별부를 포함한다. 그리고 상기 디가우스 제어 신호 발생 회로는 상기 전원 온 플래그 신호와 상기 오프 모드 플래그 신호를 논리적으로 조합하여 상기 디가우스 제어 신호를 출력하는 로직 회로를 포함한다.
[작용]
이와 같은 회로에 의하면, 전원이 인가될 때 생성되는 전원 온 리세트 신호와 모드가 전환될 때 생성되는 오프 모드 검출 신호를 이용하여 디가우스 회로를 통해서 전류가 흐르도록 함으로써 음극선과 모니터의 번짐 상태를 원래의 색상으로 회복되도록 할 수 있다.
[실시예]
이하 첨부한 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
제1도는 본 발명에 따른 CRT 모니터의 디가우스 제어 신호 발생 회로와 주변 장치와의 연결 관계를 보여주는 블록도이다.
본 발명에 의한 CRT 모니터의 디가우스 제어 신호 발생 회로(7)는 외부로부터 공급되는 클럭 신호(CLK)에 동기되어 동작하며, 전원 온 리세트 회로(4)로부터의 전원 온 리세트 신호(RSTB)와 오프 모드 검출부(5)로부터의 오프 모드 검출신호(OMC)에 응답해서 디가우스 제어 신호(DEGAUSS)를 발생한다. 상기 디가우스 제어 신호(DEGAUSS)는 전류가 디가우스 회로(6)(일반적으로, 코일로 형성됨)을 통해서 흐르게 하며, 그 결과 CRT모니터(미도시됨)의 색상 번짐을 본래의 색상으로 회복시킬 수 있다. 여기서, 상기 전원 온 리세트 회로(4), 상기 오프 모드 검출부(5), 그리고 상기 디가우스 회로(6)는 이 분야의 통상적인 지식을 습득한 자들에게 잘 알려진 회로들이며, 그것에 대한 설명은 여기서 생략된다.
다시 제1도를 참조하면, 본 발명에 따른 디가우스 제어 신호 발생 회로(7)는 전원 온 판별부(1), 오프 모드 판별부(2), 그리고 로직 회로(3)로 구성되어 있다. 상기 전원 온 판별부(1)는 상기 클럭 신호(CLK)와 상기 전원 온 리세트 신호(RSTB)를 입력으로 전원 온 여부를 판단하고 일정 시간 동안, 즉 4.6초 내지 5.2초 동안 카운트 동작을 수행하고, 상기 카운트 동작의 결과로서 전원 온 플래그 신호(POFS)를 출력한다. 상기 오프 모드 판별부(2)는 상기 전원 온 리세트 신호(RSTB), 상기 클럭 신호(CLK), 그리고 제1도의 상기 오프 모드 검출부(5)로부터의 오프 모드 검출 신호(OMC)를 입력으로 오프 모드 전환 여부를 판단하고 일정 시간동안, 즉 4.6초 내지 5.2초 동안 카운트 동작을 수행하고, 상기 카운트 동작의 결과로서 오프 모드 플래그 신호(OMFS)를 출력한다. 그리고, 상기 로직 회로(3)는 전원 온 판별부(1)로부터 출력되는 상기 전원 온 플래그 신호(POFS)와 오프 모드 판별부(2)로부터 출력되는 상기 오프 모드 플래그 신호(OMFS)에 따라 디가우스 제어 신호(DEGAUSS)를 제1도의 디가우스 회로(6)로 출력한다.
이와 같이 구성되는 CRT 모니터의 디가우스 제어 신호 발생 회로의 상세 회로도가 제2도에 도시되어 있다.
제2도에 도시된 바와 같이, 전원 온 판별부(1)는 앤드 게이트(11), 낸드 게이트(14), 카운터(12), 인버터(15), 그리고 D플립플롭(13)으로 구성되어 있다. 상기 앤드 게이트(11)는 상기 클럭 신호(CLK)를 받아들이는 일 입력단자, 상기 전원 온 플래그 신호(POFS)를 받아들이는 타 입력 단자, 그리고 출력 단자를 가진다. 상기 카운터(12)는 상기 전원 온 리세트 신호(RSTB)를 받아들이는 리세트 단자(RS), 상기 앤드 게이트(11)의 출력 단자에 연결되는 클럭 단자(CLK) 및, 제1 및 제2출력 단자들(Q4) 및 (Q1)을 가진다. 상기 D플립플롭(13)은 상기 전원 온 리세트 신호(RSTB)를 받아들이는 리세트 단자(RS), 상기 인버터(15)를 통해서 상기 카운터(12)의 제1출력(Q4)에 연결된 클럭 단자(CLK), 제1 및 제2출력 단자들(Q5) 및 (/Q5), 그리고 상기 제2출력 단자(/Q5)에 연결된 입력 단자(D)를 가진다. 상기 낸드 게이트(14)는 상기 D플립플롭(13)의 출력단자(Q5)에 연결된 일 입력 단자, 상기 카운터(12)의 제2출력 단자(Q1)에 연결된 타 입력 단자, 그리고 상기 전원 온 플래그 신호(POFS)를 출력하는 출력 단자를 가진다.
제2도에서, 오프 모드 판별부(2)는 2개의 앤드 게이트들(21) 및 (24), 2개의 인버터들(22) 및 (28), 2개의 D플립플롭들 (23) 및 (26), 카운터(25), 그리고 낸드 게이트(27)로 구성되어 있다.
상기 앤드 게이트(21)는 상기 전원 온 리세트 신호(RSTB)를 받아들이는 일 입력 단자, 상기 낸드 게이트(27)의 출력 단자에 연결된 타 입력 단자, 그리고 출력 단자를 가진다. 상기 D플립플롭(23)은 상기 앤드 게이트(21)의 출력 단자에 연결된 리세트 단자(RS), 상기 인버터(22)를 통해서 제1도의 오프 모드 검출부(5)로부터의 상기 오프 모드 검출 신호(OMC)를 받아들이는 클럭 단자(CLK), 전원(Vdd)을 받아들이는 입력 단자(D), 그리고 상기 오프 모드 플래그 신호(OMFS)를 출력하는 출력 단자(Q0)를 가진다. 상기 앤드 게이트(24)는 상기 클럭 신호(CLK)를 받아들이는 일 입력 단자, 상기 낸드 게이트(27)의 출력 단자에 연결된 타 입력 단자, 그리고 로직 회로(3)에 연결된 출력 단자(Q0)를 가진다. 상기 카운터(25)는 상기 D플립플롭(23)의 출력 단자(Q0)에 연결된 리세트 단자(RS), 상기 앤드 게이트(24)의 출력 단자에 연결된 클럭 단자(CLK), 그리고 제1 및 제2출력 단자들(Q14) 및 (Q11)을 가진다. 상기 D플립플롭(26)은 상기 D플립플롭(23)의 출력 단자(Q0)에 연결된 리세트 단자(RS), 상기 인버터(28)를 통해서 상기 카운터(25)의 제1출력 단자(Q14)에 연결된 클럭 단자(CLK), 제1 및 제2출력 단자들(Q15) 및 (/Q15), 그리고 상기 제2출력 단자(/Q15)에 연결된 입력 단자(D)를 가진다. 마지막으로 상기 낸드 게이트(27)는 상기 D플립플롭(26)의 제1출력 단자(Q15)에 연결된 일 입력 단자, 상기 카운터(25)의 제2출력 단자(Q11)에 연결된 타 입력 단자, 그리고 상기 앤드 게이트들(21) 및 (4)의 타 입력 단자들에 공통으로 연결된 출력 단자를 가진다. 여기서, 상기 D플립플롭(23)의 출력은 오프 모드 플래그 신호(OMFS)로서 기능한다.
제2도에 도시된 바와 같이 로직 회로(3)는 전원 온 판별부(1)로부터 출력되는 전원 온 플래그 신호(POFS)와 오프 모드 판별부(2)로부터 출력되는 오프 모드 플래그 신호(OMFS)를 논리적으로 조합하여 상기 디가우스 회로(6)로 디가우스 제어 신호(DEGAUSS)를 출력하는 오아 게이트(31)로 구성된다.
이와 같이 구성되는 본 발명에 의한 CRT 모니터의 디가우스 제어 신호 발생 회로의 동작을 제3도 및 제4도를 참조하여 설명한다.
먼저 전원이 온되는 경우를 제3도의 (a), (b), (c), 그리고 (d)를 참조하여 설명한다.
제3도에 있어서, (a)는 디가우스 제어 신호(DEGAUSS) 파형도이고, (b)는 외부로부터 입력되는 클럭 신호(CLK) 파형도, (c)는 오프 모드 검출 신호(OMC) 파형도이고, (d)는 전원 온 리세트 신호(RSTB) 파형도이다.
전원이 온되면 전원 온 리세트 신호(RSTB)가 제3도의 (d)에 도시한 바와 같이 하이 레벨로 입력되므로 카운터(12)와 D플립플롭(13)의 리세트를 풀어주어 카운팅 동작이 시작된다. 상기 카운터(12)와 상기 D플립플롭(13)은 제3도의 (b)에 도시한 바와 같이 외부로부터 입력되는 상기 클럭 신호(CLK)를 카운팅하여 4, 6 내지 5.2초가 경과하면 낸드 게이트(14)를 통해 로우 레벨 신호를 출력한다. 상기 낸드 게이트(14)로부터 출력되는 신호를 로직 회로(3)의 오아 게이트(31)를 통해 논리합되어 디가우스 제어 신호(DEGAUSS)로서 출력된다.
즉, 상기 로직 회로(3)의 오아 게이트(31)에서 출력되는 디가우스 제어 신호(DEGAUSS)는 제3도의 (a)에 도시한 바와 같이 하이 레벨에서 로우 레벨로 천이하여 출력된다.
이때, 제3도의 (c)에 도시한 오프 모드 제어 신호는 로우 레벨을 유지하게 된다.
다음으로 CRT 모니터의 출력 신호가 무신호에서 다른 신호(예를 들면, 비디오 신호)로 변화하여 오프 모드 검출 신호(OMC)가 입력되는 경우를 제4도의 파형들 (a), (b), (c), 그리고 (d)를 참조하여 설명한다.
제4도에서, (a)는 디가우스 제어 신호(DEGAUSS) 파형도이고, (b)는 외부로부터 입력되는 클럭 신호(CLK) 파형도, (c)는 오프 모드 검출 신호(OMC) 파형도이고, (d)는 전원 온 리세트 신호(RSTB) 파형도이다.
CRT 모니터에 전원이 공급된 후 상기 CRT 모니터에 디스플레이되는 신호가 무신호에서 다른 신호(예를 들면, 비디오 신호)로 변화되어 제4도의 (c)에 도시한 바와 같이 오프 모드 검출 신호(OMC)가 하이 레벨에서 로우 레벨로 천이하면 D플립플롭(23)의 출력(Q0)이 카운터(25)와 D플립플롭(26)의 리세트를 풀어주므로 카운팅 동작이 시작된다.
상기 카운터(25)와 상기 D플립플롭(26)은 제4도의 (b)에 도시한 바와 같이 외부로부터 입력되는 클럭 신호(CLK)를 카운팅하여 4.6 내지 5.2초가 경과하면 낸드 게이트(27)를 통해 로우 레벨 신호를 출력한다. 이때, D 플립플롭(23)의 출력은 상기 디가우스 제어 신호(DEGAUSS)로서 출력된다.
즉, 상기 로직 회로(3)의 오아 게이트(31)에서 출력되는 디가우스 제어 신호(DEGAUSS)는 제4도의 (a)에 도시한 바와 같이 하이 레벨에서 로우 레벨로 천이하여 출력되나. 이때, 제4도의 (d)에 도시한 전원 온 리세트 신호(RSTB)는 하이 레벨로 유지된다.
이와 같이 상기 로직 회로(3)의 오아 게이트(31)에서 출력되는 디가우스 제어 신호(DEGAUSS)는 로우 레벨로 출력되어 CRT모니터를 통해서 디스플레이되는 신호가 무신호에서 다른 신호(예를 들면, 비디오 신호)로 변화할 때 제1도의 디가우스 회로(6)를 통해서 전류를 흘러줌으로써 CRT모니터 화면의 색상을 깨끗하게 하고 명암을 균일하게 한다.
[발명의 효과]
이상에서 성명한 바와 같이 본 발명은 간단한 회로를 첨가하여 CRT모니터의 전원 온시나 CRT모니터의 출력 신호가 무신호에서 다른 신호(예를 들면, 비디오 신호)로 변화할 때 발생되는 CRT 모니터 화면의 명암 차이와 비선명성을 제거하여 화면의 색상을 개선하는 효과가 있다.

Claims (5)

  1. 전원이 인가될 대 전원 온 리세트 신호(PSTB)를 출력하는 전원 온 리세트 회로(4), 비디오 신호가 인가될 때 오프 모드 검출 신호(OMC)를 출력하는 오프 모드 검출부(5), 그리고 색상이 번질 때 상기 번진 상태의 색상을 본래의 색상으로 회복시키기 위한 디가우스 회로(6)를 가지는 음극선과 모니터에서, 상기 디가우스 회로(6)를 통해 전류가 흐르도록 제어하기 위한 디가우스 제어 신호(DEGAUSS)를 발생하는 디가우스 제어 신호 발생 회로에 있어서, 상기 전원 온 리세트 회로(4)에 연결되며, 상기 전원 온 리세트 신호(PSTB)가 인가될 때 외부로부터의 클럭 신호(CLK)에 동기되어 소정의 시간 동안 카운트 동작을 수행하고, 상기 카운트 동작의 결과로서 전원 온 플래그 신호(POFS)를 출력하는 전원 온 판별부(1)와; 상기 오프 모드 검출부(5)에 연결되며, 상기 오프 모드 검출 신호(OMC)가 인가될 때 상기 클럭 신호(CLK)에 동기되어 소정의 시간 동안 카운트 동작을 수행하고, 상기 카운트 동작의 결과로서 오프 모드 플래그 신호(OMFS)를 출력하는 오프 모드 판별부(2) 및; 상기 전원 온 판별부(1) 및 상기 오프 모드 판별부(2)에 연결되며, 상기 전원 온 플래그 신호(POFS)와 상기 오프 모드 플래그 신호(OMFS)를 논리적으로 조합하여 상기 디가우스 제어 신호(DEGAUSS)를 출력하는 오아 게이트 회로(31)를 포함하는 것을 특징으로 하는 음극선관 모니터의 디가우스 제어 신호 발생 회로.
  2. 제1항에 있어서, 상기 전원 온 판별부(1)의 카운트 동작은 대략 4.6초 내지 5.2초 동안 수행되는 것을 특징으로 하는 음극선과 모니터의 디가우스 제어 신호 발생 회로.
  3. 제2항에 있어서, 상기 전원 온 판별부(1)는, 상기 클럭 신호(CLK)를 받아들이는 일 입력단자, 상기 전원 온 플래그 신호(POFS)를 받아들이는 타 입력 단자, 그리고 출력 단자를 가지는 앤드 게이트(11); 상기 전원 온 리세트 신호(RSTB)를 받아들이는 리세트 단자(RS), 상기 앤드 게이트(11)의 출력 단자에 연결되는 클럭 단자(CLK) 및, 제1 및 제2출력 단자들(Q4) 및 (Q1)을 가지는 카운터(12); 상기 전원 온 리세트 신호(RSTB)를 받아들이는 리세트 단자(RS), 인버터(15)를 통해서 상기 카운터(12)의 제1출력 단자(Q4)에 연결된 클럭 단자(CLK), 제1 및 제2출력 단자들 (Q5) 및 (/Q5), 그리고 상기 제2출력 단자(/Q5)에 연결된 입력 단자(D)를 가지는 D플립플롭(13) 및; 상기 D플립플롭(13)의 출력단자(Q5)에 연결된 일 입력 단자, 상기 카운터(12)의 제2출력 단자(Q1)에 연결된 타 입력 단자, 그리고 상기 오아 게이트 회로의 일 입력 단자에 연결되고 상기 전원 온 플래그 신호(POFS)를 출력하는 출력 단자를 가지는 낸드 게이트(14)를 포함하는 것을 특징으로 하는 음극선과 모니터의 디가우스 제어 신호 발생 회로.
  4. 제1항에 있어서, 상기 오프 모드 판별부(2)의 카운트 동작은 대략 4.6초 내지 5.2초 동안 수행되는 것을 특징으로 하는 음극선과 모니터의 디가우스 제어 신호 발생 회로.
  5. 제4항에 있어서, 상기 전원 온 리세트 신호(RSTB)를 받아들이는 일 입력 단자, 타 입력 단자, 그리고 출력 단자를 가지는 제1앤드 게이트(21); 상기 제1앤드 게이트(21)의 출력 단자에 연결된 리세트 단자(RS), 인버터(22)를 통해서 상기 오프 모드 검출 신호(OMC)를 받아들이는 클럭 단자(CLK), 전원(Vdd)을 받아들이는 입력 단자(D), 그리고 상기 오아 게이트 회로(31)에 연결되며 상기 오프 모드 플래그 신호(OMFS)를 출력하는 출력 단자(Q0)를 가지는 제1D플립플롭(23); 상기 클럭 신호(CLK)를 받아들이는 일 입력 단자, 타 입력 단자, 그리고 출력 단자를 가지는 제2앤드 게이트(24); 상기 제1D플립플롭(23)의 출력 단자(Q0)에 연결된 리세트 단자(RS), 상기 제2앤드 게이트(24)의 출력 단자에 연결된 클럭 단자(CLK), 그리고 제1 및 제2출력 단자들(Q14) 및 (Q11)을 가지는 카운터(25); 상기 제1D플립플롭(23)의 출력 단자(Q0)에 연결된 리세트 단자(RS), 인버터(28)를 통해서 상기 카운터(25)의 제1출력 단자(Q14)에 연결된 클럭 단자(CLK), 제1 및 제2출력 단자들(Q15) 및 (/Q15), 그리고 상기 제2출력 단자(/Q15)에 연결된 입력 단자(D)를 가지는 제2D플립플롭(26) 및; 상기 제2D플립플롭(26)의 제1출력 단자(Q15)에 연결된 일 입력 단자, 상기 카운터(25)의 제2출력 단자(Q11)에 연결된 타 입력 단자, 그리고 상기 제1 및 제2앤드 게이트들(21) 및 (24)의 타 입력 단자들에 공통으로 연결된 출력 단자를 가지는 낸드 게이트(27)를 포함하는 것을 특징으로 하는 음극선관 모니터의 디가우스 제어 신호 발생 회로.
KR1019950051071A 1995-12-16 1995-12-16 음극선관 모니터의 디가우스 제어 신호 발생 회로 KR0173950B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950051071A KR0173950B1 (ko) 1995-12-16 1995-12-16 음극선관 모니터의 디가우스 제어 신호 발생 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950051071A KR0173950B1 (ko) 1995-12-16 1995-12-16 음극선관 모니터의 디가우스 제어 신호 발생 회로

Publications (2)

Publication Number Publication Date
KR970050016A KR970050016A (ko) 1997-07-29
KR0173950B1 true KR0173950B1 (ko) 1999-04-01

Family

ID=19440825

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950051071A KR0173950B1 (ko) 1995-12-16 1995-12-16 음극선관 모니터의 디가우스 제어 신호 발생 회로

Country Status (1)

Country Link
KR (1) KR0173950B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7706192B2 (en) 2007-01-25 2010-04-27 Samsung Electronics Co., Ltd. Voltage generating circuits for semiconductor memory devices and methods for the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7706192B2 (en) 2007-01-25 2010-04-27 Samsung Electronics Co., Ltd. Voltage generating circuits for semiconductor memory devices and methods for the same

Also Published As

Publication number Publication date
KR970050016A (ko) 1997-07-29

Similar Documents

Publication Publication Date Title
US5555032A (en) Integrated circuit for economizing power consumption of a monitor by using two reference values for discrminating the input signal
JPS5961877A (ja) ビデオ・デイスプレイ装置
KR0173950B1 (ko) 음극선관 모니터의 디가우스 제어 신호 발생 회로
KR100280481B1 (ko) 엠씨유의테스트모드설정회로
US5966119A (en) Pseudo-synchronizing signal generator for use in digital image processing apparatus
JPH031760A (ja) 受信テレビジョン信号再生装置
US5805151A (en) Raster contoller
US5838388A (en) Video preamplifier with data insertion
CS244416B2 (en) Generator of keying signal in television receiver
KR100925291B1 (ko) 액정 표시 장치
KR100429735B1 (ko) 액정 표시장치의 잔상 개선 시스템
JP2897704B2 (ja) Ｃｒｔ蛍光面の部分焼き付軽減装置
JPH08221041A (ja) 表示装置の同期制御回路
KR900008858Y1 (ko) 자화면의 플래싱 기능회로
JPH06138191A (ja) 半導体集積回路
KR0183777B1 (ko) 칼라벌스트 위상틀어짐 검출장치
KR0141185B1 (ko) 수정발진기에 있어서 3배 발진 방지회로
KR100239428B1 (ko) 파워 세이빙 회로
KR890002677B1 (ko) 원색 동기 발생회로
JPH0923350A (ja) 垂直同期検出回路
JPH01194014A (ja) クロック切換装置
JPH07295513A (ja) 液晶表示装置用制御回路
KR20000010299U (ko) 할프 톤(half tone) 온스크린디스플레이(osd) 장치
JPH04189072A (ja) 同期信号発生回路
JPH09171060A (ja) 半導体集積回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061030

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee