KR0172859B1 - 백 바이어스 레벨회로 - Google Patents

백 바이어스 레벨회로 Download PDF

Info

Publication number
KR0172859B1
KR0172859B1 KR1019960003474A KR19960003474A KR0172859B1 KR 0172859 B1 KR0172859 B1 KR 0172859B1 KR 1019960003474 A KR1019960003474 A KR 1019960003474A KR 19960003474 A KR19960003474 A KR 19960003474A KR 0172859 B1 KR0172859 B1 KR 0172859B1
Authority
KR
South Korea
Prior art keywords
voltage
back bias
power supply
source
level circuit
Prior art date
Application number
KR1019960003474A
Other languages
English (en)
Other versions
KR970062848A (ko
Inventor
이재구
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR1019960003474A priority Critical patent/KR0172859B1/ko
Publication of KR970062848A publication Critical patent/KR970062848A/ko
Application granted granted Critical
Publication of KR0172859B1 publication Critical patent/KR0172859B1/ko

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/22—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Logic Circuits (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

본 발명은 전원전압의 변화에 독립적으로 백 바이어스 전압을 일정하게 유지하므로써 임계(Threshold)특성을 안정화하는 백 바이어스 레벨회로에 관한것이다.
종래기술에 따른 백 바이어스 레벨회로에서는 전원전압이 변하게 되는 경우 출력값의 논리 임계값의 변화가 발생되는 문제점이 있다.
본 발명에 따른 백 바이어스 레벨회로는 전원전압 종속전원 소오스에 의해 일정 전류를 출력하는 제1트랜지스터와 전압분배에 의해 전류가 흐르는 제2트랜지스터와 백 바이어스 전압변화에 따라 논리값을 출력하는 출력부로 구성된다.
따라서 본발명에 따른 백 바이어스 레벨회로는 전원전압의 변화에 독립적으로 백 바이어스 전압을 일정하게 유지함으로써 임계(Threshold)특성을 안정화할 수 있는 이점이 있다.

Description

백 바이어스 레벨회로
제1도는 종래기술에 따른 백 바이어스 레벨회로도.
제2도는 종래기술에 따른 다른 백 바이어스 레벨회로도.
제3도는 본 발명에 따른 일 실시예의 백 바이어스 레벨회로도.
제4도는 제3도의 VCC 종속전원의 상세회로도.
제5도는 본 발명에 따른 전원전압의 변화에 대한 그래프.
* 도면의 주요부분에 대한 부호의 설명
N65, N78, N79, N80 : nMOS트랜지스터 P66 : pMOS트랜지스터
R57, R58 : 저항 163 : 인버터
본 발명은 백 바이어스(Back Bias) 레벨회로에 관한것으로 특히, 전원전압의 변화에 독립적으로 백 바이어스 전압을 일정하게 유지함으로써 임계(Threshold)특성을 안정화하는 백 바이어스 레벨회로에 관한것이다.
종래기술에 따른 백 바이어스 레벨회로를 첨부된 도면을 참조하여 설명하면 다음과 같다.
제1도는 종래 기술의 백 바이어스 레벨회로도로써, VSS에 직렬 연결된 두 저항(R43, R44)의 전압분배에 의해 게이트-소오스 전압이 정해지는 트랜지스터(N36)와 전원전압(VCC)에 직렬 연결되어 A점을 일정 전압레벨로 만들어 주는 풀-업저항(R40)과 상기 A점의 전압에 따른 논리임계값을 출력단(OSCEN)으로 출력하는 인버터부(137)로 구성된다.
이와 같이 구성된 종래기술의 백 바이어스 레벨회로는 저항(R43, R44)의 전압분배에 의해 nMOS트랜지스터(N36)의 게이트-소오스 전압이 정해진다. 이에 의해 상기 트랜지스터(N36)에는 전류가 흐르게 된다.
만약, 백 바이어스(VBB)가 변하게 될경우 상기 트랜지스터(N36)에 흐르는 전류의 양이 변하게 된다.
이에 의해 A점의 전압이 변하므로써 출력단을 논리 '1', 논리'0' 상태로 만들어 준다.
또한, 제2도는 종래기술의 다른 백 바이어스 레벨회로도로써, pMOS트랜지스터(P35)는 상기 풀-업 저항(R40)의 역할을 대신해주는 풀-업 트랜지스터이다.
이와같은 종래기술에 따른 백 바이어스 레벨회로는 전원전압이 변하게 되는 경우 A점의 전압이 변화함으로써 출력값의 논리 임계값의 변화가 초래되는 문제점이 발생된다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한것으로, 전원전압의 변화에 대해 출력전압이 같은 비율로 변화하는 독립적인 백 바이어스 레벨회로를 제공하는데 목적이 있다.
상기 목적을 달성하기위한 본 발명에 따른 백 바이어스 레벨회로의 특징은 전원전압 종속전원 소오스에 의해 일정 전류를 출력하는 제1트랜지스터와, 전압분배에 의해 전류가 흐르는 제2트랜지스터와, 백 바이어스 전압변화에 따라 논리값을 출력하는 출력부로 구성됨에 있다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 백 바이어스 레벨회로를 상세히 설명하면 다음과 같다.
제3도는 본 발명에 따른 일실시예에 대한 백 바이어스 레벨회로도이고, 제4도는 본 발명에 따른 VCC 종속전원의 상세회로도로 VSS와 VBB사이에 직렬연결되어 전압을 분배하는 저항(R57, R58)과, 드레인단은 VBB에 접지되고 게이트단은 상기 저항사이에 연결되어있는 nMOS트랜지스터(N65)와, 소오스는 전원전압(VCC)에 연결되고 게이트단은 VCC 종속전원(VCC DEPENDENT VOLTAGE SOURCE) 연결되고 드레이단은 상기 nMOS트랜지스터(P66)와, 상기 pMOS풀업트랜지스터(P66)의 드레인단의 일정 전류에 따라 출력단(OSCEN)으로 논리임계값을 출력하는 인터버부(163)로 구성된다.
여기서 상기 VCC 종속전원은 소오스단과 게이트단이 전원전압(VCC)에 연결되는 제1nMOS트랜지스터(N78)와, 소오스단과 게이트단이 상기 제1nMOS트랜지스터(N78)의 드레인단과 연결되는 제2nMOS트랜지스터(N79)와, 소오스단은 상기 제2nMOS트랜지스터(N79)의 드레인단과 연결되고 게이트단은 상기 전원전압과 연결되고 드레인단은 VSS에 접지되어있는 제3nMOS트랜지스터(N80)와, 상기 제2nMOS트랜지스터(N79)의 드레인단의 일정 전류에 따라 출력단(OSCEN)으로 논리임계값을 출력하는 인버터부(164)로 구성된다.
이와 같이 구성된 본 발명에 따른 백 바이어스 레벨회로의 저항(R57, R58)의 분배에 의한 전압을 nMOS트랜지스터(N65)의 게이트단에 걸면 백 바이어스 전압(VBB) 변화에 따라 전류(I3)의 값이 변하게 된다.
이때 전원전압(VCC)이 변화한다면 이에 따라 pMOS트랜지스터(p66)의 게이트단에 연결되어 있는 VCC 종속전원은 바이어스 공급을 상기 전원전압의 변화와 같은 비율로 변화한다.
상기 VCC 종속전원의 제1nMOS트랜지스터(N78)와 제2nMOS트랜지스터(N79)는 다이오드 연결방식이다.
그리고 상기 제3nMOS트랜지스터(N80)의 크기는 제1nMOS트랜지스터(N78)와 제2nMOS트랜지스터(N79)의 크기보다 상대적으로 작다.
그러므로 제3nMOS트랜지스터(N80)에 흐르는 전류는 매우 적어 B점의 전압은 VCC-2Vin(입력전압)정도로 되므로 VCC의 전압값에 종속적으로 된다.
따라서, 상기 pMOS트랜지스터(P66)에 흐르는 전류값이 일정해져 인버터부(163)의 논리 임계값이 일정하게 유지되어 VBB의 전압변화에 의해 출력단(OSCEN)의 논리값이 결정된다.
또한, 제5도는 본 발명에 따른 전원전압의 변화에 대한 그래프로 상기 상술한 바와같이 전원전압 (VCC)의 변화에 대해 출력전압(VOUT)이 같은 비율로 변화함으로써 VCC-VOUT의 값이 일정해짐을 보여준다.
상기와 같이 구성된 본 발명에 따른 백 바이어스 레벨회로는 전원전압의 변화에 독립적으로 백 바이어스 전압을 일정하게 유지함으로써 임계(Threshold)특성을 안정화할 수 있다.

Claims (2)

  1. 전원전압의 변화에 대해 출력전압이 같은 비율로 변화하는 전원전압 종속전원; 상기 전원전압에 연결되며 상기 전원전압 종속전원 소오스에 의해 일정 전류를 출력하는 제1타입의 제1트랜지스터; 외부 전압으로부터 분배된 전압에 의해 전류가 흐르며 접지된 제2타입의 제2트랜지스터; 상기 제1트랜지스터와 제2트랜지스터의 연결부위에서 백 바이어스 전압변화에 따라 논리값을 출력하는 출력부로 구성됨을 특징으로 하는 백 바이어스 레벨회로.
  2. 제1항에 있어서, 상기 전원전압 종속전원은 소오스가 게이트가 전원전압에 연결되는 제1NMOS, 소오스와 게이트가 상기 제1NMOS의 드레인과 연결되는 제2NMOS, 상기 제2NMOS의 드레인과 연결된 소오스, 상기 전원전압과 연결된 게이트와, 접지된 드레인으로 구성된 제3NMOS로 구성되어 상기 제2NMOS의 드레인과 상기 제3 NMOS의 소오스 연결부위에서 출력함을 특징으로 하는 백 바이어스 레벨회로.
KR1019960003474A 1996-02-13 1996-02-13 백 바이어스 레벨회로 KR0172859B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960003474A KR0172859B1 (ko) 1996-02-13 1996-02-13 백 바이어스 레벨회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960003474A KR0172859B1 (ko) 1996-02-13 1996-02-13 백 바이어스 레벨회로

Publications (2)

Publication Number Publication Date
KR970062848A KR970062848A (ko) 1997-09-12
KR0172859B1 true KR0172859B1 (ko) 1999-03-30

Family

ID=19451184

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960003474A KR0172859B1 (ko) 1996-02-13 1996-02-13 백 바이어스 레벨회로

Country Status (1)

Country Link
KR (1) KR0172859B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100680536B1 (ko) * 2004-05-10 2007-02-08 현대자동차주식회사 배기응축방식의 물-수증기 병용분사 시스템을 이용한가솔린 엔진의 노킹 제어장치 및 그 제어방법

Also Published As

Publication number Publication date
KR970062848A (ko) 1997-09-12

Similar Documents

Publication Publication Date Title
US4788455A (en) CMOS reference voltage generator employing separate reference circuits for each output transistor
US6147520A (en) Integrated circuit having controlled impedance
US5640122A (en) Circuit for providing a bias voltage compensated for p-channel transistor variations
KR100218078B1 (ko) 외부전원전압의 변동이나 환경온도의 변화에 대한 출력전압의 변동을 억제할 수 있는 기판전위발생회로
EP0472202B1 (en) Current mirror type constant current source circuit having less dependence upon supplied voltage
KR100392556B1 (ko) 시모스회로용입력버퍼
KR100299597B1 (ko) 캐스코드전류미러가포함된집적회로
US5047671A (en) CMOS to ECL converter
US5221910A (en) Single-pin amplifier in integrated circuit form
US4267501A (en) NMOS Voltage reference generator
JP2000114891A (ja) 電流源回路
US5479114A (en) Three-value input buffer circuit
KR100300687B1 (ko) 반도체집적회로
KR0172859B1 (ko) 백 바이어스 레벨회로
US6236255B1 (en) Output impedance adjustment circuit
KR970003924A (ko) 반도체 장치
KR0136371B1 (ko) 모스(mos) 기술의 집적화 트랜지스터회로
JP3540401B2 (ja) レベルシフト回路
JPH07153908A (ja) 半導体集積回路
KR100298612B1 (ko) Cmos저전압전류레퍼런스
JP2795046B2 (ja) 出力バッファ回路
KR940002433B1 (ko) 정 전압회로
KR950005583B1 (ko) 푸쉬풀 출력회로
KR20000061319A (ko) 온도 보상 회로를 구비한 기준전류 발생회로
WO2024218889A1 (ja) インバータ回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090922

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee