KR0170724B1 - 한번의 a/d 컨버션 명령으로 복수개의 아날로그 입력원을 처리하는 아날로그/디지탈 컨버터 - Google Patents
한번의 a/d 컨버션 명령으로 복수개의 아날로그 입력원을 처리하는 아날로그/디지탈 컨버터 Download PDFInfo
- Publication number
- KR0170724B1 KR0170724B1 KR1019950066891A KR19950066891A KR0170724B1 KR 0170724 B1 KR0170724 B1 KR 0170724B1 KR 1019950066891 A KR1019950066891 A KR 1019950066891A KR 19950066891 A KR19950066891 A KR 19950066891A KR 0170724 B1 KR0170724 B1 KR 0170724B1
- Authority
- KR
- South Korea
- Prior art keywords
- converter
- analog input
- conversion
- input sources
- timing register
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/05—Digital input using the sampling of an analogue quantity at regular intervals of time, input from a/d converter or output to d/a converter
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/1205—Multiplexed conversion systems
- H03M1/123—Simultaneous, i.e. using one converter per channel but with common control or reference circuits for multiple converters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
본 발명은 한 번의 A/D 컨버션 명령을 통해 복수 개의 아날로그 입력원을 A/D 컨버션할 수 있는 A/D 컨버터에 관한 것으로서,
아날로그 입력원을 선택하는 명령이나, 시작 명령을 지시하는 중앙처리부; 상기 중앙처리부의 제어를 받는 A/D 타이밍 레지스터;
기준 전압을 생성하는 D/A 컨버터; 상기 D/A 컨버터로부터 출력되는 기준전압과 상기 아날로그 입력원을 선택하는 A/D 타이밍 레지스터로부터 출력되는 입력 전압의 대소를 비교하는 비교부; 상기 비교기로부터 비교된 결과값을 상기 D/A 컨버터에 제공하는 컨트롤부; 상기 D/A 컨버터로부터 출력되는 값을 저장하는 A/D 데이터 저장부를 포함한다.
따라서, 상술한 바와 같이 본 발명은 복수개의 아날로그 입력원을 A/D 컨버션 수행할 때, 단 한 번의 A/D 컨버터 컨트롤 명령을 통해 실현함으로써, 빠른 처리를 할 수 있고, A/D 컨버션이 진행되는 동안 MCU가 다른 일을 처리할 수 있는 효과를 갖는다.
Description
제1도는 MCU 내장형 A/D 컨버터의 구성을 보이는 도면이다.
제2도는 제1도에 도시된 MPU를 기본 구성으로 하는 종래의 A/D 블록의 상세한 구조를 보이는 도면이다.
제3도는 제1도의 도시된 MPU를 기본 구성으로 하는 본 발명에 따른 A/D 블록의 상세한 구조를 보이는 도면이다.
제4a도는 종래의 A/D 컨버터 타이밍 다이어그램도이다.
제4b도는 본 발명에 따른 A/D 컨버터 타이밍 다이어그램도이다.
본 발명은 A/D(아날로그/디지탈; 이하 A/D라 한다.) 컨버터에 관한 것으로서, 더욱 상세하게는 복수 개의 아날로그 입력원을 한 번의 A/D 컨버션 명령을 수행하여 A/D 컨버션을 수행하는 A/D 컨버터에 관한 것이다.
일반적으로 MUC(Micro Controller Unit)에는 특별한 목적으로 사용하기 위해 A/D 컨버터를 내장하는 경우가 많다. MCU에 내장되어 있는 A/D 컨버터의 경우, A/D 컨버션을 수행하는 블록은 1개만 존재하고 주로 멀티플렉서를 이용하여 여러 개의 아날로그 입력원을 선택할 수 있도록 설계되어 있다.
A/D 컨버터의 컨트롤 명령은 MCU가 갖고 있는 명령으로 수행되며 기존의 A/D 컨버터를 내장한 MCU의 경우, 한 번의 A/D 컨버터 컨트롤 명령으로 오직 하나의 아날로그 입력원만을 선택하여 A/D 컨버션을 수행하므로 복수 개의 아날로그 입력원을 동시에 처리하려면 여러번의 A/D 컨버터에 컨트롤 명령을 수행하여야만 한다.
첨부한 제1도는 MCU 내장형 A/D 컨버터의 구성을 보이는 도면으로서, 복수 개의 아날로그 입력원을 입력하여 아날로그 신호를 디지탈신호로 변환하는 A/D 블록(10), A/D 블럭(10)에 아날로그 입력원을 선택하거나, 시작 명령을 지시하는 CPU(Centeral process unit; 12)를 원칩에 집적하여 구성된 MCU를 나타낸다.
이와 같이 구성된 MPU 내장형 A/D 컨버터의 기본 동작을 살펴보면 다음과 같다.
A/D 블럭(12)은 CPU(10)에 의해 동작 제어를 받게 되며, CPU(10)에서는 A/D 블럭(12)의 동작 전에 복수개의 아날로그 입력원 중 원하는 아날로그 입력원을 선택하는 작업, A/D 블럭(12)을 스타트시키는 작업 및 A/D 블럭(12)의 동작 완료 후 컨버션된 데이터를 CPU(10)에서 처리할 수 있도록 내부의 레지스터 파일 등으로 이동시키는 작업을 수행하게 된다.
제2도는 제1도에 도시된 MPU을 기본 구성으로 하는 종래의 A/D 블록의 상세한 구조를 보이는 도면이다.
제2도에 도시된 종래의 A/D 블록의 구성은 다수의 아날로그 입력원 중 한 개의 입력원만을 선택하는 아날로그 입력선택 레지스터(20), 기준전압을 생성하는 D/A컨버터(22), D/A컨버터(22)로부터 출력되는 기준전압과 아날로그 입력선택 레지스터(20)로부터 출력되는 입력전압의 대소를 비교하는 비교기(24), 비교기(24)로부터비교된 결과값을 SAR(Successive approximation method)방식을 이용하여 D/A 컨버터에 제공하는 컨트롤 블록(28), D/A 컨버터(22)로부터 출력되는 최종의 값을 저장하는 A/D 데이터 레지스터(28)로 이루어진다.
여기서, SAR방식은 D/A 컨버터(22)에서 생성된 기준전압(Vdd)을 아날로그 입력전압과 비교하여 그 값이 유사하지 않으면 Vdd를 2로 나눈 값과 아날로그 입력 전압과 근사한 값이 될 때까지 같은 방법으로 비교한후, 그 최종값이 아날로그 입력 전압과 유사한 값이 되면, 이 전압이 A/D 변환된 값이 되고, 이 값은 A/D 데이터 레지스터(28)에 저장되어 CPU(10)에서 처리된다.
그러나, 종래의 A/D 컨버터를 내장한 MCU의 경우에는 복수의 A/D 컨버션을 처리하려면 CPU가 계속적으로 A/D 컨버션 상황을 모니터링하여 하나의 A/D 컨버션이 완료되면, 그 다음의 A/D 컨버션이 완료되는 시점까지 A/D 컨버션 명령을 반복하여 수행시켜 주어야 한다.
따라서, 종래의 A/D 컨버터는 빠른 데이터 처리를 요하는 응용분야의 경우 적용이 불가능하다. 즉, 복수개의 아날로그 입력원을 A/D 컨버션을 수행할 때, A/D 컨버터가 소프트웨어 방식으로 복수번의 A/D 컨버터에 컨트롤 명령을 실행시켜야 하는 번거로운 문제가 있다.
본 발명은 상술한 문제점을 해결하기 위해 창출된 것으로서, 복수개의 아날로그 입력원을 선택하여 A/D 컨버션을 수행할 때, 한 번만 A/D 컨버터에 A/D 컨버션을 실행하도록 컨트롤 명령을 수행을 수행함으로써, 처리시간을 단축할 수 있을 뿐만 아니라, 소프트웨어 부담을 하드웨어로 구현함으로써, A/D 컨버션이 진행되는 동안 MCU가 다른 일을 처리할 수 있는 A/D 컨버터를 제공하는 것을 그 목적으로 한다.
상기의 목적을 달성하는 본 발명에 따른 복수개이 아날로그 입력원을 디지탈로 컨버션하는 A/D 컨버터는
아날로그 입력원을 선택하는 명령이나, 시작 명령을 지시하는 중앙처리부;
상기 중앙처리부의 제어를 받는 A/D 타이밍 레지스터;
기준전압을 생성하는 D/A 컨버터;
상기 D/A 컨버터로부터 출력되는 기준전압과 상기 아날로그 입력원을 선택하는 A/D 타이밍 레지스터로부터 출력되는 입력전압의 대소를 비교하는 비교부;
상기 비교기로부터 비교된 결과값을 상기 D/A 컨버터에 제공하는 컨트롤부; 및
상기 D/A 컨버터로부터 출력되는 값을 저장하는 A/D 데이터 저장부를 포함하는 것을 특징으로 한다.
본 발명에 있어서, 상기 비교부는 SAR(Successive approximation method)방식을 이용하는 것을 특징으로 한다.
본 발명에 있어서, 상기 A/D 타이밍 레지스터에 A/D 컨버션의 동작 수행을 개시하는 한 번의 시작 명령으로 복수개의 아날로그 입력원을 디지탈 신호로 변환하는 것을 특징으로 한다.
본 발명에 있어서, 복수개의 아날로그 입력원 중 임의의 아날로그 입력원을 선택하는 것을 특징으로 한다.
이하 첨부한 도면을 참조하여 본 발명을 보다 상세히 설명한다.
제3도는 제1도의 도시된 MPU을 기본 구성으로 하는 본 발명에 따른 A/D 블록의 상세한 구조를 보이는 도면이다.
제3도에 도시된 본 발명에 따른 A/D 컨버터의 구성은
다수의 아날로그 입력원을 선택하는 A/D 타이밍 레지스터(30), 기준 전압을 생성하는 D/A 컨버터(32), 상기 D/A 컨버터(32)로부터 출력되는 기준 전압과 상기 아날로그 입력원을 선택하는 A/D 타이밍 레지스터(30)로부터 출력되는 입력 전압의 대소를 비교하는 비교기(24), 비교기(24)로부터 비교된 결과값을 SAR(Successive approximation method)방식을 이용하여 D/A 컨버터에 제공하는 컨트롤블럭(28), D/A 컨버터(22)로부터 출력되는 최종의 값을 저장하는 A/D 데이터 레지스터(28)로 이루어진다.
이와 같이 구성된 본 발명은 종래의 A/D 컨버터(제2도)에 복수의 A/D 컨버션이 가능하도록 해주는 A/D 타이밍 레지스터(30)가 추가되어 있다. 또한 종래의 방식은 아날로그 입력선택 레지스터가 한 개의 입력원만을 선택할 수 있는 것에 반해 복수 개의 입력원을 선택할 수 있으며 종래의 방식에서는 한 개로 구성된 A/D 데이터레지스터가 복숙로 구성된다.
제4a도는 종래의 A/D 컨버터 타이밍 다이어그램을 나타내고, 제4b도는 본 발명에 따른 A/D 컨버터 타이밍 다이어그램을 나타내는도면이다. 종래에는 하나의 A/D 컨버션이 이루어지기 위해서는 CPU(10)로부터 시작 및 끝을 지정해야 했으나, 본 발명에서는 일단 복수개의 아날로그 입력원을 선택한 후, 시작 명령을 지시하면 복수 개의 아날로그 입력원이 모두 A/D 컨버션된 후 끝나게 된다.
제4a도 및 제4b도를 참조하여 본 발명에 따른 A/D 컨버터의 동작을 살펴보면 다음과 같다.
먼저, A/D 컨버터를 구동하기 위해서는 CPU(10)에서 우선적으로 복수 개의 아날로그 입력원 중 동작시키고자 하는 입력원을 A/D 타이밍 레지스터(30)에 설정한다. 이 A/D 타이밍 레지스터(30)는 복수 개의 입력원과 1:1로 매칭되어 있기 때문에 만약, 복수 개의 입력원 중 4개의 입력원을 선택하고 싶으면 해당되는 매칭 비트에 각각 하이데이터를 설정한다.
예를 들면, 복수 개의 입력원을 8개라고 하면, A/D 타이밍 레지스터(30)는 8-비트로 구성되며, 각각의 비트는 8개의 아날로그 입력원과 매칭된다.
본 발명에 따른 A/D 타이밍 레지스터(30)는 아날로그 입력원선택 레지스터에 의해 선택된 복수 개의 아날로그 입력원을 순차적으로 A/D 메인 블록으로 입력되도록 컨트롤해 주는 기능을 한다.
또한, 종래의 A/D 컨버터가 1개의 A/D 데이터 레지스터를 갖고 있어 한 번의 A/D 컨버션이 완료된 후 다음의 컨버션을 실행하기 위해서는 반드시 A/D 데이터 레지스터에 입력된 컨버션 데이터를 CPU(10)의 내부 레지스터 등에 옮겨 놓아야 했으나 본 발명에서는 A/D 컨버터의 경우 A/D 데이터 레지스터가 복수 개의 입력원만큼 존재하므로 CPU(10)로 데이터를 옮겨 놓을 필요 없이 복수 번의 A/D 컨버션이 가능해진다.
예를 들면, 8개의 아날로그 입력원을 모두 선택한다고 하면 A/D 타이밍 레지스터(30)에서 순서를 결정하여 가장 우선 순위가 높은 A/D 컨버션을 수행 한 후, A/D 컨버션이완료됨과 동시에 컨버션 데이터를 해당 A/D 타이밍 레지스터(30)에 입력시키며 동시에 다음 아날로그 입력원에 대한 A/D 컨버션을 시작하게 된다.
이와 같은 A/D 컨버션의 순서는 상술한 바와 같이 A/D 타이밍 레지스터(30)에서 결정되며 A/D 입력 선택 레지스터에서 선택된 모든 아날로그 입력원에 대한 A/D 컨버션을 시작한다.
상술한 바와 같이 본 발명에 따른 복수 개의 아날로그 입력원을 처리하는 A/D 컨버터는
복수 개의 아날로그입력원을 A/D 컨버션 수행할 때, 단 한번의 A/D 컨버터 컨트롤 명령을 통해 실현함으로써, 빠른 처리를 할 수 있고, A/D 컨버션이 진행되는 동안 MCU가 다른 일을 처리할 수 있는 효과를 갖는다.
Claims (4)
- 복수 개의 아날로그 입력원을 디지탈로 컨버션하는 A/D 컨버터에 있어서, 아날로그 입력원을 선택하는 명령이나, 시작 명령을 지시하는 중앙처리부; 상기 중앙처리부의 제어를 받는 A/D 타이밍 레지스터; 기준 전압을 생성하는 D/A 컨버터; 상기 D/A 컨버터로부터 출력되는 기준전압과 상기 아날로그 입력원을 선택하는 A/D 타이밍 레지스터로부터 출력되는 입력 전압의 대소를 비교하는 비교부; 상기 비교기로부터 비교된 결과값을 상기 D/A 컨버터에 제공하는 컨트롤부; 상기 D/A 컨버터로부터 출력되는 값을 저장하는 A/D 데이터 저장부를 포함하는 것을 특징으로 하는 A/D 컨버터.
- 제1항에 있어서, 비교부는 SAR(Successive approximation method)방식을 이용하는 것을 특징으로 하는 A/D 컨버터.
- 제1항에 있어서, A/D 타이밍 레지스터에 A/D 컨버션의 동작 수행을 개시하는 한 번의 시작 명령으로 복수 개의 아날로그 입력원을 디지탈 신호로 변환하는 것을 특징으로 하는 A/D 컨버터.
- 제1항과 제3항에 있어서, 복수 개의 아날로그 입력원 중 임의의 아날로그 입력원을 선택하는 것을 특징으로 하는 A/D 컨버터.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950066891A KR0170724B1 (ko) | 1995-12-29 | 1995-12-29 | 한번의 a/d 컨버션 명령으로 복수개의 아날로그 입력원을 처리하는 아날로그/디지탈 컨버터 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950066891A KR0170724B1 (ko) | 1995-12-29 | 1995-12-29 | 한번의 a/d 컨버션 명령으로 복수개의 아날로그 입력원을 처리하는 아날로그/디지탈 컨버터 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970049365A KR970049365A (ko) | 1997-07-29 |
KR0170724B1 true KR0170724B1 (ko) | 1999-03-30 |
Family
ID=19447504
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950066891A KR0170724B1 (ko) | 1995-12-29 | 1995-12-29 | 한번의 a/d 컨버션 명령으로 복수개의 아날로그 입력원을 처리하는 아날로그/디지탈 컨버터 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0170724B1 (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3786608B2 (ja) * | 2002-01-28 | 2006-06-14 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
-
1995
- 1995-12-29 KR KR1019950066891A patent/KR0170724B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR970049365A (ko) | 1997-07-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5138319A (en) | Two stage a/d converter utilizing dual multiplexed converters with a common converter | |
US5450085A (en) | Method and apparatus for high speed analog to digital conversion using multiplexed flash sections | |
US6239734B1 (en) | Apparatus and a method for analog to digital conversion using plural reference signals and comparators | |
US20150202969A1 (en) | Event management apparatus, event management method, and motor system | |
KR0170724B1 (ko) | 한번의 a/d 컨버션 명령으로 복수개의 아날로그 입력원을 처리하는 아날로그/디지탈 컨버터 | |
KR101878593B1 (ko) | 아날로그 디지털 변환기 및 그 동작 방법 | |
JP2005278107A (ja) | Ad変換装置とad変換方法 | |
US5455583A (en) | Combined conventional/neural network analog to digital converter | |
JPH05152960A (ja) | Ad変換器 | |
US4460891A (en) | Analog-to-digital converter with explicit interpolation | |
US5479169A (en) | Multiple neural network analog to digital converter for simultaneously processing multiple samples | |
JP2699680B2 (ja) | A−d変換装置 | |
JPH0877133A (ja) | A/d変換装置 | |
JPH04255116A (ja) | アナログ・ディジタル変換回路 | |
JP2592656B2 (ja) | マルチプレクサ付ad変換器の試験法 | |
KR100318446B1 (ko) | 축차근사레지스터를이용한아날로그-디지털변환장치 | |
KR100299803B1 (ko) | 마이크로컴퓨터 | |
JPH1174790A (ja) | アナログ−デジタルコンバータ及びその評価方法 | |
KR20010063488A (ko) | 아날로그-디지털 변환 시간을 최적화한 아날로그-디지털변환 장치 및 그 변환 방법 | |
US20060077079A1 (en) | Use of multiple data comparators in parallel to trigger an oscilloscope on a pattern found in a serial data stream | |
JPH09219644A (ja) | A/d変換方法およびa/d変換器 | |
JPH05315963A (ja) | 逐次比較形a/dコンバータ | |
JP2578940B2 (ja) | A/d変換回路 | |
JPH01189230A (ja) | 縦続型アナログ・ディジタル変換器 | |
JPS63274215A (ja) | A−d変換装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20060928 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |