KR0167291B1 - Electrode wire of semiconductor device - Google Patents
Electrode wire of semiconductor device Download PDFInfo
- Publication number
- KR0167291B1 KR0167291B1 KR1019950050637A KR19950050637A KR0167291B1 KR 0167291 B1 KR0167291 B1 KR 0167291B1 KR 1019950050637 A KR1019950050637 A KR 1019950050637A KR 19950050637 A KR19950050637 A KR 19950050637A KR 0167291 B1 KR0167291 B1 KR 0167291B1
- Authority
- KR
- South Korea
- Prior art keywords
- silicon substrate
- semiconductor device
- wiring
- layer
- metal layer
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
Abstract
본 발명은 반도체 소자(또는 집적 회로)의 전극배선에 관한 것으로, 특히 실리콘 기판에 구성(Hole)을 뚫고 이에 배선금속을 내장함으로써 본딩패드를 실리콘 기판의 배면에 형성할 수 있도록 한 반도체 소자의 전극배선을 제공함에 그 목적이 있다. 이에 따라 본 발명은 액티브 영역에 반도체 소자가 형성되고, 그 반도체 소자를 이웃하는 다른 반도체소자와 전기적으로 격리하기 위한 필드 산화막이 형성된 실리콘 기판에 대하여, 상기 필드 산화막위에 증착된 BPSG층과; 상기 반도체 소자와 전기적으로 접촉한 것으로, 실리콘 기판(필드산화막 포함) 및 BPSG층을 수직으로 관통하는 구멍에 내장되어 실리콘 기판의 배면에서 외부배선과 연결될 수 있도록 형성된 배선금속층과; 실리콘 기판의 구멍을 관통하는 상기 배선금속층과 실리콘 기판 사이에 형성된 절연산화막과; 상기 결과물 위에 증착된 패시베이션층 및 포토레지스트층을 구비하여 형성된다. 상기와 같은 본 발명은 반도체 소자가 형성된 실리콘 기판(또는 웨이퍼)을 관통하는 구멍에 의하여 외부배선과 전기적 연결을 위한 본딩패드를 실리콘 기판의 배면에 형성할 수 있게 된다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to electrode wiring of a semiconductor device (or integrated circuit). In particular, an electrode of a semiconductor device in which a bonding pad can be formed on a back surface of a silicon substrate by drilling a hole in a silicon substrate and embedding a wiring metal therein. The purpose is to provide the wiring. Accordingly, the present invention provides a silicon substrate in which a semiconductor device is formed in an active region and a field oxide film for electrically isolating the semiconductor device from another semiconductor device is provided, the BPSG layer deposited on the field oxide film; A wiring metal layer in electrical contact with the semiconductor device, the wiring metal layer being formed in a hole vertically passing through the silicon substrate (including the field oxide film) and the BPSG layer so as to be connected to the external wiring on the back surface of the silicon substrate; An insulating oxide film formed between the wiring metal layer and the silicon substrate penetrating the holes of the silicon substrate; It is formed with a passivation layer and a photoresist layer deposited on the resultant. According to the present invention as described above, the bonding pad for the electrical connection with the external wiring may be formed on the back surface of the silicon substrate by a hole penetrating through the silicon substrate (or wafer) on which the semiconductor device is formed.
Description
제1도는 종래 반도체 소자의 전극배선을 도시한 단면도로서,1 is a cross-sectional view showing electrode wiring of a conventional semiconductor device.
(a)도는 단층 전극배선을 도시한 단면도.(a) is sectional drawing which shows single-layer electrode wiring.
(b)도는 2층 전극배선을 도시한 단면도.(b) is sectional drawing which shows two-layer electrode wiring.
제2도는 본 발명에 따른 반도체 소자의 전극배선을 도시한 단면도로서,2 is a cross-sectional view showing the electrode wiring of the semiconductor device according to the present invention,
(a)도는 단층 전극배선을 도시한 단면도.(a) is sectional drawing which shows single-layer electrode wiring.
(b)도는 2층 전극배선을 도시한 단면도.(b) is sectional drawing which shows two-layer electrode wiring.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
21 : 실리콘 기판 22 : 필드 산화막21 silicon substrate 22 field oxide film
23 : 인-붕소유리층(BPSG) 24 : 제1배선금속층23: phosphorus-boron glass layer (BPSG) 24: the first wiring metal layer
25 : 층간 절연막 26 : 제2배선금속층25 interlayer insulating film 26 second wiring metal layer
27 : 패시베이션층 28 : 포토레지스트층27 passivation layer 28 photoresist layer
29 : 절연산화막29: insulating oxide film
본 발명은 반도체소자(또는 집적 회로)의 전극배선에 관한 것으로, 특히 실리콘 기판에 구멍(Hole)을 뚫고 이에 배선금속을 내장함으로써 본딩패드를 실리콘 기판의 배면에 형성할 수 있도록 한 반도체소자의 전극배선에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to electrode wiring of a semiconductor device (or integrated circuit). In particular, an electrode of a semiconductor device in which a bonding pad can be formed on the back surface of a silicon substrate by drilling a hole in a silicon substrate and embedding a wiring metal therein. It is about wiring.
종래 기술에 따른 반도체소자의 전극배선은 웨이퍼공정을 통하여 실리콘 기판에 각종 소자가 형성한 후, 배선공정을 통하여 상기 소자가 형성된 실리콘 기판위에 형성하는데, 상기 배선금속 및 그 주변구성요소를 살펴보면 다음과 같다.Electrode wiring of a semiconductor device according to the prior art is formed on a silicon substrate through the wafer process after forming a variety of elements on the silicon substrate through a wafer process, the wiring metal and its peripheral components will be described as follows. same.
상기 실리콘 기판위에 형성된 각종 소자와 이후에 형성될 배선금속을 전기적으로 절연할 뿐만 아니라 표면을 평탄화하기 위하여 순차적으로 증착된 소정의 절연층(또는 '필드 산화막' ;이하 같다) 및 평탄화층과, 그 위에 소정의 금속을 증착한 후 패터닝하여 형성한 배선금속패턴과, 상기 배선금속층의 절연과 기타 패시베이션(Passivation) 및 평탄화를 위하여 상기 결과물위에 형성된 소정의 패시베이션층 및 포토레지스트층을 구비하여 이루어진다.A predetermined insulating layer (or 'field oxide film'; and the like) and a planarization layer sequentially deposited to not only electrically insulate the various elements formed on the silicon substrate and the wiring metal to be formed later, but also planarize the surface thereof; A wiring metal pattern formed by depositing a predetermined metal on the substrate and patterning the same, and a predetermined passivation layer and a photoresist layer formed on the resultant for insulation, other passivation, and planarization of the wiring metal layer.
이때, 상기 실리콘 기판위의 각종 소자와 배선금속층의 전기적 접촉은 절연층과 관통하는 콘택트홀에 배선금속을 내장함으로써 형성한다.At this time, the electrical contact between the various elements on the silicon substrate and the wiring metal layer is formed by embedding the wiring metal in the contact hole penetrating the insulating layer.
한편, 반도체소자의 고집적화에 따라 전극배선은 단층에서 다층 구조로 형성되는 추세에 있다. 이에 따라, 상기에서 설명한 배선금속층위에 제2배선금속층을 형성하게 된다. 즉, 상기 배선금속층위에 증착된 층간 절연막과, 그 위에 형성된 제2배선금속층을 포함하여 이루어진다.On the other hand, with high integration of semiconductor devices, electrode wiring has a tendency to form a multi-layer structure in a single layer. Accordingly, the second wiring metal layer is formed on the wiring metal layer described above. That is, it comprises an interlayer insulating film deposited on the wiring metal layer, and a second wiring metal layer formed thereon.
상기와 같이 구성된 반도체 소자는 이후에 외부전극과 연결하기 위하여 그 위에 본딩패드가 형성되는데, 상기 전극배선이 형성된 결과물 위의 패시베이션층과 포토레지스트층을 패터닝하여 본딩패드창을 형성하여 이에 본딩패드를 형성한다.In the semiconductor device configured as described above, a bonding pad is formed thereon in order to connect with an external electrode, and a bonding pad window is formed by patterning a passivation layer and a photoresist layer on the resultant electrode wiring. Form.
이하, 종래의 전극배선 기술에 대하여 첨부한 도면을 참조하여 설명하면 다음과 같다.Hereinafter, the conventional electrode wiring technology will be described with reference to the accompanying drawings.
제1도의 (a)의 종래 반도체 소자의 단층 전극배선을 도시한 단면도로서, 이에 도시한 바와 같이 반도체 소자(생략되었음)가 형성된 실리콘 기판(11)과, 그 위에 순차적으로 증착된 절연층(12) 및 인-붕소유리층(Boro Phosphosilicate Glass; 이하 'BPSG'라 한다)(13)과; 상기 BPSG층(13)위에 형성된 것으로 그 BPSG층(13)과 제1절연막(12)을 관통하는 콘택트홀(미도시)을 통하여 실리콘 기판(11)과 전기적으로 연결된 배선금속층(14)과; 상기 결과물위에 순차적으로 증착된 후, 배선금속층(14)과 외부배선을 전기적으로 연결하기 위한 본딩패드창이 형성된 패시베이션층(17) 및 포토레지스트층(18)을 구비하여 구성되었다.FIG. 1A is a cross-sectional view showing a single-layer electrode wiring of a conventional semiconductor device, as shown in FIG. 1, in which a silicon substrate 11 having a semiconductor element (not shown) is formed, and an insulating layer 12 deposited thereon sequentially. ) And Phosphorus-Boron Phosphosilicate Glass (hereinafter referred to as 'BPSG') 13; A wiring metal layer 14 formed on the BPSG layer 13 and electrically connected to the silicon substrate 11 through a contact hole (not shown) passing through the BPSG layer 13 and the first insulating layer 12; After being sequentially deposited on the resultant material, the passivation layer 17 and the photoresist layer 18 having a bonding pad window for electrically connecting the wiring metal layer 14 and the external wiring were formed.
한편, 제1도의 (b)의 종래 반도체 소자의 2층 전극배선을 도시한 단면도로서, 이에 도시한 바와 같이 반도체 소자가 형성된 실리콘 기판(11)과, 그 위에 순차적으로 증착된 절연막(12) 및 BPSG층(13)과; 상기 BPSG층(13)위에 형성된 것으로, 그 BPSG층(13)과 절연막(12)을 관통하는 콘택트홀(미도시)을 통하여 실리콘 기판(11)과 전기적으로 연결된 제1배선금속층(14)과; 상기 제1배선금속층(14)위에 증착된 후, 상기 제1배선금속층(14)과 그 위에 형성될 제2배선금속층(16)을 전기적으로 연결하기 위한 층간 콘택트홀이 형성된 층간 절연막(15)과; 상기 결과물을 (11,12,13,14,15)위에 형성된 것으로 상기 층간 절연층(15)의 층간 콘택트홀을 통하여 제1배선금속(14)과 전기적으로 연결된 제2배선금속층(16)과; 상기 결과물위에 순차적으로 증착된 후, 제2배선금속층(14)과 외부배선을 전기적으로 연결하기 위한 본딩패드창이 형성된 패시베이션층(17) 및 포토레지스트층(18)을 구비하여 구성되었다.On the other hand, a cross-sectional view showing the two-layer electrode wiring of the conventional semiconductor device of Figure 1 (b), as shown therein, the silicon substrate 11 having the semiconductor device formed thereon, the insulating film 12 deposited sequentially thereon and A BPSG layer 13; A first wiring metal layer 14 formed on the BPSG layer 13 and electrically connected to the silicon substrate 11 through a contact hole (not shown) passing through the BPSG layer 13 and the insulating film 12; An interlayer insulating layer 15 having an interlayer contact hole for electrically connecting the first wiring metal layer 14 and the second wiring metal layer 16 to be formed thereon after being deposited on the first wiring metal layer 14; ; A second wiring metal layer (16) formed on the (11, 12, 13, 14, 15) and electrically connected to the first wiring metal (14) through the interlayer contact hole of the interlayer insulating layer (15); After being sequentially deposited on the resultant material, the passivation layer 17 and the photoresist layer 18 having a bonding pad window for electrically connecting the second wiring metal layer 14 and the external wiring were formed.
이와 같은 종래 기술에 따른 반도체 소자의 전극배선을 외부배선과 전기적 연결을 위하여 본딩패드를 형성하여야 하는데, 최상층 배선금속층과 연결되도록 패시베이션층과 포토레지스트층을 선택적으로 식각하여 본딩패드창을 형성한다.Bonding pads should be formed to electrically connect the electrode wirings of the semiconductor device according to the related art with external wirings, and the passivation layer and the photoresist layer are selectively etched to be connected to the uppermost wiring metal layer to form a bonding pad window.
이에 따라, 종래의 반도체 소자는 전극배선이 점유하는 점유율이 증가하여 그 치수가 증가하는 단점이 있었다.Accordingly, the conventional semiconductor device has a disadvantage in that the occupancy of the electrode wiring increases and its dimensions increase.
이에 따라 본 발명은 상기와 같은 종래의 단점을 감안하여 창안한 것으로, 실리콘 기판을 관통하는 구멍을 뚫어 외부배선과 연결하기 위한 본딩패드를 실리콘 기판의 배면에 형성하도록 한 반도체 소자의 전극배선을 제공함에 그 목적이 있다.Accordingly, the present invention has been made in view of the above-described disadvantages, and provides an electrode wiring of a semiconductor device in which a bonding pad is formed on the back surface of the silicon substrate to form a bonding pad for connecting with an external wiring through a hole penetrating the silicon substrate. Has its purpose.
상기와 같은 목적을 달성하기 위하여 본 발명에 따른 반도체 소자의 전극배선은 액티브 영역에 반도체 소자가 형성되고, 그 반도체 소자를 이웃하는 다른 반도체 소자와 전기적으로 격리하기 위한 필드 산화막이 형성된 실리콘 기판에 대하여, 상기 필드 산화막위에 증착된 BPSG층과; 상기 반도체 소자와 전기적으로 접촉한 것으로, 실리콘 기판(필드산화막 포함) 및 BPSG층을 수직으로 관통하는 구멍에 내장되어 실리콘 기판의 배면에서 외부배선과 연결될 수 있도록 형성된 배선금속층과; 실리콘 기판의 구멍을 관통하는 상기 배선금속층과 실리콘 기판 사이에 형성된 절연산화막과; 상기 결과물위에 증착된 패시베이션층과; 상기 패시베이션층위에 형성된 포토레지스트층을 구비하여 형성된 것을 특징으로 한다.In order to achieve the above object, an electrode wiring of a semiconductor device according to the present invention is a silicon substrate in which a semiconductor device is formed in an active region and a field oxide film is formed to electrically isolate the semiconductor device from another neighboring semiconductor device. A BPSG layer deposited on the field oxide film; A wiring metal layer in electrical contact with the semiconductor device, the wiring metal layer being formed in a hole vertically passing through the silicon substrate (including the field oxide film) and the BPSG layer so as to be connected to the external wiring on the back surface of the silicon substrate; An insulating oxide film formed between the wiring metal layer and the silicon substrate penetrating the holes of the silicon substrate; A passivation layer deposited on the resultant material; And a photoresist layer formed on the passivation layer.
한편, 상기와 같은 본 발명에 따른 반도체 소자의 전극배선 기술은 2층 이상의 다층전극배선에도 동일하게 적용된다. 즉, 반도체 소자가 2층 이상의 다층전극배선으로 형성된 경우에도 실리콘 기판에 구멍을 뚫고 그 구멍에 배선금속을 내장함으로써, 상기 다층전극배선의 본딩패드가 실리콘 기판의 배면에 배치하도록 한다.On the other hand, the electrode wiring technology of the semiconductor device according to the present invention as described above is equally applied to multilayer electrode wiring of two or more layers. That is, even when the semiconductor device is formed of two or more multilayer electrode wirings, a hole is formed in the silicon substrate and the wiring metal is embedded in the hole so that the bonding pad of the multilayer electrode wiring is disposed on the back surface of the silicon substrate.
이하, 본 발명에 따른 바람직한 실시예를 첨부한 제2도의 (a)와 (b)를 참조하여 상세히 설명하면 다음과 같다.Hereinafter, with reference to (a) and (b) of Figure 2 attached to a preferred embodiment of the present invention will be described in detail.
먼저, 제2도의 (a)는 반도체 소자의 단층 전극배선을 도시한 단면도로서, 이에 도시된 바와 같이 액티브 영역에 반도체 소자(생략되었음)가 형성되고, 그 반도체 소자를 이웃하는 다른 반도체 소자와 전기적으로 격리하기 위한 필드 산화막(22)이 형성된 실리콘 기판(21)에 대하여, 상기 필드 산화막(22)위에 증착된 BPSG층(23)과; 상기 반도체 소자와 전기적으로 접촉한 것으로, 실리콘 기판(21)과 필드산화막(22) 및 BPSG층(23)을 수직으로 관통하는 구멍에 내장되어 실리콘 기판(21)의 배면에서 외부배선과 연결될 수 있도록 형성된 배선금속층(24)과; 실리콘 기판(21)의 구멍을 관통하는 상기 배선금속층(24)과 실리콘 기판(21) 사이에 형성된 절연산화막(SiO2)(29)과; 상기 결과물(21,22,23,24,29)위에 증착된 패시베이션층(27)과; 상기 패시베이션층(27)위에 형성된 포토레지스트층(28)을 구비하여 전극배선을 형성한다.First, (a) of FIG. 2 is a cross sectional view showing a single-layer electrode wiring of a semiconductor device. As shown therein, a semiconductor device (not shown) is formed in an active region, and the semiconductor device is electrically connected with other neighboring semiconductor devices. A silicon substrate (21) having a field oxide film (22) formed thereon for isolation, a BPSG layer (23) deposited on the field oxide film (22); In electrical contact with the semiconductor device, the silicon substrate 21, the field oxide film 22, and the BPSG layer 23 are vertically penetrated so that they can be connected to the external wiring on the back surface of the silicon substrate 21. A formed wiring metal layer 24; An insulating oxide film (SiO 2 ) 29 formed between the wiring metal layer 24 and the silicon substrate 21 passing through the hole of the silicon substrate 21; A passivation layer (27) deposited on the resultant (21, 22, 23, 24, 29); An electrode wiring is formed by providing a photoresist layer 28 formed on the passivation layer 27.
한편, 제2도의 (b)는 본 발명에 따른 반도체 소자의 2층 전극배선을 도시한 단면도로서, 이에 도시한 바와 같이 상기 단층 전극배선을 형성하는 구성요소를 포함하여 그 BPSG층(23)위에 증착된 것으로, 상하층에 있는 각각의 전극배선(24,26)을 전기적으로 연결하는 콘택트홀이 형성된 층간 절연막(25)과; 상기 층간 절연막(25)위에 형성된 것으로, 콘택트홀을 통하여 제1배선금속층(24)과 연결되어 다층전극배선을 형성하는 제2배선금속층(26)을 추가하여 형성된다.FIG. 2B is a cross-sectional view showing the two-layer electrode wiring of the semiconductor device according to the present invention, including the components forming the single-layer electrode wiring as shown thereon, on the BPSG layer 23. An interlayer insulating film 25 formed by depositing contact holes for electrically connecting the respective electrode wirings 24 and 26 in the upper and lower layers; The second wiring metal layer 26 is formed on the interlayer insulating layer 25 and is connected to the first wiring metal layer 24 through a contact hole to form a multilayer electrode wiring.
따라서, 상기 2층 전극배선은 액티브 영역에 반도체 소자(생략되었음)가 형성되고, 그 반도체 소자를 이웃하는 다른 반도체 소자와 전기적으로 격리하기 위한 필드 산화막(22)이 형성된 실리콘 기판(21)에 대하여, 상기 필드 산화막(22)위에 증착된 BPSG층(23)과; 상기 반도체 소자와 전기적으로 접촉한 것으로, 실리콘 기판(21)과 필드산화막(22) 및 BPSG층(23)을 수직으로 관통하는 구멍에 내장되어 실리콘 기판(21)의 배면에서 외부배선과 연결될 수 있도록 형성된 제1배선금속층(24)과; 실리콘 기판(21)의 구멍을 관통하는 상기 제1배선금속층(24)과 실리콘 기판(21) 사이에 형성된 절연산화막(SiO2)(29)과; 상기 결과물(21,22,23,24,29)위에 증착된 것으로, 상하층에 있는 각각의 배선금속층(24,26)을 전기적으로 연결하는 콘택트홀이 형성된 층간 절연막(25)과, 상기 층간 절연막(25)위에 형성된 것으로, 콘택트홀을 통하여 제1배선금속층(24)과 연결되어 다층전극배선을 형성하는 제2배선금속층(26)과; 상기 결과물위에 형성된 패시베이션층(27)과; 상기 패시베이션층(27)위에 형성된 포토레지스트층(28)을 구비하여 다층전극배선을 형성한다.Accordingly, in the two-layer electrode wiring, a semiconductor element (not shown) is formed in an active region, and a silicon substrate 21 having a field oxide film 22 for electrically isolating the semiconductor element from another neighboring semiconductor element is formed. A BPSG layer 23 deposited on the field oxide film 22; In electrical contact with the semiconductor device, the silicon substrate 21, the field oxide film 22, and the BPSG layer 23 are vertically penetrated so that they can be connected to the external wiring on the back surface of the silicon substrate 21. A first wiring metal layer 24 formed; An insulating oxide film (SiO 2) 29 formed between the first wiring metal layer 24 and the silicon substrate 21 penetrating the holes of the silicon substrate 21; An interlayer insulating film 25 deposited on the resultant layers 21, 22, 23, 24, and 29 and having contact holes for electrically connecting the wiring metal layers 24 and 26 in the upper and lower layers, and the interlayer insulating film. A second wiring metal layer 26 formed on the second wiring 25 and connected to the first wiring metal layer 24 through a contact hole to form a multilayer electrode wiring; A passivation layer 27 formed on the resultant material; The photoresist layer 28 formed on the passivation layer 27 is provided to form a multilayer electrode wiring.
상술한 바와 같이 본 발명은 반도체 소자가 형성된 실리콘 기판(또는 웨이퍼)을 관통하는 구멍을 형성한 후, 그 구멍에 배선금속층을 내장함으로써, 외부배선과 전기적 연결을 위한 본딩패드를 실리콘 기판의 배면에 형성할 수 있게 된다.As described above, the present invention forms a hole that penetrates the silicon substrate (or wafer) on which the semiconductor element is formed, and then embeds a wiring metal layer in the hole, thereby bonding a bonding pad for external connection with the back surface of the silicon substrate. It can be formed.
따라서, 반도체 소자에 형성되는 전극배선의 점유면적을 축소할 수 있게 되어 상기 반도체 소자를 미세하게 만들 수 있는 효과가 발생한다.Therefore, the area of the electrode wirings formed in the semiconductor device can be reduced, thereby producing an effect of making the semiconductor device fine.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950050637A KR0167291B1 (en) | 1995-12-15 | 1995-12-15 | Electrode wire of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950050637A KR0167291B1 (en) | 1995-12-15 | 1995-12-15 | Electrode wire of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970052251A KR970052251A (en) | 1997-07-29 |
| KR0167291B1 true KR0167291B1 (en) | 1999-02-01 |
Family
ID=19440558
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950050637A KR0167291B1 (en) | 1995-12-15 | 1995-12-15 | Electrode wire of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0167291B1 (en) |
-
1995
- 1995-12-15 KR KR1019950050637A patent/KR0167291B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970052251A (en) | 1997-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6921714B2 (en) | Method for manufacturing a semiconductor device | |
| US6163075A (en) | Multilayer wiring structure and semiconductor device having the same, and manufacturing method therefor | |
| KR100276191B1 (en) | Semiconductor device and method of manufacturing the same | |
| US5834365A (en) | Method of forming a bonding pad | |
| JPH04174541A (en) | Semiconductor integrated circuit and its manufacture | |
| US5055906A (en) | Semiconductor device having a composite insulating interlayer | |
| JPWO2005096364A1 (en) | Semiconductor device and manufacturing method thereof | |
| KR100248135B1 (en) | Multilevel interconnection structure for integrated circuits and method of producing same | |
| KR19990052264A (en) | Semiconductor device with multi-layer pad and manufacturing method thereof | |
| KR0167291B1 (en) | Electrode wire of semiconductor device | |
| JP2508831B2 (en) | Semiconductor device | |
| JPH04355951A (en) | Semiconductor device and manufacture thereof | |
| JPH04313256A (en) | Semiconductor integrated circuit device and its manufacture | |
| KR0168164B1 (en) | Method of fabricating semiconductor device | |
| JPH1197530A (en) | Semiconductor device and manufacture therefor | |
| JPH0621235A (en) | Semiconductor device | |
| KR100702120B1 (en) | Bonding PAD of semiconductor device and method for forming the same | |
| KR20020024940A (en) | Metal pad and method for manufacturing the same | |
| JPH0577185B2 (en) | ||
| JPH0758204A (en) | Manufacture of semiconductor device | |
| JPH06125012A (en) | Wiring structure of semiconductor device | |
| JPH06224196A (en) | Semiconductor integrated circuit device | |
| KR20040023311A (en) | Method for forming pad of semiconductor drvice | |
| JPH08316229A (en) | Semiconductor device and its manufacture | |
| JPS60187039A (en) | Multilayer interconnection member |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120823 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20130821 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20140820 Year of fee payment: 17 |
|
| EXPY | Expiration of term |