KR0167270B1 - 엔모스 트랜지스터 제조 방법 - Google Patents
엔모스 트랜지스터 제조 방법 Download PDFInfo
- Publication number
- KR0167270B1 KR0167270B1 KR1019950045520A KR19950045520A KR0167270B1 KR 0167270 B1 KR0167270 B1 KR 0167270B1 KR 1019950045520 A KR1019950045520 A KR 1019950045520A KR 19950045520 A KR19950045520 A KR 19950045520A KR 0167270 B1 KR0167270 B1 KR 0167270B1
- Authority
- KR
- South Korea
- Prior art keywords
- nmos transistor
- forming
- gate
- gate electrode
- insulating film
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 238000000034 method Methods 0.000 title claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 16
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 16
- 239000010703 silicon Substances 0.000 claims abstract description 16
- 150000002500 ions Chemical class 0.000 claims abstract description 9
- 238000000151 deposition Methods 0.000 claims abstract 2
- 238000002955 isolation Methods 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 239000007943 implant Substances 0.000 abstract 1
- 238000001259 photo etching Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 2
- 239000000356 contaminant Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 칩내에 구성되는 2입력 낸드 게이트의 트랜지스터 제조 방법에 관한 것으로, 하나의 엔모스 트랜지스터의 게이트위에 또다른 엔모스 트랜지스터의 게이트를 오버랩함으로써 트랜지스터가 차지하는 레이 아웃 면적을 줄임과 동시에 트랜지스터의 게이트 절연막을 조절하여 문턱전압값을 동일하게 하는데 목적이 있는 것으로, 이러한 목적은 실리콘 기판상에 필드영역과 활성영역을 정의한 후 문턱전압 조정을 위하여 실리콘 기판에 이온을 주입하는 과정과, 그 이온이 주입된 상기 실리콘 기판위에 제1게이트 절연막을 형성한 후 그 위에 제1게이트 전극을 형성함으로써 제1엔모스 트랜지스터를 형성하는 과정과, 상기 제1게이트 전극위에 제2게이트 절연막을 증착한 후 그 위에 상기 제1게이트 전극과 오버랩 되도록 제2게이트 전극을 형성함으로써 제2엔모스 트랜지스터를 형성하는 과정으로 이루어짐으로써 달성되는 것이다.
Description
제1도는 엔모스 트랜지스터가 사용된 낸드 게이트의 상세 회로도.
제2도는 종래의 엔모스 트랜지스터의 제조 공정을 나타낸 도.
제3도는 본 발명 엔모스 트랜지스터의 제조 공정을 나타낸 도.
* 도면의 주요부분에 대한 부호의 설명
1 : 활성 영역 2 : 필드 영역
3 : 실리콘 기판 4, 6 : 게이트 절연막
5, 7 : 게이트 전극
본 발명은 칩내에 구성되는 2입력 낸드 게이트의 트랜지스터 제조 방법에 관한 것으로, 특히 하나의 엔모스 트랜지스터위에 또다른 엔모스 트랜지스터를 오버랩(overlap)함으로써 트랜지스터가 차지하는 레이아웃 면적을 줄임과 동시에 트랜지스터의 문턱전압값을 동일하게 할 수 있는 레이 아웃 면적을 줄인 트랜지스터 제조 방법에 관한 것이다.
일반적으로 칩 내에 구성되는 2입력 낸드 게이트는 제1도에 도시된 바와 같이 2개의 피모스 트랜지스터와 2개의 엔모스 트랜지스터(NM1, NM2)로 구성되며, 이의 제조방법은 제2도 (a)에 도시된 바와 같이 실리콘 기판위에 필드영역(2)과 활성영역(1)을 형성한 후 엔모스 트랜지스터의 문턱전압값을 조절하기 위하여 이온을 상기 실리콘 기판(3)에 주입하여 이온 주입층을 형성하게 되며, (b)에 도시된 바와 같이 이온이 주입된 실리콘 기판(3)에 게이트 절연막(4)과 그 게이트 절연막(4)위에 게이트 전극(5)을 형성하게 된다.
이후, 포토에칭과정을 거쳐 서로 격리된 두 개의 엔모스 트랜지스터(NM1, NM2)를 형성하게 되는 것이다.
그런데, 이렇게 형성된 엔모스 트랜지스터간에는 격리를 위하여 소정의 레이아웃 면적이 필요하게 되며, 제조공정상의 결함 때문에 트랜지스터간의 문턱전압이 서로 다르게 되어 동작점이 서로 다를 수 있으므로 오동작이 발생하는 문제점이 있었다.
따라서, 본 발명은 이러한 문제점을 감안하여 하나의 엔모스 트랜지스터의 게이트위에 또 다른 엔모스 트랜지스터의 게이트를 오버랩(overlap)함으로써 트랜지스터가 차지하는 레이아웃 면적을 줄임과 동시에 트랜지스터의 게이트 절연막을 조절하여 문턱전압값을 동일하게 하는데 목적이 있는 것으로, 이와 같은 목적을 갖는 본 발명을 상세히 설명한다.
본 발명 엔모스 트랜지스터 제조방법은 제3도에 도시한 바와 같이, 실리콘 기판(3)상에 필드영역(2)과 활성영역(1)을 정의한 후 문턱전압 조정을 위하여 실리콘 기판(3)에 이온을 주입하는 과정과, 그 이온이 주입된 상기 실리콘 기판(3)위에 제1게이트 절연막(4)을 형성한 후 그 위에 제1게이트 전극(5)을 형성함으로써 제1엔모스 트랜지스터(NM1)를 형성하는 과정과, 상기 제1게이트 전극(5)위에 제2게이트 절연막(6)을 증착한 후 그 위에 상기 제1게이트 전극(5)과 오버랩 되도록 제2게이트 전극(7)을 형성함으로써 제2엔모스 트랜지스터(NM2)를 형성하는 과정으로 이루어진다.
이와 같이 이루어진 볼 발명을 제3도를 참조하여 상세히 설명한다.
먼저, 제2도 (a)에 도시한 바와 같이 실리콘 기판상(3)에 필드영역(2) 및 활성영역(1)을 정의한 다음 그 실리콘 기판(3)에 엔모스 트랜지스터의 문턱전압값을 설정하기 위하여 이온주입을 진행하게 된다.
이온주입된 실리콘 기판(3)에 제2도 (b)에 도시한 바와 같이 제1게이트 절연막(4)을 증착한 다음 그 위에 제1게이트 전극(5)을 형성하여 포토에칭과정을 시행함으로써 제1엔모스 트랜지스터(NM1)를 형성하게 된다.
이후 상기 활성영역(1)에 잔존하는 오염물질을 세척한 다음 제2도 (c)에 도시한 바와 같이 상기 제1게이트 전극(5)에 제2게이트 절연막(6)을 오버랩(overlap)하여 형성하고, 그 위에 제2게이트 전극(7)을 형성하여 포토에칭과정을 시행함으로써 제2엔모스 트랜지스터(NM2)를 형성하게 되는 것이다.
이때, 두 엔모스 트랜지스터(NM1, NM2)간의 격리는 제2게이트 절연막(7)의 형성시 성장되는 산화막층을 이용하게 되며, 또한 상기 제1, 제2게이트 절연막(4, 6)을 형성하는 과정중에 절연막의 두께를 각각 조절함으로써 제1, 제2 엔모스 트랜지스터(NM1, NM2)의 문턱전압값을 동일하게 조절할 수 있게 된다.
이와 같이 본 발명은 하나의 트랜지스터 위에 또 하나의 트랜지스터를 오버랩하여 형성함으로써 기판상에서의 레이아웃 면적을 줄임과 동시에 게이트 절연막의 두께를 조절함으로써 두 개의 트랜지스터의 문턱전압값을 동일하게 조절할 수 있는 효과가 있게 된다.
Claims (3)
- 실리콘 기판상에 필드영역과 활성영역을 정의한 후 문턱전압 조정을 위하여 실리콘 기판에 이온을 주입하는 과정과, 그 이온이 주입된 상기 실리콘 기판위에 제1게이트 절연막을 형성한 후 그 위에 제1게이트 전극을 형성함으로써 제1엔모스 트랜지스터를 형성하는 과정과, 상기 제1게이트 전극위에 제2게이트 절연막을 증착한 후 그 위에 상기 제1게이트 전극과 오버랩 되도록 제2게이트 전극을 형성함으로써 제2엔모스 트랜지스터를 형성하는 과정으로 이루어진 것을 특징으로 하는 엔모스 트랜지스터 제조 방법.
- 제1항에 있어서, 두 개의 엔모스 트랜지스터간의 격리는 제2게이트 절연막 형성시 성장되는 산화막층을 이용하는 것을 특징으로 하는 엔모스 트랜지스터 제조 방법.
- 제1항에 있어서, 제1게이트 절연막과 제2게이트 절연막의 두께를 조절함으로써 제1엔모스 트랜지스터 및 제2엔모스 트랜지스터의 문턱전압값을 동일하게 하는 것을 특징으로 하는 엔모스 트랜지스터 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950045520A KR0167270B1 (ko) | 1995-11-30 | 1995-11-30 | 엔모스 트랜지스터 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950045520A KR0167270B1 (ko) | 1995-11-30 | 1995-11-30 | 엔모스 트랜지스터 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970030878A KR970030878A (ko) | 1997-06-26 |
| KR0167270B1 true KR0167270B1 (ko) | 1998-12-15 |
Family
ID=19436968
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950045520A KR0167270B1 (ko) | 1995-11-30 | 1995-11-30 | 엔모스 트랜지스터 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0167270B1 (ko) |
-
1995
- 1995-11-30 KR KR1019950045520A patent/KR0167270B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970030878A (ko) | 1997-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5683925A (en) | Manufacturing method for ROM array with minimal band-to-band tunneling | |
| KR100220252B1 (ko) | 반도체 소자의 제조방법 | |
| US20080090364A1 (en) | Semiconductor device and its manufacture method | |
| JP2000156500A (ja) | ドレイン延長部を有する非対称ｍｏｓチャネル構造およびその製造方法 | |
| US5989949A (en) | Method of manufacturing a complementary metal-oxide semiconductor device | |
| US6730555B2 (en) | Transistors having selectively doped channel regions | |
| US20050079674A1 (en) | Multi-level gate SONOS flash memory device with high voltage oxide and method for the fabrication thereof | |
| JP2001351989A (ja) | 半導体装置の製造方法 | |
| JPH05251555A (ja) | Ｍｏｓ型集積回路の製造方法 | |
| JPH06188364A (ja) | Ｃｍｏｓ型集積回路のキャパシタ | |
| JP2000216268A (ja) | 半導体装置の製造方法 | |
| KR0167270B1 (ko) | 엔모스 트랜지스터 제조 방법 | |
| US6248619B1 (en) | Method of manufacturing a semiconductor device | |
| US6927151B2 (en) | Method of manufacturing semiconductor device | |
| KR0149256B1 (ko) | 씨모스 트랜지스터 제조방법 | |
| JP2806234B2 (ja) | 半導体装置及びその製造方法 | |
| US6645817B2 (en) | Method of manufacturing a semiconductor device comprising MOS-transistors having gate oxides of different thicknesses | |
| US6284607B1 (en) | Method of making high-voltage HV transistors with drain extension in a CMOS process of the dual gate type with silicide | |
| KR100598033B1 (ko) | 반도체 소자의 듀얼 게이트 산화막 형성 방법 | |
| KR960000519B1 (ko) | 비대칭 사이드 월 스페이서 형성 방법 | |
| JP2860483B2 (ja) | 半導体装置の製造方法 | |
| JPH08330549A (ja) | 半導体装置の製造方法 | |
| JPH01239878A (ja) | 半導体記憶装置及びその製造方法 | |
| KR20000056314A (ko) | 오피씨를 선택적으로 이용하는 시모스 트랜지스터의 제조방법 | |
| JPS6260254A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090828 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |