KR0165506B1 - 동화상 복호기에서 디.시 인트라 계수복호화장치 및 그 방법 - Google Patents

동화상 복호기에서 디.시 인트라 계수복호화장치 및 그 방법 Download PDF

Info

Publication number
KR0165506B1
KR0165506B1 KR1019950000848A KR19950000848A KR0165506B1 KR 0165506 B1 KR0165506 B1 KR 0165506B1 KR 1019950000848 A KR1019950000848 A KR 1019950000848A KR 19950000848 A KR19950000848 A KR 19950000848A KR 0165506 B1 KR0165506 B1 KR 0165506B1
Authority
KR
South Korea
Prior art keywords
value
signal
bits
intra
reset
Prior art date
Application number
KR1019950000848A
Other languages
English (en)
Other versions
KR960030688A (ko
Inventor
김제원
이성원
정기호
박재현
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950000848A priority Critical patent/KR0165506B1/ko
Publication of KR960030688A publication Critical patent/KR960030688A/ko
Application granted granted Critical
Publication of KR0165506B1 publication Critical patent/KR0165506B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/134—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or criterion affecting or controlling the adaptive coding
    • H04N19/157—Assigned coding mode, i.e. the coding mode being predefined or preselected to be further used for selection of another element or parameter
    • H04N19/159—Prediction type, e.g. intra-frame, inter-frame or bidirectional frame prediction
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/124—Quantisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/13—Adaptive entropy coding, e.g. adaptive variable length coding [AVLC] or context adaptive binary arithmetic coding [CABAC]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/184—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being bits, e.g. of the compressed video stream

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

본 발명은 동화상 복호기에서 디.시.(DC)인트라 계수복호화장치 및 그 방법을 공개한다. 동화상 복호화기의 가변장 복호화부에서, DC인트라 계수를 복호화하는 이 장치는, 차분 펄스 코드 변조방식으로 부호화된 DC인트라 계수의 차값을 나타내는 제1신호의 최상위비트를 반전하고, 반전된 비트를 부호비트로서 발생하는 반전수단과, 제1신호의 유효비트 수를 나타내는 제2신호에 상응하여 제1신호를 우로 이동하고, 이동된 만큼의 나머지 비트를 상기 부호비트로 채우는 우정렬수단과, 부호비트를 입력하여 제3신호를 발생하는 신호발생수단과, 제1제어신호에 응답하여 DC계수의 리셋값인 DC리셋값을 결정하는 리셋수단과, 이전 블록의 DC값을 저장하거나, 결정된 DC리셋값을 저장하는 저장수단과, 우정렬수단의 출력과 저장수단의 출력을 제3신호에 상응하여 가감산하고, 가감산된 결과를 현재 블록의 DC값으로서 출력하는 가감산수단과, 제2제어신호에 응답하여 DC 리셋값과, 현재 블록의 DC값들 중에서 하나를 선택하고, 선택된 값을 저장수단으로 출력하는 선택수단 및 제3제어신호에 응답하여 가감산수단에서 출력되는 DC값의 비트수를 결정하여 역양자화부로 공급하는 비트이동수단을 구비하는 것을 특징으로 한다.

Description

동화상 복호기에서 디.시.(DC)인트라 계수복호화장치 및 그 방법
제1도는 본 발명에 의한 DC인트라 계수복호화장치의 블록도이다.
제2도는 제1도에 도시된 본 발명에 의한 DC인트라 계수복호화장치의 바람직한 일실시예를 나타내는 도면이다.
제3도는 제1도에 도시된 장치에서 수행되는 본 발명에 의한 동화상 복호기에서 DC인트라 계수복호화방법을 설명하기 위한 플로우차트이다.
본 발명은 동화상 복호기에 관한 것으로, 특히 가변장 복호화부의 디.시.(이하 DC) 인트라 복호화장치 및 복호화 방법에 관한 것이다.
동화상 전문가 그룹(MPEG ; Moving Picture Expert Group 이하 MPEG)2의 비디오 규격의 국제 표준안은 1994년 4월에 발표된 동화상 압축 및 복원에 관한 규격으로서, 여러 관계자들이 규격의 실제적 구현을 위해서 노력하고 있다. 디지털 영상신호의 압축은 디지털 영상 데이터의 전송 및 디지털 기억장치 등의 여러 응용분야에서 그 수요가 증가하고 있다.
동화상 부호화장치에서의 디지털 영상신호의 압축과정은 다음과 같다.
압축될 데이터는 시간적 중복성을 줄이기 위한 움직임 예측(Motion Compensation)과 공간적 연관성을 줄이기 위한 8×8크기의 이산 코사인 변환(DCT : Discret Cosine Tranform 이하 DCT)된 후에 양자화부에 입력된다. 양자화부는 실수로 된 DC 및 에이.시.(이하 AC) 계수들로 구성된 DCT블럭의 계수를 정수로 변환시켜 가변장 부호화(VLC : Variable Length Coding 이하 VLC)용 입력으로 사용할 수 있게 하고, 8×8크기의 양자화행렬을 사용하여 고주파쪽의 DCT계수를 '0'으로 만들어 주어 데이터 압축을 수행한다. 양자화후에 데이터는 VLC 및 런-길이-부호화(RLC : Run-Length-Coding)를 거쳐 출력된다.
이 때 양자화행렬의 구성을 사람의 시각특성상 민감한 부분에 가중치를 두어 보다 나은 화면을 얻는 손실있는 압축(Lossy Coding)과정으로 한다.
한편, 동화상부호기에서 압축된 디지털 데이터는 가변장복호부와 역양자화부와 역DCT과정을 거쳐서 원래의 아날로그 신호로 복원된다.
본 발명의 목적은 동화상 MPEG2로 압축된 디지털 데이터의 DC 인트라 계수를 복호화하는 동화상 복호기에서 DC인트라 계수복호화장치를 제공하는데 있다.
본 발명의 다른 목적은 상기 동화상 복호기에서 DC인트라 계수복호화방법을 제공하는데 있다.
상기 목적을 달성하기 위하여, 역 양자화부를 갖는 동화상 복호화기의 가변장 복호화부에서, DC인트라 계수를 복호화하는 본 발명에 의한 DC인트라 계수 복호화 장치는, 차분 펄스 코드 변조방식으로 부호화된 DC인트라 계수의 차값을 나타내는 제1신호의 최상위비트를 반전하고, 반전된 비트를 부호비트로서 발생하는 반전수단과, 상기 제1신호의 유효비트 수를 나타내는 제2신호에 상응하여 상기 제1신호를 우로 이동하고, 이동된 만큼의 나머지 비트를 상기 부호비트로 채우는 우정렬수단과, 상기 부호비트를 입력하여 제3신호를 발생하는 신호발생수단과, 제1제어신호에 응답하여 상기 DC계수의 리셋값인 DC리셋값을 결정하는 리셋수단과, 이전 블록의 DC값을 저장하거나, 결정된 상기 DC리셋값을 저장하는 저장수단과, 상기 우정렬수단의 출력과 상기 저장수단의 출력을 상기 제3신호에 상응하여 가감산하고, 가감산된 결과를 현재 블록의 DC값으로서 출력하는 가감산수단과, 제2제어신호에 응답하여 상기 DC 리셋값과, 상기 현재 블록의 DC값들 중에서 하나를 선택하고, 선택된 값을 상기 저장수단으로 출력하는 선택수단 및 제3제어신호에 응답하여 상기 가감산수단에서 출력되는 DC값의 비트수를 결정하여 상기 역양자화부로 공급하는 비트이동수단으로 구성되는 것이 바람직하다.
상기 다른 목적을 달성하기 위하여, 동화상 복호기의 가변장 복호화부의 DC인트라 계수를 복호화하는 장치에서 수행되는 본 발명에 의한 DC인트라 계수 복호화 방법은, 차분 펄스 코드 변조방식으로 부호화된 DC인트라 계수들의 차값을 나타내는 차신호를 상기 차 신호의 유효 비트수만큼 이동하고, 이동된 만큼의 나머지 비트를 상기 차 신호의 최상위 비트의 반전된 값으로 채워, 상기 차 신호를 우 정렬하는 우 정렬 단계와, 상기 최상위비트가 제1 논리 레벨인가를 판단하는 판단단계와, 상기 최상위 비트가 상기 제1 논리 레벨이면, 상기 우정렬된 차신호에 상기 제1 논리 레벨과 상보형인 제2 논리 레벨을 가산하는 제1가산단계와, 상기 제1가산단계의 결과에 이전 블록의 DC값을 가산하여 현재 블록의 DC값을 구하는 제2가산단계 및 상기 최상위 비트가 상기 제1논리 레벨이 아니면, 상기 우 정렬된 차신호에 상기 이전 블록의 DC값을 가산하여 상기 현재 블록의 DC값을 구하는 제3가산단계로 이루어지는 것이 바람직하다.
매크로블럭은 16 × 16 픽셀(Pixel)로 구성되어 있으며, 매크로블럭은 4ː2ː0 신호의 경우, 4개의 흑백신호 DCT블럭과 2개의 색신호 DCT블럭으로 구성되어 있다. 매크로블럭이 인트라(intra)로 부호화되었을 경우, 각 블록의 첫 번째 계수는 DCT결과 DC값을 갖는다. 본 발명에서는 DPCM방식으로 부호화되어 입력된 DC값을 받아 복호화한다.
DC인트라 계수에 대해서는 비디오 DIS(Draft Internation Standard) 13818-2에 기본적인 식이 표현되어 있으며, 그의 실제적 구현은 응용하는 기술에 따라 달라질 수 있다.
MPEG2에서 DC게수의 복호화를 위해서는 DCT계수값과 그 계수값의 유효비트수가 입력되며 DCT계수값은 1~11비트로 그 유효비트수가 가변되어 들어온다.
제1도는 본 발명에 의한 DC인트라 계수 복호화장치의 블록도로서, DPCM방식으로 부호화된 DC인트라 계수의 차값을 나타내는 제1신호의 최상위비트를 반전하여 부호비트를 발생하는 반전부(200), 제1신호의 유효비트수를 나타내는 제2신호를 입력하여 제1신호를 우로 이동하고, 이동된 만큼의 나머지 비트를 부호비트로 채우는 우정렬부(202), 부호비트를 입력하여 제3신호를 발생하는 신호발생부(204), 제1제어신호에 응답하여 DC계수의 리셋값을 결정하는 리셋부(206), 이전 블록의 DC값을 저장하거나, 결정된 리셋값을 저장하는 저장부(208), 우정렬부(202)와 저장부(208)의 출력을 제3신호에 따라 가감산하여 현재 블럭의 DC값을 출력하는 가감산부(210), 제2제어신호에 응답하여 리셋부(206)와 가감산부(210)의 출력들중 하나를 선택적으로 저장부(208)로 출력하는 선택부(212) 및 제3제어신호에 응답하여 가감산부(210)의 출력인 DC값의 비트수를 결정하여 역양자화부(미도시)로 공급하는 비트이동부(214)로 구성된다.
제2도는 제1도에 도시된 본 발명에 의한 DC인트라 계수 복호화장치의 바람직한 일실시예를 나타내는 도면으로서, DPCM방식으로 부호화된 DC인트라 계수들의 차값을 나타내는 제1신호의 최상위비트를 반전하여 부호비트를 출력하는 인버터(400), 제1신호의 유효비트수를 나타내는 제2신호를 입력하여 제1신호를 우정렬하고, 정렬된 만큼의 비트를 부호비트로 채우는 우정렬부(402), 인버터(400)의 출력을 가산기(410)로 전달하는 버퍼(404), 제1제어신호에 제어되어 DC계수의 리셋값을 결정하는 리셋부(406), DC값이나 결정된 리셋값을 저장하는 DC예측값 저장부(408), DC예측값 저장부(408)에 저장된 값과 버퍼(404)의 출력과 우정렬부(402)의 출력을 가산하여 DC값을 출력하는 가산기(410), 제2제어신호에 응답하여 가산기(410)의 출력과 리셋부(406)의 출력들중 하나를 선택적으로 DC예측값 저장부(408)로 출력하는 스위치(412) 및 제3제어신호에 응답하여 가산기(410)로부터 출력되는 신호의 비트수를 결정하는 좌이동부(414)로 구성된다.
제3도는 제1도에 도시된 장치에서 수행되는 본 발명에 의한 동화상 복호기에서 DC인트라 계수복호화방법을 설명하기 위한 플로우차트이다.
이하, 본 발명에 의한 동화상 복호기에서 DC인트라 계수복호화장치 및 그 복호화 방법을 도면 제1, 제2 및 제3도를 참조하여 다음과 같이 상세히 설명한다.
동화상 부호기(미도시)에서 보내진 비트스트림은 가변장 복호부에서 DC계수값들의 차를 표시하고, 1~11비트로 유효비트가 가변되어 좌정렬되어 있는 계수값 A(또는, 제1 신호) 및 계수값 A의 유효비트수를 나타나는 B(또는, 제2 신호)로 분리된다. 이 때, 제1도에 도시된 본 발명에 의한 DC인트라 계수복호화장치는 입력단자 IN1으로 A를 입력하고, 입력단자 IN2로 B를 각각 입력한다.
제1도에 도시된 반전부(200)는 입력신호 A의 유효비트중 최상위비트(MSB)(aM)인 A의 최좌측신호를 반전하고, 반전된 신호를 A의 부호비트로서 우정렬부(202) 및 신호 발생부(204)로 출력한다. 우정렬부(202)는 신호 A, B 및 반전부(200)로부터 출력되는 부호 비트를 입력하고, (11-B) 만큼 계수값 A를 우로 이동하여 우정렬하며, 유효비트이외의 나머지 비트 (11-B)를 부호비트로 채운다. 신호발생부(204)는 반전부(200)로부터 출력되는 부호 비트를 제3 신호로서 출력한다. 즉, A의 부호가 양일 경우에는 '0'의 제3 신호가 출력되고, A의 부호가 음일 경우에는 '1'의 제3 신호가 출력되며, 가감산부(210)는 제3 신호의 값에 따라 저장부(208)에 저장되어 있던 DC값과 우정렬부(202)의 출력을 가산 또는 감산한다. 한편, 저장부(208)는 이전 블록의 DC값 또는 리셋부(206)에서 결정된 DC값을 저장한다.
입력단자 IN3으로 입려되는 제1 제어신호에 응답하여 리셋부(206)는 DC계수의 리셋 DC값을 결정한다. 여기서, 제1 제어 신호는 동화상 부호기에서 부호화시에 결정된 DC값의 비트수(8~11비트)에 대한 파라미터들이다. 가감산부(210)는 저장부(208)에 저장된 이전 블록의 DC값과 우정렬부(202)에서 정렬된 신호를 신호발생부(204)로부터 발생되는 '1' 또는 '0'의 제3 신호에 응답하여 가감산한다. 즉, '1'의 제3 신호가 입력되면, 가감산부(210)는 저장부(208)에 저장된 이전 블럭의 DC값에서 우정렬부(202)에서 정렬된 신호를 감산하고, '0'의 제3 신호가 입력되면 가감산부(210)는 이전 블록의 DC값과 우정렬된 신호를 가산한다. 가감산부(210)는 가산 또는 감산된 결과를 현재 블록에 대한 DC값으로서 출력한다.
선택부(212)는 입력단자 IN4로 입력된 제2 제어신호에 응답하여 가감산부(210)와 리셋부(206)로부터 발생되는 신호들중 하나를 선택적으로 저장부(208)로 출력한다. 이 때, 논-인트라(NON-INTRA) 매크로 블록이 입력되었거나 매크로 블록이 누락되었을 경우, 리셋부(206)에서 결정된 DC값이 선택부(212)에서 선택되어 저장부(208)로 출력되도록 제2 제어 신호가 발생된다. 비트이동부(214)는 입력단자 IN5로 입력되는 제3 제어신호에 응답하여 가감산부(210)에서 출력된 DC값의 비트수를 결정하는 역할을 한다.
본 발명에 의한 동화상 복호기에서 DC인트라 계수 복호화장치의 동작원리를 다음과 같이 세부적으로 설명한다.
먼저, 제1도에 도시된 장치는 전술한 제1 신호를 제2 신호만큼 우로 이동하고, 이동된 만큼의 나머지 비트들을 부호 비트로 채워, 제1 신호를 우정렬한다(제500 단계). 제500 단계후에, 가감산부(210)는 우정렬부(202)로부터 출력되는 신호의 크기에 따라 다음과 같이 현재 블록의 DC값을 구한다(제600~제606단계).
즉, 제1도에 도시된 우정렬부(202)의 출력(216)을 A'라 할 경우, A'의 크기가 A'의 최대값의 절반값보다 크거나 같을 경우, 즉
A' ≥ 2(B-1)---------- 식(1)
일 경우, 가감산부(210)에서 출력되는 DC값은 다음과 같다.
DC값 = A' + 이전의 DC값(또는 결정된 DC리셋값) --------- 식(2)
신호 A'의 크기가 A'의 최대 크기의 절반보다 적을 경우, 즉,
A' 2(B-1)------------------------------- 식(3)
이면, 가감산부(210)에서 출력되는 DC값은
DC값 = ((A' +1)-(2×2(B-1)))+결정된 DC리셋값(이전의 DC값) -식(4)
와 같다.
식(4)는 다음과 같이 표현될 수 있다. 저장부(210)에서 출력되는 값을 J라 할 경우,
DC값 = (A' -((2×2(B-1)))-1)) + J ----------------①
= - ((2×2(B-1)-1) - A') + J --------------②
= (A' +1) + J ------------------------③
윗식 ②항의 (2×2(B-1)-1)는 비트수 B인 2의 보수에서 -1(여기서 1은 십진수이다)을 의미한다. 즉, DC값은 J에서 A'를 감산한 결과가 된다.
윗 식 ②항에서 ③항으로 되는 과정은 다음과 같다.
예를들어 B가 4이고, 절반값 2(B-1)이 8인 경우, A'가 7의 값으로 입력되면, 가감산부(210)에서 출력되는
DC값 = (0111B - (2D × 1000B - 1)) + J
= - ((2D × 1000B - 1) - 0111B) + J
= - ((10000B - 1) - 0111B) + J
= - (1111B - 0111B) + J
= J - 1000B
= J+0111B + 1 ------------⑤
와 같이 되며, 결국 ②항은 ④항과 같은 의미임을 알 수 있다. (상기 식에서 첨자 D와 B는 각각 십진수와 이진수를 의미한다.)
위의 수식을 정리하면 가감산부(210)의 입력 A'가 A'의 최대값의 절반보다 크거나 같을 경우, A'의 유효비트의 최상위비트(aM)의 값은 '1'을 가지므로(제600단계를 만족하지 않으면), 이 최상위 비트(aM)는 반전부(200)에서 반전된다. 따라서, 신호발생부(204)로부터 출력되는 제3 신호가 '0'이므로, 가감산부(210)는 우정렬부(202)의 출력(216)과 저장부(208)에 저장되어 있는 이전 블록의 DC값을 위의 식(2)에서처럼 가산하고, 가산된 결과를 현재 블록의 DC값으로서 출력한다(제606단계).
한편, 위의 식(3)의 경우, 반전부(200)로 입력되는 최상위 비트(aM)의 값은 '0'이며(제600단계를 만족하면), 이 최상위 비트(aM)는 반전부(200)에서 반전된다. 따라서, 신호발생부(204)로부터 출력되는 제3 신호가 '1'이므로, 가감산부(210)는 저장부(208)에 저장된 값에서 A'의 값을 식(4)에서와 같이 감산하고, 감산된 결과를 현재 블록의 DC값으로서 출력한다(제602 및 제604단계).
이를 위해, 가감산부(210)는 후술되는 실시예에서와 같이 우정렬된 값에을 가산하여, 우정렬된 값(A')의 '1'의 보수를 구한다(제602단계). 제602단계후에, A'의 '1'의 보수에 저장부(208)에서 출력되는 값을 가산한다(제604단계)(⑤항 참조).
한편, 제1도에 도시된 비트이동부(214)는 입력단자 IN5를 통해서 입력되는 제3 제어신호에 응답하여 가감산부(210)로부터의 현재 블록의 DC값의 비트수를 결정하여 출력단자 OUT를 통해 출력한다.
제2도에 도시된 본 발명에 의한 동화상 복호기에서 DC인트라 계수복호화장치의 바람직한 일실시예의 동작은 제1도에 도시된 블록도의 동작과 동일하며, 그 구성에 있어서, 반전부(200)는 인버터(400)로 구현되고, 신호발생부(204)는 버퍼(404)로 구현되고, 가감산부(210)는 가산기(410)로 구현되고, 선택부(212)는 스위치(412)로 구현되고, 비트 이동부(214)는 좌 이동부(414)로 각각 구현되었다.
제2도에 도시된 바와 같이, 제1도에 도시된 가감산부(210)는 단순히 가산기(410)만으로 그 기능을 수행한다.
이상에서 살펴본 바와 같이 본 발명에 의한 동화상 복호기에서 DC인트라 계수의 복호화장치 및 그 방법은 비디오 DIS 3818-2 규격집에서 복잡하게 표현된 DC복호화수식을 입력계수값에서 최상위비트를 취하여 입력계수값의 절반값과의 비교를 최상위비트의 반전을 통해 쉽게 이루고, 하나의 가산기로 가감산 기능을 모두 할 수 있기 때문에 회로의 구현으 간단하게 할 수 있는 효과가 있다.

Claims (3)

  1. 역 양자화부를 갖는 동화상 복호화기의 가변장 복호화부에서, 디.시.(이하 DC)인트라 계수를 복호화하는 장치는, 차분 펄스 코드 변조방식으로 부호화된 DC인트라 계수의 차값을 나타내는 제1신호의 최상위비트를 반전하고, 반전된 비트를 부호비트로서 발생하는 반전수단; 상기 제1신호의 유효비트 수를 나타내는 제2신호에 상응하여 상기 제1신호를 우로 이동하고, 이동된 만큼의 나머지 비트를 상기 부호비트로 채우는 우정렬수단; 상기 부호비트를 입력하여 제3신호를 발생하는 신호발생수단; 제1제어신호에 응답하여 상기 DC계수의 리셋값인 DC리셋값을 결정하는 리셋수단; 이전 블록의 DC값을 저장하거나, 결정된 상기 DC리셋값을 저장하는 저장수단; 상기 우정렬수단의 출력과 상기 저장수단의 출력을 상기 제3신호에 상응하여 가감산하고, 가감산된 결과를 현재 블록의 DC값으로서 출력하는 가감산수단; 제2제어신호에 응답하여 상기 DC 리셋값과, 상기 현재 블록의 DC값들중에서 하나를 선택하고, 선택된 값을 상기 저장수단으로 출력하는 선택수단; 및 제3제어신호에 응답하여 상기 가감산수단에서 출력되는 DC값의 비트수를 결정하여 상기 역양자화부로 공급하는 비트이동수단을 구비하는 것을 특징으로 하는 동화상 복호기에서 DC인트라 계수복호화장치.
  2. 동화상 복호화기의 가변장 복호화부의, 디.시.(이하 DC)인트라 계수를 복호화하는 장치에서 수행되는 DC인트라 계수 복호화방법에 있어서, 차분 펄스 코드 변조방식으로 부호화된 DC인트라 계수들의 차값을 나타내는 차신호를 상기 차 신호의 유효 비트수만큼 이동하고, 이동된 만큼의 나머지 비트를 상기 차 신호의 최상위 비트의 반전된 값으로 채워, 상기 차 신호를 우정렬하는 우정렬 단계; 상기 최상위비트가 제1 논리 레벨인가를 판단하는 판단단계; 상기 최상위 비트가 상기 제1 논리 레벨이면, 상기 우정렬된 차신호에 상기 제1 논리 레벨과 상보형인 제2 논리 레벨을 가산하는 제1가산단계; 상기 제1가산단계의 결과에 이전 블록의 DC값을 가산하여 현재 블럭의 DC값을 구하는 제2가산단계; 및 상기 최상위 비트가 상기 제1 논리 레벨이 아니면, 상기 우정렬된 차신호에 상기 이전 블록의 DC값을 가산하여 상기 현재 블록의 DC값을 구하는 제3가산단계를 구비하는 것을 특징으로 하는 동화상 복호기에서 DC인트라 계수복호화방법.
  3. 제1항에 있어서, 상기 가감산 수단은 상기 저장수단에 저장된 값과, 상기 제3 신호와 상기 우정렬수단의 출력을 가산하고, 가산된 결과를 상기 현재 블록의 DC값으로서 출력하는 가산기를 구비하는 것을 특징으로 하는 동화상 복호기에서 DC인트라 계수 복호화 장치.
KR1019950000848A 1995-01-19 1995-01-19 동화상 복호기에서 디.시 인트라 계수복호화장치 및 그 방법 KR0165506B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950000848A KR0165506B1 (ko) 1995-01-19 1995-01-19 동화상 복호기에서 디.시 인트라 계수복호화장치 및 그 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950000848A KR0165506B1 (ko) 1995-01-19 1995-01-19 동화상 복호기에서 디.시 인트라 계수복호화장치 및 그 방법

Publications (2)

Publication Number Publication Date
KR960030688A KR960030688A (ko) 1996-08-17
KR0165506B1 true KR0165506B1 (ko) 1999-03-20

Family

ID=19406938

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950000848A KR0165506B1 (ko) 1995-01-19 1995-01-19 동화상 복호기에서 디.시 인트라 계수복호화장치 및 그 방법

Country Status (1)

Country Link
KR (1) KR0165506B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100580101B1 (ko) * 1999-12-22 2006-05-12 주식회사 케이티 최상위비트에 의해 제어되는 버스 인버트 코딩 및 디코딩방법과 그 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100580101B1 (ko) * 1999-12-22 2006-05-12 주식회사 케이티 최상위비트에 의해 제어되는 버스 인버트 코딩 및 디코딩방법과 그 장치

Also Published As

Publication number Publication date
KR960030688A (ko) 1996-08-17

Similar Documents

Publication Publication Date Title
KR970010045B1 (ko) 스크램블장치 및 디스크램블장치
US11146820B2 (en) Method for producing video coding and programme-product
KR100286508B1 (ko) 영상 표현 디지탈 신호를 인코딩하는 장치 및, 이에 대응하는 디코딩 장치
JP2630809B2 (ja) ビデオ画像伝送システム
JP4295356B1 (ja) 画像および／またはビデオ符号器と復号器における変換係数を符号化するための方法と装置および対応するコンピュータプログラムと対応するコンピュータによる読み出し可能な記憶媒体
KR100952892B1 (ko) 비디오 데이타의 인트라코딩 방법 및 장치
KR100209410B1 (ko) 영상 신호 부호화 장치
JP2009081860A (ja) 損失の無い方法でディジタル画像を符号化するための装置および方法
CN1953552A (zh) 编码装置及解码装置
KR20110009058A (ko) 계층 구조의 영상 부호화/복호화에서 색 채널을 부호화/복호화하는 방법 및 장치
KR100601602B1 (ko) 비트스트림 디코딩 장치
KR100683380B1 (ko) 영상 압축 부호화를 위한 변환 및 역변환 방법 및 장치
KR20050012763A (ko) 비스케일러블 대 스케일러블 비디오 전환 방법,스케일러블 대 비스케일러블 비디오 전환 방법
KR20000050835A (ko) 물체 단위 영상신호 부호화/복호화 장치 및 방법
KR0165506B1 (ko) 동화상 복호기에서 디.시 인트라 계수복호화장치 및 그 방법
KR100220582B1 (ko) 적응적 부호화기능을 갖는 영상 부호화기
JPH05284368A (ja) 画像データ符号化・復元方法及びその装置
JP3689437B2 (ja) 画像信号の符号化方法及び装置
KR100285592B1 (ko) 영상 신호 부호화 방법 및 장치
JP2952007B2 (ja) 画像符号化装置
KR100207384B1 (ko) 영상 신호 복호화 시스템의 인트라 디씨 계수 디코딩 장치
KR100351045B1 (ko) 동화상복호화장치에서역양자화부의에이시(ac)계수복호화장치
KR0130167B1 (ko) 동영상 압축 부호화 장치
KR0178225B1 (ko) 영상기기의 부호화장치
JP3689626B2 (ja) 画像信号の復号化方法及び装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050802

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee