KR100601602B1

KR100601602B1 - 비트스트림 디코딩 장치

Info

Publication number: KR100601602B1
Application number: KR19990010061A
Authority: KR
Inventors: 문동영
Original assignee: 삼성전자주식회사
Priority date: 1999-03-24
Filing date: 1999-03-24
Publication date: 2006-07-14
Also published as: JP2000324493A; KR20000061181A; US6222467B1; JP3517179B2

Abstract

본 발명은 비디오 신호처리 장치에 관한 것으로, 보다 상세하게는 MPEG에서 압축된 비디오 신호를 1 클럭 사이클에 디코딩하여 비디오 파라미터와 DCT 계수의 심벌 형태로 변환하는 비트스트림 디코딩 장치에 관한 것이다. 비트스트림 디코딩 장치는 쉬프터, 가변길이 복호기, 고정길이 복호기, Zero-Run & AC 복호기, 제1 선택기, 제2 선택기, 제1 비교기를 포함하여 1 클럭 사이클 동안 디코딩을 수행하는 것을 특징으로 한다. 본 발명에 따르면, 비디오 압축 데이터를 1 클럭 사이클에 디코딩하여 디지털 텔레비젼과 같은 큰 영상신호 전송을 효율적으로 행할 수 있는 효과가 있다.

Description

비트스트림 디코딩 장치{Bitstream decoding apparatus}

도 1은 일반적인 MPEG 디코딩 장치의 구성을 보이는 블록도 이다.

도 2는 도 1에 도시된 장치중 신택스 프로세서의 상세도이다.

도 3은 본 발명에 따른 비트 스트림 디코딩 장치의 구성을 보이는 블록도 이다.

본 발명은 비디오 신호처리 장치에 관한 것으로, 보다 상세하게는 MPEG(Moving Picture Experts Group)에서 압축된 비디오 신호를 1 클럭 사이클에 디코딩하여 비디오 파라미터와 DCT 계수와 같은 심벌 형태로 변환하는 비트스트림 디코딩 장치에 관한 것이다.

MPEG1과 MPEG2에서 비디오 신호를 압축 코딩한 비트스트림에는 고정 길이 부호, 가변 길이 부호, 제로 런-랭쓰 및 AC 계수쌍의 가변 길이 부호 같은 형태의 부호들이 있다.

비디오 복호기에서는 위의 세 가지 형태의 부호들을 비트스트림으로부터 디코딩하여 처리 가능한 형태로 변환하기 위하여 복호기의 제일 처음 단계에 비트스 트림 복호기를 거친다. 비트스트림 복호기의 동작 속도는 주로 비디오 코딩 데이터의 대부분을 차지하고 있는 런-랭쓰(Run-Length) 부호를 얼마나 빨리 디코딩 하느냐로 정해진다. 최근 들어 HDTV를 비롯한 디지털 텔레비젼이 발전하면서 1920*1080과 같은 상당히 큰 영상을 전송하게 되었다.

이에 복호화기의 디코딩 속도를 높이기 위하여 동작 클럭의 속도를 높이는 것과 아울러, 비트스트림 복호기의 속도 또한 향상시킬 필요가 대두되고 있다. 그러나 종래의 비트스트림 복호기는 고정 길이 부호, 가변 길이 부호, 제로 런-랭쓰 및 AC 계수쌍의 가변 길이 부호들에 대한 디코딩 속도가 느려서 위와 같은 큰 영상 전송 시에 문제점이 발생하였다.

본 발명이 이루고자 하는 기술적인 과제는 디지털 텔레비젼과 같은 큰 영상신호 전송에 대응하여 고정 길이 부호, 가변 길이 부호, 제로 런-랭쓰 및 AC 계수쌍의 가변 길이 부호를 1 클럭 사이클에 디코딩하는 비트스트림 디코딩 장치를 제공하는데 있다.

본 발명이 이루고자 하는 기술적인 과제를 해결하기 위한 비트스트림 디코딩 장치는 저장부로부터 입력되는 비트스트림을 디코딩 하는 비트스트림 디코더, 상기 비트스트림의 디코딩을 제어하는 콘트롤 로직, 디코딩된 비트스트림을 디스플레이 가능한 픽셀값으로 변환시키는 비디오 프로세서를 포함하는 장치에 있어서, 상기 비트스트림 디코더는 쉬프트할 비트 사이즈의 입력에 따라 소정의 상기 비트스 트림들을 쉬프트 시키는 쉬프터; 코드북을 참조하여 상기 쉬프터의 출력을 심벌과 부호 사이즈로 복호화 시키는 가변길이 복호기; 상기 쉬프터의 출력으로부터 상기 콘트롤 로직에서 지정한 만큼의 비트를 최상위 비트에서 추출하여 심벌의 최하위 비트에 위치시키는 고정길이 복호기; 상기 쉬프터의 출력과 상기 가변길이 복호기의 출력을 입력으로 받아서 Escape 부호이면 Zero Run과 AC 계수를 계산하고, Escape 부호가 아니면 상기 가변길이 복호기가 디코딩한 Zero Run과 AC 레벨을 이용하여 AC 계수를 계산하는 Zero-Run & AC 복호기; 상기 콘트롤 로직의 제어에 따라 상기 가변길이 복호기, 상기 고정길이 복호기, 상기 Zero-Run & AC 복호기의 출력을 선택하는 제1 선택기; Escape AC 발생 여부에 따라 상기 가변길이 복호기로부터 입력되는 가변길이 부호 사이즈, 상기 콘트롤 로직으로부터 입력되는 고정길이 부호 사이즈, Escape AC인 경우 24 비트 중에서 상기 쉬프터의 쉬프트할 비트 사이즈를 선택하는 제2 선택기; 및 상기 제2 선택기에서 선택된 쉬프트할 비트 사이즈와 소정의 비트열을 비교하여 상기 저장부를 리드할 신호를 발생시키는 제1 비교기를 포함하여 1 클럭 사이클 동안 디코딩을 수행하는 것을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.

도 1에 도시된 장치는 버퍼(미도시)로부터 입력되는 비디오 비트스트림들을 MPEG 또는 다른 압축 알고리즘에 따라 비디오 파라미터와 DCT 계수와 같은 심벌 형태로 변환하는 신택스 프로세서(Syntax Processor)(100), 신택스 프로세서(100)에서 변환된 심벌 형태의 비트스트림들을 인터페이스 하는 심벌 선입선출 메모리(Symbol First-In First-Out Memory)(110), 심벌 선입선출 메모리(110)에서 출력되는 비트스트림들을 이용하여 모션 보상(Motion Compensation), 역 이산변환(Inverse Discrete)등을 수행하여 디스플레이 가능한 픽셀값으로 변환시키는 비디오 프로세서(Video Processor)(120)로 구성된다.

도 2에 도시된 장치는 심벌 선입선출 메모리(110)로부터 입력되는 비디오 비트스트림들을 디코딩하는 비트스트림 디코더(200), MPEG이나 그 외의 주어진 알고리즘 순서에 따라 비트스트림 디코더(200)의 디코딩을 제어하는 신택스 콘트롤 로직(Syntax Control Logic)(210)으로 구성된다.

도 3은 본 발명에 따른 비트스트림 디코딩 장치의 구성을 보이는 블록도 이다.

도 3에 도시된 장치는 심벌 선입선출 메모리(110)로부터 입력되는 비트스트림들을 저장하는 제1 레지스터(300), 제2 레지스터(305), 제1 레지스터(300)에 저장되어 있는 데이터를 비교하여 디코딩 스타트 코드를 출력시키는 제1 비교기(310), 쉬프트할 비트 사이즈의 입력에 따라 제1 레지스터(300) 및 제2 레지스터(305)에 저장되어 있는 비트스트림을 쉬프트 시키는 쉬프터(Shifter)(315), 코드북을 참조하여 쉬프터(315)에서 입력된 비트스트림에 해당하는 심벌과 부호 사이즈를 출력하는 가변길이 복호기(320), 신택스 콘트롤 로직(210)에서 지정한 만큼의 비트를 쉬프터(315)의 최상위 비트(MSB : Most Significant Bit)에서 추출하여 심벌의 최하위 비트(LSB : Least Significant Bit)에 위치시키는 고정길이 복호기(325), 24비트의 비트스트림과 가변길이 복호기(320)의 출력을 입력으로 받아서 이스케이프(Escape) 부호이면 비트스트림 입력으로부터 직접 제로 런(Zero Run)과 AC 계수를 계산하고, 아니면 가변길이 복호기(320)가 디코딩한 Zero Run과 AC 레벨을 이용하여 AC 계수를 계산하는 Zero-Run & AC 복호기(330), Zero-Run & AC 복호기(330)의 출력 중에서 Zero-Run 랭쓰를 저장하는 제5 레지스터(335), 신택스 콘트롤 로직(210)에서 입력되는 명령에 따라 가변길이 복호기(320), 고정길이 복호기(325), Zero-Run & AC 복호기(330)의 AC DCT 계수 출력을 선택하는 심벌 멀티플렉서(340), 심벌 멀티플렉서(340)에서 출력되는 심벌을 저장하는 제6 레지스터(345), Escape 부호 발생에 따라 가변길이 복호기(320)에서 출력되는 가변길이 부호 사이즈, 신택스 콘트롤 로직(210)에서 출력되는 고정길이 부호사이즈, Escape AC일 경우의 최대 시프트 비트수 24비트를 선택하여 출력하는 코드 사이즈 멀티플렉서(350), 코드 사이즈 멀티플렉서(350)에서 출력되는 코드 사이즈를 저장하고 쉬프터(315)에서 쉬프트할 비트 사이즈를 입력하는 제3 레지스터(355), 제2 레지스터에 남아있는 유효한 비트수를 저장하는 제4 레지스터(360), 제3 레지스터(355)의 비트사이즈와 제4 레지스터(360)의 유효 비트수를 감산하는 감산기(365), 감산기(365)의 비트 출력이 23비트보다 작은 경우에 심벌 선입선출 메모리(110)에 리드신호를 발생시키는 제2 비교기(370), 제4 레지스터(360)를 이용하여 제2 레지스터(305)에 남아있는 유효비트수와 제3 레지스터(355)의 차이를 이용하여 남아있는 미처리 비트들과 심벌 선입선출 메모리(110)로부터 입력되는 비트열을 연결하는 연결기(375)로 구성된다.

이어서, 도 1∼도 3을 참조하여 본 발명을 상세히 설명하면 다음과 같다.

신택스 프로세서(100)는 MPEG 또는 다른 압축 알고리즘에 따라 비트스트림들을 비디오 파라미터와 DCT 계수 형태로 변환하여 심벌 선입선출 메모리(110)를 통해 비디오 프로세서(120)로 전달한다. 신택스 프로세서(100)는 버퍼로부터 입력되는 헤더, 비디오 정보를 신택스에 따라 비디오 디코딩을 수행한다. 심벌 선입선출 메모리(110)는 신택스 프로세서(100)와 비디오 프로세서(120)의 속도 차를 인터페이스 해주는 역할을 한다. 비디오 프로세서(120)는 신택스 프로세서(100)로부터 전달된 비디오 파라미터와 DCT 계수인 동작모드 정보, 모션 벡터(Motion Vector), DC 계수, Zero Run과 AC 계수를 이동하여 모션 보상, 역 이산변환 등을 수행하여 디스플레이 가능한 픽셀값으로 변환한다.

신택스 프로세서(100)는 크게 비트스트림 디코더(200)와 신택스 콘트롤 로직(210)으로 구성되어 있다. 비트스트림 디코더(200)는 버퍼로부터 입력되는 헤더, 비디오 정보에 대한 디코딩을 수행한다. 신택스 콘트롤 로직(210)은 MPEG이나 그 외에 주어진 알고리즘 순서에 따라 디코딩 동작을 수행하기 위한 제어를 하는데, 비트스트림 디코더(200)에 디코딩할 심벌의 종류를 지정하는 명령어(Command)와 명령 인에이블 신호를 주며, 고정길이 부호를 추출할 경우에는 코드 사이즈를 지정한다. 비트스트림 디코더(200)의 모든 레지스터는 명령 인에이블 신호에 의해 래치(Latch)되며, 모든 멀티 플렉서는 명령(Command)에 의해 선택된다.

제 3도는 비트스트림 디코더(200)의 상세도로써, 일반적으로는 이 위치에 가변 길이 부호를 디코딩 하는 모듈이 있어서 가변 길이로 부호화된 심벌들을 변환시 킨다. 이런 경우 Run-Length 부호중 Escape 상황이 발생하면 Escape 코드, Zero Run-Length, AC 계수등 3개의 고정 길이 부호를 처리해야한다. 결국 1 사이클에 가변길이 부호를 디코딩한다고 하여도 3 클럭이 걸리게 된다. 본 발명에서는 이런 경우에도 1 클럭 사이클에 디코딩 처리를 가능하도록 제안하고 있다.

심벌 선입선출 메모리(110)로부터 입력된 비트스트림은 32 비트이다. 입력된 비트스트림은 비트스트림 레지스터인 제2 레지스터(305)에 저장된다. 제1 레지스터에는 24 비트가, 제2 레지스터에는 55 비트가 저장되어 있으며, 이들 79 비트는 쉬프터(315)의 입력이 되며 쉬프터(315)의 출력중 최상위 비트 24 비트는 각 디코딩 로직들의 입력이 된다. 디코딩 로직에는 가변길이 복호기(320), 고정길이 복호기(325), Zero-Run & AC 복호기(330)가 있다. 각각의 출력은 신택스 콘트롤 로직(210)으로부터 입력되는 명령에 따라 심벌 멀티플렉서(340)에서 선택된 심벌 레지스터인 제6 레지스터(345)에 저장된다. 제6 레지스터(345)에 저장된 심벌은 신택스 콘트롤 로직(210)에 의해 심벌 선입선출 메모리(110)로 전송되고 비디오 프로세서(120)의 입력으로 사용된다.

쉬프터(315)는 최대 24 비트를 쉬프트할 수 있다. 그 이유는 Run-Length/AC 부호의 경우 코드북(Code Book)에 지정되지 않는 부호가 발생될 수 있는데, 이때는 6비트의 Escape 코드, 6 비트의 Zero-Run, 12 비트의 AC 계수로 이루어져 총 24 비트를 한번에 처리해야만 1 클럭 사이클에 Run-Length/AC 부호를 디코딩할 수 있다.

쉬프터(315)에서 쉬프트될 비트수는 쉬프트 사이즈 레지스터인 제3 레지스터(355)에 저장되어 있다. 제2 레지스터(305)에 저장되어 있는 유효한 비트 수는 리메인(Remain) 레지스터인 제4 레지스터(360)에 저장되어 있다. 감산기(365)는 제3 레지스터(355)에 저장되어 있는 쉬프트될 비트수와 제4 레지스터(360)에 저장되어 있는 유효 비트수를 감산한다. 감산기(365)의 감산 결과가 다음 사이클에서 제2 레지스터(305)에 남게되는 유효 비트수이다.

제2 비교기(370)는 감산기(365)의 감산 결과를 비교하여 심벌 선입선출 메모리(110)에 리드 신호를 발생시킨다. 감산기(365)의 감산결과 즉, 제2 레지스터(305)에 남게될 유효 비트수가 23 보다 작거나 같다는 것이 제2 비교기(370)를 통하여 감지되면 심벌 선입선출 메모리(110)에 리드 신호를 발생시킨다. 심벌 선입선출 메모리(110)에 리드 신호가 발생되면, 연결기(375)는 심벌 선입선출 메모리(110)가 대기중인 비트스트림 32 비트와 제2 레지스터(305)에 남아있는 유효 비트를 연결하여 다음 제2 레지스터(305)의 입력으로 제공한다. 이때 제4 레지스터(360)에는 다음 유효 비트에 32 비트가 가산된 값이 저장된다. 감산기(365)의 감산결과 즉, 제2 레지스터(305)에 남게될 유효 비트수가 23 보다 크다는 것이 제2 비교기(370)를 통하여 감지되면 쉬프터(315) 출력의 최하위 비트 55 비트가 제2 레지스터의 입력이 되고 다음 유효 비트가 제4 레지스터(360)의 입력이 된다.

제1 비교기(310)는 제1 레지스터(300)에 저장된 비트 중 0x000001을 감지하여 헤더의 시작을 알리는 스타트 코드를 발생시킨다.

제3 레지스터(355)에는 디코딩된 비트스트림의 비트수가 저장되는데, 가변길이 부호인 경우 가변길이, 고정길이 부호인 경우 신택스 콘트롤 로직(210)에서 입 력된 부호 사이즈, Escape AC인 경우 24가 코드 사이즈 멀티플렉서(350)로부터 선택되어진다.

가변길이 복호기(320)는 코드 북을 참조하여 입력된 비트스트림에 해당되는 심벌과 부호 사이즈를 출력한다. 고정길이 복호기(325)는 신택스 콘트롤 로직(210)에서 지정한 만큼의 비트를 최상위 비트에서 추출하여 심벌의 최하위 비트에 위치시킨다. Zero-Run & AC 복호기(330)는 24 비트의 비트스트림과 가변길이 복호기(320)의 출력을 입력으로 받아서 Escape 부호이면 비트스트림 입력으로부터 직접 Zero Run과 AC 계수를 계산하고, Escape 부호가 아니면 가변길이 복호기(320)가 디코딩한 Zero Run과 AC 레벨을 이용하여 AC 계수를 계산하여 Zero-Run은 제5 레지스터(335)에, AC 계수값은 제6 레지스터(345)에 저장한다. 이때 제6 레지스터(345)에서 출력되는 AC 계수는 AC 레벨로부터 계산된 12 비트 Signed Integer이다. 가변길이 복호기(320), 고정길이 복호기(325), Zero-Run & AC 복호기(330)는 병렬로 구성되어 신택스 콘트롤 로직(210)의 명령에 따라 심벌 멀티플렉서(340)에서 선택된다.

이런 방법으로 비디오 프로세서(120)는 헤더 정보, 모션 벡터, DC 계수, Run-Length와 AC 계수 등을 차례로 입력받아서 비디오 신호를 재현하는데 사용한다.

본 발명은 상술한 실시 예에 한정되지 않으며 본 발명의 사상 내에서 당업자에 의한 변형이 가능함은 물론이다.

상술한 바와 같이 본 발명에 따르면, 비디오 압축 데이터를 1 클럭 사이클에 디코딩하여 디지털 텔레비젼과 같은 큰 영상신호 전송을 효율적으로 행할 수 있는 효과가 있다.

Claims

저장부로부터 입력되는 비트스트림을 디코딩하는 비트스트림 디코더, 상기 비트스트림의 디코딩을 제어하는 콘트롤 로직, 디코딩된 비트스트림을 디스플레이 가능한 픽셀값으로 변환시키는 비디오 프로세서를 포함하는 장치에 있어서,

상기 비트스트림 디코더는

쉬프트할 비트 사이즈의 입력에 따라 소정의 상기 비트스트림들을 쉬프트 시키는 쉬프터;

코드북을 참조하여 상기 쉬프터의 출력을 심벌과 부호 사이즈로 복호화 시키는 가변길이 복호기;

상기 쉬프터의 출력으로부터 상기 콘트롤 로직에서 지정한 만큼의 비트를 최상위 비트에서 추출하여 심벌의 최하위 비트에 위치시키는 고정길이 복호기;

상기 쉬프터의 출력과 상기 가변길이 복호기의 출력을 입력으로 받아서 Escape 부호이면 Zero Run과 AC 계수를 계산하고, Escape 부호가 아니면 상기 가변길이 복호기가 디코딩한 Zero Run과 AC 레벨을 이용하여 AC 계수를 계산하는 Zero-Run & AC 복호기;

상기 콘트롤 로직의 제어에 따라 상기 가변길이 복호기, 상기 고정길이 복호기, 상기 Zero-Run & AC 복호기의 출력을 선택하는 제1 선택기;

상기 가변길이 복호기로부터 입력되는 가변길이 부호 사이즈, 상기 콘트롤 로직으로부터 입력되는 고정길이 부호 사이즈 또는 Zero-Run & AC 부호의 경우 코드 북(Code book)에 지정되지 않은 부호가 발생하면, 6 비트의 Escape 코드, 6 비트의 Zero-Run, 12 비트의 AC 계수를 포함한 총 24 비트 중에서 상기 쉬프터의 쉬프트할 비트 사이즈를 선택하는 제2 선택기;

상기 제2 선택기에서 선택된 쉬프트할 비트 사이즈와 소정의 비트열을 비교하여 상기 저장부를 리드할 신호를 발생시키는 제1 비교기를 포함하여, 1 클럭 사이클 동안 디코딩을 수행하는 것을 특징으로 하는 비트스트림 디코딩 장치.
제1항에 있어서, 상기 비트스트림 디코더는

상기 저장부에 리드신호가 감지되면 상기 저장부에 대기중인 소정 비트와 상기 소정의 비트열을 연결하여 상기 쉬프터의 입력으로 제공하는 연결기를 더 포함하는 것을 특징으로 하는 비트스트림 디코딩 장치.
제1항에 있어서, 상기 비트스트림 디코더는

디코딩을 시작하기 위해 상기 저장부에 저장되어 있는 비트가 0x000001인 경우를 감지하여 디코딩 스타트 코드를 출력하는 제2 비교기를 더 포함하는 것을 특징으로 하는 비트스트림 디코딩 장치.
제1항에 있어서, 상기 가변길이 복호기, 상기 고정길이 복호기, Zero-Run & AC 복호기는 병렬로 위치되어 상기 콘트롤 로직의 제어에 따라 선택되는 것을 특징으로 하는 비트스트림 디코딩 장치.