KR0123275B1

KR0123275B1 - 가변길이 복호기에서 렝스디코더 및 제로런렝스디코더

Info

Publication number: KR0123275B1
Application number: KR1019930030562A
Authority: KR
Inventors: 이진학
Original assignee: 김주용; 현대전자산업주식회사
Priority date: 1993-12-29
Filing date: 1993-12-29
Publication date: 1997-11-17
Also published as: KR950023005A

Abstract

본 발명은 디지털 고화질 텔레비젼(HDTV)에서 가변길이 부호화된 데어타로부터 렝스(Length) 및 제로런랭스(Zero Run Length)를 검출하는데 사용되는 회로인 가변길이 복호기에서 랭스디코더 및 제로런렝스 디코더에 관한 것으로, 일반적으로 가변길이 복호기에서 가변길이 부호화된 데이터로부터 랭스 및 제로런렝스를 검출할 때, 발생하는 클럭신호의 스피드를 결정하는 컴비네이션 딜레이(Combination delay)에 의해 가변길이 복호기의 동작속도가 느려지는 문제점을 배렐쉬프터를 래치함으로써 컴비네이션 딜레이를 줄여 가변길이 복호기의 동작속도를 높일 수 있다.

Description

가변길이 복호기에서 렝스디코더 및 제로런렝스디코더

제1도는 본 발명 가변길이 복호기에서 랭스디코더 및 제로런렝스디코더의 전체구성도이다.

* 도면의 주요부분에 대한 부호의 설명

1 : 배렐쉬프트 2 : 제로런렝스디코더

3 : 다운카운터 4 : 노아게이트

5 : 플립플롭 6 : 코히션트렝스디코더

7 : 앤드오브블럭 디텍터 8 : 오아게이트

9 : 앤드게이트 10 : 헤더렝스디코더

11 : 멀티플렉서

본 발명은 디지털 고화질 텔레비젼(HDTV)에서 가변길이 부호화된 데이터로부터 렝스(Length) 및 제로런렝스(Zero Run Length)를 검출하는데 사용되는 회로인 가변길이 복호기에서의 렝스디코더 및 제로런렝스디코더에 관한 것이다.

일반적으로 가변길이 복호기에서 가변길이 부호화된 데이터로부터 렝스 미 제로런렝스를 검출할 때, 래치와 컴비네이션을 거치게 되는데, 이때 클럭신호의 스피드를 결정하는 컴비네이션 딜레이(Combination delay)에 의해 가변길이 복호기의 동작속도가 느려지는 문제점이 있다.

본 발명은 이러한 점을 감안하여, 가변길이 부호화된 데이터로부터 렝스 및 제로런렝스를 검출하는데 있어서, 회로를 간단화시키고, 배렐쉬프터(barrel shifter)를 래치함으로써 컴비네이션 딜레이를 줄여 가변길이 복호기의 동작속도를 높히는 것을 특징으로 한다.

즉, 본 발명 가변길이 복호기에서 렝스디코더 및 제로런렝스디코더는 입력되는 데이터를 쉬프트하여 24비트의 데이터로 출력하는 배렐쉬프터와 ; 배렐쉬프터에서 출력된 데이터의 제로런렝스값을 출력하는 제로런렝스디코더와 ; 제로런렝스값을 로드하여 다운카운터하는 다운카운터와 ; 다운카운터의 출력에 따라 다운카운터가 제로런렝스디코더의 출력을 로드하도록 하는 노아게이트와 ; 배렐쉬프터의 출력을 노아게이트의 출력에 따라 래치하여 컴비네이션 딜레이를 줄이는 플립플롭과 ; 배렐쉬프터의 출력에 따라 코히션트렝스를 검출하는 코히션트렝스디코더와 ; 배렐쉬프터의 출력에서 블럭의 끝을 검출하는 앤드오브블럭디텍터와 ; 블럭앤드신호와 앤드오브디텍터의 출력을 오아하는 오아게이트와 ; 노아게이트의 출력과 코히션트렝스디코더의 출력과, 오아게이트의 출력을 앤드하는 앤드게이트와 ; 배렐쉬프터의 출력에서 제어신호의 렝스를 검출하는 헤더렝스디코더와 ; 셀렉터블 신호에 따라 앤드게이트의 출력과 헤더렝스디코더의 출력을 선택하여 출력하는 멀티플렉서로 구성된다.

이하, 본 발명의 일실시예를 첨부도면을 참조하여 상세히 설명하면 다음과 같다.

제1도는 본 발명의 전체구성도로서, 입력되는 데이터를 쉬프트하여 24비트의 데이터를 출력하는 배렐쉬프터(1)와 ; 배렐 쉬프터(1)에서 출력된 데이터의 제로런렝스값을 출력하는 제로런렝스디코더(2)와 ; 제로런렝스값을 로드하여 상기 로드된 값이 제로가 될 때까지 다운카운트하는 다운카운터(3)와 ; 다운카운터(3)에 연결되어 다운카운터(3)의 출력이 제로가 되면 다운카운터(3)가 제로런렝스디코더(2)의 출력을 로드하도록 하는 노아게이트(4)와 ; 배렐쉬프터(1)의 출력을 노아게이트(4)의 출력에 따라서 노아게이트(4)의 출력이 '0'일 때 래치하고, '1'일 때 홀드하는 플립플롭(5)과 ; 배렐쉬프터(1)의 출력에서 코히션트 렝스를 검출하는 코히션트렝스디코더(6)와 ; 배렐쉬프터(1)의 출력에서 블록의 끝을 표시하는 앤드오브블럭(ECB)을 검출하는 앤드오브블럭디텍터(7)와 ; 1블럭 기간동안은 '0'이고, 1블럭의 끝에서만 '1'이 되는 블록앤드(Block End)신호(S1)와, 앤드오브디텍터(7)의 출력을 오아함으로써 앤드오브블럭(EOB)이 검출된 후, 블럭의 끝까지만 '0'이 출력되도록 하는 오아게이트(8)와 ; 노아게이트(4)의 출력과, 오아게이트(8)의 출력과 코히션트렝스디코더(6)의 출력을 앤드하여 1블럭 내에서 픽셀(Pixel)에 값이 있는 경우에만 렝스값이 출력되고, 픽셀값이 제로인 경우에는 '0'이 출력되도록 하는 앤드게이트(9)와 ; 배렐쉬프터(1)의 출력에서 제어신호의 렝스를 검출하는 헤더렝스디코더(10)와 : 셀렉터블(Selectrable)신호(S2)에 따라 헤어(header)기간에는 헤더렝스디코더(10)의 출력을 선택하고 블럭데이터 기간인 경우에는 앤드게이트(9)의 출력을 선택하는 멀티플렉서(11)로 구성된다.

상기와 같이 구성된 본 발명은, 가변길이 부호와 입력 데이터가 배렐쉬프터(1)에 의해 쉬프트되어 24비트의 데이터로 출력되고, 출력된 데이터는 제로런렝스디코더(2)에 입력되어, 검출된 제로런렝스값을 출력한다. 제로런렝스값은 다운카운터(3)에 로드되고 다운카운터(3)는 로드된 값이 제로가 될 때 까지 다운카운트한다.

다운카운트되는 값은 노아게이트(4)에 입력되어 다운카운트되는 값이 제로이면 '1'을 출력하고, 제로가 아니면 '0'을 출력한다. 이렇게 하여 노아게이트(4)의 출력은 제로런기간동안은 '0'이 되고, 코히션트(COEFFICIENT)가 존재하는 기간 동안은 '1'을 출력하게 된다.

다운카운터(3)는 노아게이트(4)의 출력이 '0'일때만 로드함으로써 코히션트가 존재할때만 제로런렝스값을 다운카운터(3)에 로드하고, 제로런기간 동안은 로드하지 않고 다운카운트만 하도록 한다.

노아게이트(4)의 출력으로 플립플롭(5)을 인네이블함으로써 다운카운터(3)에 로드될때의 배렐쉬프터(1)의 출력이 플립플롭(5)에 저장되도록 한다. 이렇게 하여 다운카운터(3)에 로드함으로써 1클럭 지연되는 것을 보상해주고, 배렐쉬프터(1)의 출력을 래치함으로써 컴비네이션 딜레이 시간을 줄여준다.

코히션트렝스디코더(6)는 배렐쉬프터(1) 출력에서 코히션트의 렝스를 검출한다. 앤드오브블럭디텍터(7)는 배렐쉬프터(1)의 출력이 앤드오브블럭(EOB)인 경우 '0'을 출력한다.

블럭앤드신호(S1)는 1블럭 기간동안 '0'이고, 1블럭의 끝에서만 '1'이 되는 신호로써, 오아게이트(8)는 앤드오브블럭디텍터(7)의 출력과 블록앤드신호를 오아함으로서 앤드오브블럭(EOB)이 검출된 후, 블럭의 끝까지만 '0'이 출력되도록 한다.

제로런인 경우 '0'이 출력되고, 코히션트가 있는 경우 '1'이 출력되는 노아게이트(4)의 출력과, 앤드오브블럭(EOB)이 검출된 후 블록의 끝까지만 '0'이 출력되는 오아게이트(8)의 출력과, 코히션트렝스디코더(6)의 출력을 앤드하는 앤드게이트(9)는 1블럭 내에서 픽셀에 값이 있는 경우에만 렝스값을 출력하고, 픽셀값이 제로런인 경우에는 '0'을 출력한다.

헤더렝스디코더(10)에서는 배렐쉬프터(1)의 출력에서 제어신호의 렝스를 검출하고, 멀티플렉서(11)는 셀렉터블신호(S2)에 따라 헤더기간에는 헤더렝스디코더(10)의 출력을 선택하고, 블럭데이타 기간인 경우에는 앤드게이트(9)의 출력을 선택한다.

이상에서 살펴본 바와 같이 본 발명에 따르면, 가변길이 부호화된 데이터로부터 렝스 및 제로런렝스를 검출하는데 있어서 회로를 간단화하고, 배렐쉬프터를 래치함으로써 컴비네이션 딜레이를 줄여 가변길이 복호기의 동작속도를 높일 수 있다.

Claims

가변길이 복호기에서 렝스 및 제로런렝스를 검출하는 회로에 있어서, 입력되는 데이터를 쉬프트하여 24비트의 데이터로 출력하는 배렐쉬프터(1)와 ; 배렐쉬프터(1)에서 출력된 데이터의 제로런렝스값을 출력하는 제로런렝스디코더(2)와 ; 제로런렝스값을 로드하여 다운카운트하는 다운카운터(3)와 ; 상기 다운카운터(3)에 연결되어 다운카운터(3)의 출력이 제로일 때 다운카운터(3)가 상기 제로런렝스디코더(2)의 출력을 로드하는 노아게이트(4)와 ; 상기 베렐쉬프터(1)의 출력을 상기 노아게이트(4)의 출력에 따라서 노아게이트(4)의 출력이 '0'일 때 래치하고, '1'일 때 홀드함으로써, 상기 다운카운터(3)에 로드하기 위해 1클럭 딜레이되는 것을 보상해주고, 배렐쉬프터(1)의 출력을 1클럭 래치함으로써 컴비네이션 딜레이를 줄이는 플립플롭(5)과 ; 베렐쉬프터(1)의 출력에서 코히션트렝스를 검출하는 코히션트렝스디코더(6)와 ; 상기 베렐쉬프터(1)의 출력에서 블럭의 끝을 표시하는 앤드오브블럭을 검출하는 앤드오브블럭디텍터(7)와 : 1블럭기간동안 '0'이고, 1블럭의 끝에서만 '1'이 되는 블럭앤드신호(S1)와, 상기 앤드오브블럭디텍터(7)의 출력을 오아함으로써 앤드오브블럭이 검출된 후 블럭의 끝까지만 '0'이 출력되도록 하는 오아게이트(8)와 ; 제로런인 경우 '0'이 출력되고, 코히션트가 있는 경우 '1'이 출력되는 상기 노아게이트(4)의 출력과, 앤드오브블럭(EOB)이 검출된 후 블록의 끝까지만 '0'이 출력되는 상기 오아게이트(8)의 출력과 상기 코히션트렝스디코더(6)의 출력을 앤드하여 1블럭 내에서 픽셀에 값이 있는 경우에만 렝스값을 출력하고, 픽셀값이 제로런인 경우에는 '0'을 출력하도록 하는 앤드게이트(9)와 : 배렐쉬프터(1)의 출력에서 제어신호의 렝스를 검출하는 헤더렝스디코더(10)와 : 셀렉터블신호(S2)에 따라 헤더 기간에는 상기 헤더렝스디코더(10)의 출력을 선택하고, 블럭데이타 기간인 경우에는 상기 앤드게이트(9)의 출력을 선택하여 출력하는 멀티플렉서(11)로 구성됨을 특징으로 하는 가변길이 복호기에서 렝스디코더 및 제로런렝스디코더.
제1항에 있어서, 상기 다운카운터(3)는 제로런렝스 기간동안 가변길이 복호기로부터 '0'이 출력되도록 제로런렝스 기간을 표시하는 것을 특징으로 하는 가변길이복호기에서 렝스디코더 및 제로런렝스디코더.