KR0164378B1 - 반도체 메모리장치의 퓨즈 상태 감지회로 - Google Patents

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야

반도체 메모리 장치.

2. 발명이 해결하려고 하는 기술적 과제

메모리셀의 결함 구제 및 동작 모드를 선택하기 위해 많은 수의 퓨즈들을 사용하는 반도체 메모리장치에서 상기 퓨즈들의 잘못된 절단에 따라 발생되는 불필요한 전류를 제거함.

3. 발명의 해결 방법의 요지

반도체 메모리장치의 퓨즈 상태 감지회로가, 전원전압 발생시 소정 구간 활성화되는 제1제어신호와 제1제어신호를 소정 지연한 후 활성화되는 제2제어신호를 발생하는 제어신호 발생기와, 제1전압과 퓨즈 사이에 연결되며 제2제어신호 발생시 온 스위칭되는 제1스위치와, 퓨즈와 제2전압 사이에 연결되며 제2제어신호 발생시 온 스위칭되는 제2스위치와, 퓨즈와 출력단 사이에 연결되어 퓨즈의 절단 상태의 감지신호를 출력하는 감지기로 구성된다.

4. 발명의 중요한 용도

퓨즈들을 사용하는 반도체 메모리장치에서 전원전압 압력 후 많은 전류가 흐르는 것을 방지하여 오동작을 방지함.

Description

반도체 메모리장치의 퓨즈 상태 감지회로

제1도는 종래의 반도체 메모리장치에서 퓨즈의 상태를 감지하는 회로의 구성도.

제2도는 제1도의 각 부 동작 특성을 도시하는 도면.

제3도는 본 발명에 따른 반도체 메모리장치에서 퓨즈의 상태를 감지하는 회로의 구성도.

제4도는 제3도 각 부의 동작 특성을 도시하는 도면.

본 발명은 반도체 메모리장치의 퓨즈 상태를 감지하는 회로에 관한 것으로, 특히 퓨즈의 상태를 감지할 시 불필요한 전류 소모를 억제할 수 있는 회로에 관한 것이다.

일반적으로 반도체 메모리장치에서 결함을 구제(repair)할 메모리셀을 프로그램하거나 또는 다양한 동작 모드 중 임의 모드를 지정하기 위하여 퓨즈(fuse)를 사용한다. 예를들면, 1개의 메모리셀을 지정하기 위하여 n개의 어드레스가 필요한 경우, n개의 퓨즈를 구비하고 결함을 구제하여야 할 메모리셀이 발견되면 해당하는 메모리셀의 어드레스를 상기 퓨즈를 이용하여 프로그램한다. 따라서 상기 퓨즈의 절단 여부가 결함을 구제하여야 할 메모리 셀의 어드레스 각 비트의 2진 상태(binary state)를 결정한다. 또한 상기 퓨즈들을 이용하여 동작 모드를 지정하는 경우, 사용되는 n개의 퓨즈는 2ⁿ개의 모드 중 해당하는 임의 모드를 지정할 수 있다. 따라서 반도체 메모리장치에서는 다양한 모드들을 지정하거나 또는 결함 메모리셀의 어드레스를 프로그래밍하기 위하여 매우 많은 퓨즈들을 구비하게 된다.

제1도는 메모리의 동작 모드를 선택하기 위하여 퓨즈의 상태를 감지하는 종래의 회로도로서, 본원출원인에 의해 미합중국에 특허출원하여 특허 허여된 특허4,996,672호에 개시되어있다. 먼저 모드활성화신호ΦME를 발생하는 제1a도의 구성을 살펴보면, 전원펄스ΦVCC는 입력하는 인버터 I11-I13은 상기 전원클럭ΦVCC를 반전 및 지연한다. 낸드게이트N11은 상기 전원클럭ΦVCC 및 상기 인버터I13을 출력을 입력하여 두 전원클럭을 부논리곱 출력한다. 인버터I14는 상기 낸드게이트N11의 출력을 반전출력하여 모드활성화신호ΦME로 발생한다. 또한 상기 모드활성화신호ΦME를 입력하여 모드선택클럭ΦM을 발생하는 제1b도의 구성을 살펴보면, 퓨즈F11은 전원전압Vcc와 노드A11 사이에 연결된다. 엔모오스트랜지스터M11은 노드A11과 접지전압Vss 사이에 연결되며 게이트전극이 상기 모드활성화신호ΦME에 연결된다. 인버터I15는 상기 노드A11과 노드A12 사이에 연결된다. 엔모오스트랜지스터M12는 상기 노드A11과 접지전압Vss 사이에 상기 엔모오스트랜지스터M11과 병렬 연결되며 게이트전극이 상기 노드A12에 연결된다. 상기 인버터I15와 엔모오스트랜지스터M12는 상기 노드A11의 출력을 반전 래치하는 기능을 수행한다. 인버터I16 및 인버터I17은 상기 노드A12에 직렬연결되어 모드선택클럭ΦM을 발생하는 수단이 된다.

제2도는 상기 제1a도 및 제2b도의 각 부 동작 특성을 도시하는 파형도이다.

상기 제1a도 및 제1b도의 구성에 의거 상기 제2도의 동작 파형을 참조하여 종래의 퓨즈 상태를 감지하는 동작을 살펴보면, 상기 퓨즈F11의 절단 여부에 따라 상기 모드선택클럭ΦM이 하이 또는 로우 논리 상태가 된다. 여기서 상기 모드선택클럭ΦM은 퓨즈의 사용 용도에 따라 프로그램되어 결함을 구제할 메모리셀의 어드레스 1 비트를 나타낼 수 있으며, 또한 임의 동작 모드의 활성화/비활성화 상태를 나타낼 수 있다.

먼저 퓨즈F11이 절단되지 않은 상태의 동작을 살펴보면, 제2도의 211과 같이 전원전압Vcc가 칩 내부에 최초로 인가되면 제2도의 212와 같이 전원클럭ΦVCC가 로우 논리 상태에서 하이 논리 상태로 활성화된다. 상기 전원클럭ΦVCC가 하이 논리상태로 입력되면 낸드게이트N11 및 인버터I14의 내부 지연 시간에 의해 지연된 후 제2도의 213과 같이 모드활성화신호ΦME가 하이 논리 신호로 활성화된다. 이때 상기 직렬연결되는 인버터I11-I13은 상기 모드활성화신호ΦME의 활성화주기를 결정하는 신호로서, 인버터I11-I13에 의해 설정된 지연주기가 종료되면 상기 낸드게이트N11에 의해 상기 모드활성화신호ΦME는 비활성화된다. 따라서 제3도의 213에 도시된 바와 같이 상기 모드활성화신호ΦME의 활성화 주기는 상기 인버터I11-I13의 지연 주기에 의해 설정된다. 상기와 같이 모드활성화신호ΦME가 하이 논리인 주기에서는 엔모오스트랜지스터M11이 턴온된다. 이때 상기 퓨즈F11은 절단되지 않은 상태이므로, 퓨즈F11 및 엔모오스트랜지스터M11을 통해 전류 통로가 형성된다. 이때 상기 퓨즈F11의 저항을 Rf1이라 하고 상기 앤모오스트랜지스터M11의 저항을 Rm1이라하면, 상기 노드A11의 전압은인 상태를 유지한다. 이후 상기 모드활성화신호ΦME가 제2도의 213과 같이 로우 논리로 비활성화되면, 상기 엔모오스트랜지스터M11이 오프되며 따라서 상기 노드A11은 상기 전원전압Vcc에 의해 상승되기 시작한다. 상기 노드A11의 전압이 제3도의 222와 같이 전원전압Vcc 레벨로 상승되면 노드A12의 상태는 상기 인버터I15에 의해 로우 논리상태가 되며 따라서 엔모오스트랜지스터M12는 오프 상태가 된다. 따라서 상기 노드A12에는 로우 논리상태가 래치되며, 결과적으로 모드선택클럭ΦM도 로우 논리 상태가 된다.

두 번째로 상기 퓨즈F11이 절단된 상태의 동작을 살펴보면, 상기 제2도의 213과 같이 모드활성화신호ΦME가 하이 논리인 주기에서는 엔모오스트랜지스터M11이 턴온된다. 이때 상기 퓨즈F11은 절단된 상태이므로, 상기 엔모오스트랜지스터M11을 통해 노드A11의 전위가 완전 방전되어 접지전압Vss 레벨이 된다. 이후 상기 모드활성화신호ΦME가 제2도의 213과 같이 로우 논리로 비활성화되면, 상기 엔모오스트랜지스터M11이 오프되며 상기 노드A11의 전위는 완전 방전된 상태이므로 로우 전위를 유지한다. 이때 제3도의 233과 같이 이 접지전압Vss 레벨이므로 노드A12의 상태는 상기 인버터I15에 의해 하이 논리 상태로 천이되며, 따라서 엔모오스트랜지스터M12는 온 상태가 되어 상기 노드A11의 전위를 접지전압Vss 레벨로 유지시킨다. 따라서 상기 노드A12에는 하이 논리상태가 래치되며, 결과적으로 모드선택클럭ΦM은 하이 논리 상태가 된다.

이때 상기 퓨즈F11의 절단 여부로 모드선택클럭ΦM의 상태를 결정하는데, 상기 퓨즈F11이 완전하게 절단되지 않은 경우, 제2도의 221과 같이 상기 모드활성화신호ΦME 구간에서 불필요한 전류 통로를 형성하게 된다. 즉, 상기 퓨즈F11이 완전하게 절단되지 않고 미세하게 연결된 경우, 사익 모드활성화신호ΦME가 활성화되면 상기 퓨즈F11 및 엔모오스트랜지스터M11을 통해 직류 전류의 통로가 형성된다. 이런 전류는 퓨즈들의 수에 비례하므로, 사용되는 퓨즈의 개수가 작다면 소자들의 동작에 거의 영향을 미치지 않지만 사용되는 퓨즈의 수가 많다면 매우 큰 전류가 흐르게 된다. 예를들어 퓨즈 당 0.1nA의 직류가 흐른다고 가정할 때, 1000개의 퓨즈를 사용하면 100mA의 큰 전류가 흐르게 된다. 따라서 사용되는 퓨즈의 수가 많은 시, 절단되지 않은 퓨즈로 인한 불필요한 전류에 의해 래치-업(latch-up)과 같은 오동작이 유발될 수 있다.

따라서 본 발명의 목적은 반도체 메모리장치에서 퓨즈의 상태를 감지할시 불필요한 전류의 통로를 제거할 수 있는 회로를 제공함에 있다.

본 발명의 다른 목적은 반도체 메모리장치에서 퓨즈의 상태를 감지하기 위한 모드 활성화시 전원전압Vcc와 퓨즈 간의 전류 통로를 차단하여 불필요한 전류의 흐름을 제거할 수 있는 회로를 제공함에 있다.

이러한 본 발명의 목적들을 달성하기 위하여, 반도체 메모리장치의 퓨즈상태 감지회로가, 전원전압 발생시 소정 구간 활성화되는 제1제어신호와 상기 제1제어신호를 소정 지연한 후 활성화되는 제2제어신호를 발생하는 제어신호 발생기와, 제1전압과 상기 퓨즈 사이에 연결되며 제2제어신호 발생시 온 스위칭되는 제1스위치와, 상기 퓨즈와 제2전압 사이에 연결되며 제2제어신호 발생시 온 스위칭되는 제2스위치와, 상기 퓨즈와 출력단 사이에 연결되어 상기 퓨즈의 절단 상태의 감지신호를 출력하는 감지기로 구성된 것을 특징으로 한다.

이하 본 발명의 바람직한 실시예가 첨부된 도면의 참조와 함께 상세히 설명될 것이다.

여기에서 사용되는 제1제어신호ΦVCC1이라는 용어는 전원전압Vcc 입력시 제1주기동안 발생되는 펄스 신호로서, 퓨즈의 상태를 감지하기 위한 초기 신호로서 사용되는 신호를 나타낸다. 제2제어신호ΦVCC2라는 용어는 상기 제1제어신호ΦVCC1 발생시 인에이블되고 소정 주기 동안 지연된 제1제어신호ΦVCC1 발생시 디스에이블되는 신호로 이 신호 주기 동안 상기 퓨즈와 전원전압Vcc 간의 통로를 차단하는 신호를 나타낸다.

제3a도는 본 발명에 따른 상기 제1제어신호ΦVCC1 및 제2제어신호ΦVCC2를 발생하는 구성으로서, 전원전압Vcc 입력시 상기 제1제어신호ΦVCC1이 제1주기동안 활성화되며, 인버터I31은 상기 제1제어신호ΦVCC1을 반전시킨다. 인버터I32-인버터I35는 상기 인버터I31의 출력을 지연시킨다. 이때 상기 인버터I32-인버터I35에 의해 지연되는 주기가 상기 제2주기가 된다. 낸드게이트 N31은 상기 인버터I31 및 인버터I35의 출력을 입력하여 부논리곱 출력한다. 상기 낸드게이트N31은 상기 제1제어신호ΦVCC1이 출력되는 시점에서 활성화되며 상기 지연된 제1제어신호ΦVCC1이 출력되는 시점에서 비활성화되는 제2제어신호ΦVCC2를 발생하는 기능을 수행한다. 제3b도는 상기 제1제어신호ΦVCC1 및 제2제어신호ΦVCC2에 의해 모드선택클럭ΦM을 발생하는 구성으로서, 피모오스트랜지스터M33은 전원전압Vcc와 노드A33 사이에 연결되며 게이트전극이 상기 제2제어신호ΦVCC2에 연결된다. 상기 피모오스트랜지스터M33은 제2스위칭 수단이 된다. 퓨즈F31은 상기 노드A33 및 노드A31 사이에 연결된다. 엔모오스트랜지스터M31은 노드A31과 접지전압Vss 사이에 연결되고 게이트전극이 제1제어신호ΦVCC1에 연결된다. 사이 엔모오스트랜지스터M31은 제1스위칭수단이 된다. 인버터I36은 상기 노드A31과 노드A32 사이에 연결된다. 엔모오스트랜지스터M32는 상기 노드A31과 접지전압Vss 사이에 상기 엔모오스트랜지스터M31과 병렬 연결되며 게이트전극이 상기 노드A32에 연결된다. 상기 인버터I36과 엔모오스트랜지스터M32는 상기 노드A31의 출력을 반전 래치하는 기능을 수행한다. 인버터I37 및 인버터I38은 상기 노드A32에 직렬연결되어 모드선택클럭ΦM을 발생하는 수단이 된다.

제4도는 상기 제3a도 및 제3b도의 각 구성요소들의 대한 동작 특성을 도시하고 있다.

상술한 제3a도 및 제3b도의 구성에 의거 본 발명을 제4도의 동작 파형도를 참조하여 살펴보면, 먼저 전원전압Vcc가 제4도의 411과 같이 입력되면 제4도의 412와 같이 제1주기를 갖는 제1제어신호ΦVCC1이 발생된다. 그리고 상기 제1제어신호ΦVCC1은 인버터I31에 의해 반전되어 /ΦVCC로 변환된 후 낸드게이트N31에 입력된다. 또한 상기 반전된 /ΦVCC1신호는 다단의 인버터I32-인버터I35를 통해 지연된 후 상기 낸드게이트N31의 또 다른 입력으로 인가된다. 이때 상기 인버터I32-인버터I35에 의해 지연되는 주기는 상기 제2제어신호ΦVCC2가 활성화되는 제2주기를 설정한다. 따라서 상기 낸드게이트N31은 제4도의 413과 같이 상기 제1제어신호ΦVCC1가 발생된 시점에서 활성화되고 상기 지연된 제1제어신호ΦVCC1가 제거되는 시점에서 비활성화되는 상기 제2제어신호ΦVCC2를 발생하게 된다.

먼저 퓨즈F31이 절단되지 않는 상태에서의 동작을 살펴보면, 상기 제4도의 412와 같이 제1제어신호ΦVCC1이 하이 논리 상태로 발생되고 제4도의 413과 같이 상기 제2제어신호ΦVCC2가 하이 논리상태로 발생되면, 엔모오스트랜지스터M31은 상기 제1제어신호ΦVCC1에 의해 턴온되고 피모오스트랜지스터M33은 상기 제2제어신호ΦVCC2에 의해 오프된다. 따라서 상기 피모오스트랜지스터M33에 전원전압Vcc와 퓨즈F31 사이의 통로가 차단되며, 상기 엔모오스트랜지스터M31의 턴온에 의해 상기 노드A31은 접지전압Vss와 연결된다. 그러므로 노드A31에 충전된 전하가 상기 엔모오스트랜지스터M31을 통해 방전된다. 상기 노드A31이 접지전압Vss 레벨이 되면 인버터I36에 의해 노드A32는 하이 전위가 되며, 이로인해 상기 엔모오스트랜지스터M32가 턴온되므로 상기 노드A31은 로우 전압 레벨 상태가 계속된다. 따라서 노드A32는 하이 논리 상태가 유지되며, 따라서 모드선택클럭ΦM은 하이 논리 상태가 된다. 이후 제1주기가 경과되어 상기 제1제어신호ΦVCC1은 제4도의 412와 같이 로우 논리 상태로 천이되므로 상기 엔모오스트랜지스터M31은 오프된다. 그러나 상기 제2제어신호ΦVCC2가 제4도의 413과 같이 하이 논리 상태를 유지하므로, 전원전압Vcc의 통로는 차단된 상태이다. 이런 상태는 상기 제2제어신호ΦVCC2가 하이 논리상태로 유지되는 제2주기 동안 계속된다.

상기 제2주기 경과 후 상기 제2제어신호ΦVCC2가 제4도의 413과 같이 로우 논리 상태로 천이되면, 상기 피모오스트랜지스터M33은 턴온된다. 그러면 상기 전원전압Vcc와 퓨즈F31이 연결되므로 노드A31에는 전원전압Vcc 레벨로 상승된다. 이때 상기 피모오스트랜지스터M33의 채널 저항은 상기 엔모오스트랜지스터M32의 채널 저항 보다 작게 설계한다. 따라서 상기 노드A31은 충전되기 시작되어 결국 전원전압Vcc 레벨로 상승되며, 상기 노드A31의 전위가 상승되면 인버터I36에 의해 노드A32는 로우 레벨로 반전된다. 그러면 상기 엔모오스트랜지스터M32는 오프된다. 따라서 상기 모드선택클럭ΦM은 로우 논리 신호로 출력된다. 이는 상기 퓨즈F31이 절단되지 않았음을 의미하는 신호가 된다.

상기한 바와 같이 퓨즈F31의 상태를 감지하는 동작을 수행할 시, 상기 엔모오스트랜지스터M31과 피모오스트랜지스터M33이 동시에 온되는 상태가 발생되지 않으므로, 상기 피모오스트랜지스터M33, 퓨즈F31 및 엔모오스트랜지스터M31을 경유하는 전류의 통로는 항상 차단되며, 따라서 DC 전류는 흐르지 않게 되며 다만 노드A31을 방전 또는 충전시키기 위한 AC 전류만 흐르게 된다.

두 번째로 상기 퓨즈F31이 절단되었을 시의 동작을 살펴보면, 상기 제4도의 412와 같이 제1제어신호ΦVCC1이 하이 논리 상태로 발생되고 제4도의 413과 같이 상기 제2제어신호ΦVCC2가 하이 논리상태로 발생되면, 상기한 바와 같이 엔모오스트랜지스터M31은 상기 제1제어신호ΦVCC1에 의해 턴온되고 피모오스트랜지스터M33은 상기 제2제어신호ΦVCC2에 의해 오프된다. 따라서 상기 노드A31에 충전된 전하가 상기 엔모오스트랜지스터M31을 통해 방전된다. 상기 노드A31이 접지전압Vss 레벨이 되면 인버터I36에 의해 노드A32는 하이 전위가 되며, 이로인해 상기 엔모오스트랜지스터M32가 턴온되므로 상기 노드A31은 로우 전압 레벨 상태가 계속된다. 이후 제1주기가 경과되어 상기 제1제어신호ΦVCC1은 제4도의 412와 같이 로우 논리 상태로 천이되므로 상기 엔모오스트랜지스터M31은 오프된다. 그러나 상기 제2제어신호ΦVCC2가 제4도의 413과 같이 하이 논리 상태를 유지하므로, 전원전압Vcc와 퓨즈F31은 차단된 상태이다. 이런 상태는 상기 제2제어신호ΦVCC2가 하이 논리상태로 유지되는 제2주기 동안 계속된다. 상기와 같은 동작은 퓨즈F31이 절단되지 않은 상태에서의 동작과 동일하게 진행된다.

상기 제2주기 경과 후 상기 제2제어신호ΦVCC2가 제4도의 413과 같이 로우 논리 상태로 천이되면, 상기 피모오스트랜지스터M33은 턴온된다. 그러면 상기 퓨즈F31이 절단된 상태이므로, 상기 피모오스트랜지스터M33의 온 상태에 관계없이 전원전압Vcc의 충전경로는 차단된 상태가 된다. 따라서 상기 노드A31은 접지전압Vss 레벨을 유지한다. 이때 상기 노드A31의 전위가 접지전압Vss 레벨로 유지되면 상기 인버터I36에 의해 노드A32는 하이 전압 레벨로 반전된다. 그러면 상기 엔모오스트랜지스터M32는 온된다. 따라서 상기 모드선택클럭ΦM은 하이 논리신호로 출력된다. 이는 상기 퓨즈F31이 절단되었음을 의미하는 신호가 된다. 따라서 상기한 바와 같이 모드 활성화 주기 동안 전원전압Vcc와 퓨즈F31의 연결을 차단하므로서, 퓨즈F31이 완전히 절단되지 않았을 경우에도 DC 전류의 통로가 형성되지 않음을 알 수 있다.

상술한 바와 같이 본 발명에 따르면, 메모리셀의 결함을 복구하거나 또는 동작 모드의 선택을 목적으로 퓨즈를 사용하는 반도체 메모리 장치에서 전원전압 입력 후 발생되는 DC 전류를 제거할 수 있으며, 이로인해 많은 수의 퓨즈를 사용하더라도 불필요하게 큰 전류가 흐르는 것을 차단할 수 있어 래치-업 등과 같은 칩의 오동작이 발생되지 않는다.

Claims (3)

1. 반도체 메모리장치의 퓨즈 상태 감지회로에 있어서, 전원전압 발생시 소정 구간 활성화되는 제1제어신호와, 상기 제1제어신호를 소정 지연한 후 활성화되는 제2제어신호를 발생하는 제어신호 발생기와, 제1전압과 상기 퓨즈 사이에 연결되며, 제2제어신호 발생시 온 스위칭되는 제1스위치와, 상기 퓨즈와 제2전압 사이에 연결되며, 제2제어신호 발생시 온 스위칭되는 제2스위치와, 상기 퓨즈와 출력단 사이에 연결되어 상기 퓨즈의 절단 상태의 감지신호를 출력하는 감지기로 구성되는 반도체 메모리장치의 퓨즈 상태 감지회로.
2. 제1항에 있어서, 상기 감지기가, 상기 퓨즈와 출력단 사이에 연결되는 인버터와, 상기 퓨즈와 제2전압 사이에 연결되고 제어단이 상기 출력단에 연결되는 모오스트랜지스터로 구성된 래치인 것을 특징으로 하는 반도체 메모리장치의 퓨즈 상태 감지회로.
3. 제2항에 있어서, 상기 제2스위치가 피모오스트랜지스터이고, 상기 제1스위치가 엔모오스트랜지스터이며, 상기 제1전압이 전원전압이고, 상기 제2전압이 접지전압인 것을 특징으로 하는 반도체 메모리장치의 퓨즈 상태 감지회로.