KR960039004A - 반도체 메모리장치의 퓨즈 상태 감지회로 - Google Patents

반도체 메모리장치의 퓨즈 상태 감지회로 Download PDF

Info

Publication number
KR960039004A
KR960039004A KR1019950008681A KR19950008681A KR960039004A KR 960039004 A KR960039004 A KR 960039004A KR 1019950008681 A KR1019950008681 A KR 1019950008681A KR 19950008681 A KR19950008681 A KR 19950008681A KR 960039004 A KR960039004 A KR 960039004A
Authority
KR
South Korea
Prior art keywords
fuse
voltage
switching means
control signal
semiconductor memory
Prior art date
Application number
KR1019950008681A
Other languages
English (en)
Other versions
KR0164378B1 (ko
Inventor
신충선
석용식
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950008681A priority Critical patent/KR0164378B1/ko
Publication of KR960039004A publication Critical patent/KR960039004A/ko
Application granted granted Critical
Publication of KR0164378B1 publication Critical patent/KR0164378B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/027—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in fuses
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/14—Implementation of control logic, e.g. test mode decoders

Landscapes

  • Static Random-Access Memory (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야
반도체 메모리 장치
2. 발명이 해결하려고 하는 기술적 과제
메모리셀의 결함 구제 및 동작 모드를 선택하기 위해 많은 수의 퓨즈들을 사용하는 반도체 메모리장치에서 상기 퓨즈중 절단되지 않은 퓨즈에 의해 발생되는 불필요한 전류를 제거함
3. 발명의 해결 방법의 요지
퓨즈의 절단 상태에 따라 동작을 제어하는 반도체 메모리장치에서, 제1전압과 퓨즈 사이에 연결되는 제2스위칭수단과, 퓨즈와 제2전압 사이에 연결되며, 모드활성화신호에 주기 동안 온 스위칭되는 제2스위칭수단과, 퓨즈와 출력단 사이에 연결되어 퓨즈의 절단 상태의 감지신호를 출력하는 수단을 구비하여 모드활성화펄스 입력시 제2스위칭수단이 오프되어 퓨즈와 전원전압의 통로를 차단하고, 모드활성화펄수 종료시 제2스위칭수단이 온되어 퓨즈의 절단 상태를 감지함
4. 발명의 중요한 용도
퓨즈들을 사용하는 반도체 메모리장치에서 전원전압 입력 후 많은 전류가 흐르는 것을 방지하여 오동작을 방지함

Description

반도체 메모리장치의 퓨즈 상태 감지회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3A도 및 제3B도는 본 발명에 따른 반도체 메모리장치에서 퓨즈의 상태를 감지하는 회로의 구성도.

Claims (8)

  1. 퓨즈의 절단 상태에 따라 동작을 제어하는 반도체 메모리장치에 있어서, 퓨즈와, 제1전압과 상기 퓨즈 사이에 연결되는 제2스위칭수단과, 상기 퓨즈와 제2전압 사이에 연결되며, 모드활성화신호에 주기 동안 온 스위칭되는 제2스위칭수단과, 상기 퓨즈와 출력단 사이에 연결되어 상기 퓨즈의 절단 상태의 감지신호를 출력하는 수단을 구비하며, 상기 모드활성화펄스 입력시 제2스위칭수단이 오프되어 퓨즈와 전원 전압의 통로를 차단하고, 모드활성화펄스 종료시 상기 제2스위칭수단이 온되어 상기 퓨즈의 절단 상태를 감지하는 것을 특징으로 하는 퓨즈 상태 감지회로.
  2. 제1항에 있어서, 상기 모드활성화펄스가 상기 제1전압 입력후 소정 주기동안 활성화되는 펄스신호인 것을 특징으로 하는 퓨즈 상태 감지회로.
  3. 제2항에 있어서, 상기 감지신호를 출력하는 수단이 상기 퓨즈와 출력단 사이에 연결되는 인버터와, 상기 퓨즈와 제2전압 사이에 연결되고 제어단이 상기 출력단에 연결되는 모오스트랜지스터로 구성된 래치인 것을 특징으로 하는 퓨즈 상태 감지회로.
  4. 제3항에 있어서, 상기 제2스위칭수단이 피모오스트랜지스터이고, 상기 제1스위칭수단이 엔모오스트랜지스터이며, 상기 제1전압이 전원전압이고, 상기 제2전압이 접지전압인 것을 특징으로 하는 퓨즈 상태 감지회로.
  5. 퓨즈의 절단 상태에 따라 동작을 제어하는 반도체 메모리장치에 있어서, 제1전압 입력시 제1주기의 제1제어신호를 발생하는 수단과, 상기 제1제어신호를 입력시 제2주기의 제2제어신호를 발생하는 수단과, 퓨즈와, 제1전압과 상기 퓨즈 사이에 연결되고 제어단이 상기 제2제어신호에 연결되는 제2스위칭수단과, 상기 퓨즈와 제2전압 사이에 연결되고 제어단이 상기 제1제어신호에 연결되는 제1스위칭수단과, 상기 퓨즈와 출력단 사이에 연결되어 상기 퓨즈의 절단 상태의 감지 신호를 출력하는 수단을 구비하여, 상기 제1스위칭수단 동작시 상기 제2스위칭수단의 동작을 차단하여 상기 퓨즈와 상기 제1전압의 통로를 차단하는 것을 특징으로 하는 퓨즈 상태 감지회로.
  6. 제5항에 있어서, 상기 제2제어신호를 발생하는 수단이, 상기 제1제어신호를 지연하는 수단과, 상기 제1제어신호 입력시 상기 제2제어신호를 활성화시키며 상기 지연된 제1제어신호 수신시 상기 제2제어신호를 비활성화시키는 수단으로 구성된 것을 특징으로 하는 퓨즈 상태 감지회로.
  7. 제6항에 있어서, 상기 감지신호를 출력하는 수단이 상기 퓨즈와 출력단 사이에 연결되는 인버터와, 상기 퓨즈와 제2전압 사이에 연결되고 제어단이 상기 출력단에 연결되는 모오스트랜지스터로 구성된 래치인 것을 특징으로 하는 퓨즈 상태 감지회로.
  8. 제7항에 있어서, 상기 제2스위칭수단이 피모오스트랜지스터이고, 상기 제1스위칭수단이 엔모오스트랜지스터이며, 상기 제1전압이 전원전압이고, 상기 제2전압이 접지전압인 것을 특징으로 하는 퓨즈 상태 감지회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개되는 것임.
KR1019950008681A 1995-04-13 1995-04-13 반도체 메모리장치의 퓨즈 상태 감지회로 KR0164378B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950008681A KR0164378B1 (ko) 1995-04-13 1995-04-13 반도체 메모리장치의 퓨즈 상태 감지회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950008681A KR0164378B1 (ko) 1995-04-13 1995-04-13 반도체 메모리장치의 퓨즈 상태 감지회로

Publications (2)

Publication Number Publication Date
KR960039004A true KR960039004A (ko) 1996-11-21
KR0164378B1 KR0164378B1 (ko) 1999-02-18

Family

ID=19412112

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950008681A KR0164378B1 (ko) 1995-04-13 1995-04-13 반도체 메모리장치의 퓨즈 상태 감지회로

Country Status (1)

Country Link
KR (1) KR0164378B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100481179B1 (ko) * 2002-09-10 2005-04-07 삼성전자주식회사 퓨즈를 구비한 회로 및 이를 이용한 반도체 장치
KR100487491B1 (ko) * 1997-08-26 2005-07-28 삼성전자주식회사 반도체메모리장치의리던던시선택회로
KR100505406B1 (ko) * 1999-06-28 2005-08-04 주식회사 하이닉스반도체 리페어 퓨즈 회로

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6400208B1 (en) * 2000-08-09 2002-06-04 Agere Systems Guardian Corp. On-chip trim link sensing and latching circuit for fuse links

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100487491B1 (ko) * 1997-08-26 2005-07-28 삼성전자주식회사 반도체메모리장치의리던던시선택회로
KR100505406B1 (ko) * 1999-06-28 2005-08-04 주식회사 하이닉스반도체 리페어 퓨즈 회로
KR100481179B1 (ko) * 2002-09-10 2005-04-07 삼성전자주식회사 퓨즈를 구비한 회로 및 이를 이용한 반도체 장치

Also Published As

Publication number Publication date
KR0164378B1 (ko) 1999-02-18

Similar Documents

Publication Publication Date Title
KR920005170A (ko) 전력 상승동안 금지된 테스트 모드의 진입을 가지는 반도체 메모리
KR930020453A (ko) 내부전원전압 발생회로
JPH10150354A (ja) 電力ｆｅｔ及び短絡認識部を有するスイツチ装置
KR960002354A (ko) 반도체 메모리 장치의 비트라인 센싱회로 및 그 방법
KR930011221A (ko) 사용자가 프로그램할 수 있는 집적회로 디바이스
CN109842102B (zh) 一种过载短路保护电路及装置
KR970055908A (ko) 파워 앰프 모듈 보호장치
KR910004652B1 (ko) Cmos 소자용 급증 전류 제거 장치 및 방법
KR960039004A (ko) 반도체 메모리장치의 퓨즈 상태 감지회로
KR930005029A (ko) 내부 전원 강압 회로
KR960038987A (ko) 반도체 메모리장치의 동작 모드 전환회로
KR930020443A (ko) 데이타 리텐션(dr)모드 컨트롤 회로
US5568342A (en) Apparatus and method for protecting an amplifier circuit
KR860009531A (ko) 무정전 전원장치의 단락보호방식
RU2000100274A (ru) Защита от выбросов в переходных процессах
KR960027317A (ko) 반도체 메모리장치의 데이타 출력 버퍼회로
GB2145593A (en) Self protecting solid state switch
KR900015424A (ko) 스위치 모드 전원회로
KR930024018A (ko) 반도체 장치
KR950030504A (ko) 밧데리 자동절체회로 및 그 제어방법
WO2003092024B1 (en) Circuit and method for preventing the generation of excessive high voltage
KR960026785A (ko) 반도체장치
JP2002135098A (ja) 短絡保護機能付きスイッチング回路及び半導体リレー
KR100397880B1 (ko) 디지털 회로
KR970069223A (ko) 저항 용접 제어 또는 감시 장치, 아크 용접 모니터 장치 및, 레이저 가공 제어 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050802

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee