JP2002135098A - 短絡保護機能付きスイッチング回路及び半導体リレー - Google Patents
短絡保護機能付きスイッチング回路及び半導体リレーInfo
- Publication number
- JP2002135098A JP2002135098A JP2000326271A JP2000326271A JP2002135098A JP 2002135098 A JP2002135098 A JP 2002135098A JP 2000326271 A JP2000326271 A JP 2000326271A JP 2000326271 A JP2000326271 A JP 2000326271A JP 2002135098 A JP2002135098 A JP 2002135098A
- Authority
- JP
- Japan
- Prior art keywords
- output
- mosfet
- overcurrent detection
- gate
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Control Of Voltage And Current In General (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】
【課題】短絡状態が継続した場合でも素子破壊を防ぐこ
とができる短絡機能付きスイッチング回路を提供するこ
とにある。 【解決手段】出力分流用ＭＯＳＦＥＴ１３は出力用ＭＯ
ＳＦＥＴ３に直列接続された過電流検知用抵抗２に対し
て並列に電流分流比調整用抵抗７を介して並列接続さ
れ、通常時には過電流検知用抵抗２に流れる電流を分流
し、過電流検知用ＭＯＳＦＥＴ１がオン状態になった際
にオフして、電流分流経路を遮断するようになってい
る。
とができる短絡機能付きスイッチング回路を提供するこ
とにある。 【解決手段】出力分流用ＭＯＳＦＥＴ１３は出力用ＭＯ
ＳＦＥＴ３に直列接続された過電流検知用抵抗２に対し
て並列に電流分流比調整用抵抗７を介して並列接続さ
れ、通常時には過電流検知用抵抗２に流れる電流を分流
し、過電流検知用ＭＯＳＦＥＴ１がオン状態になった際
にオフして、電流分流経路を遮断するようになってい
る。
Description
【０００１】
【発明の属する技術分野】本発明は、短絡保護機能の付
いたスイッチング回路及び半導体リレーに関する。
いたスイッチング回路及び半導体リレーに関する。
【０００２】
【従来の技術】従来の短絡保護機能のついたスイッチン
グ回路の一例を図５に示す。この従来例は入力信号が入
力端子Ｉ１、Ｉ２間に入ると出力用ＭＯＳＦＥＴ３のゲ
ート・ソース間が充電され、該出力用ＭＯＳＦＥＴ３は
オフ状態からオン状態へと移行し、スイッチング動作を
する。このスイッチング動作により出力端子Ｏ１，Ｏ２
間に出力側電源５を介して接続している出力側負荷４に
出力用ＭＯＳＦＥＴ３を通じて電源供給がされる。
グ回路の一例を図５に示す。この従来例は入力信号が入
力端子Ｉ１、Ｉ２間に入ると出力用ＭＯＳＦＥＴ３のゲ
ート・ソース間が充電され、該出力用ＭＯＳＦＥＴ３は
オフ状態からオン状態へと移行し、スイッチング動作を
する。このスイッチング動作により出力端子Ｏ１，Ｏ２
間に出力側電源５を介して接続している出力側負荷４に
出力用ＭＯＳＦＥＴ３を通じて電源供給がされる。
【０００３】ここで、従来例回路では、出力側負荷４と
出力側電源５との直列回路と出力用ＭＯＳＦＥＴ３と間
に過電流検知用抵抗２を直列挿入するとともに、過電流
検知用抵抗２の両端電圧が所定の電圧に達した際に前記
出力用ＭＯＳＦＥＴ３のゲート・ソース間に充電された
電荷を引き抜くように過電流検知用ＭＯＳＦＥＴ１を入
力端子Ｉ１、Ｉ２間に接続しており、出力側負荷４が短
絡して過電流が流れた場合、過電流検知用ＭＯＳＦＥＴ
１の働きにより出力側の電流を所定の値にまで制限させ
ることができるようになっている。つまり短絡保護機能
が備わっているのである。
出力側電源５との直列回路と出力用ＭＯＳＦＥＴ３と間
に過電流検知用抵抗２を直列挿入するとともに、過電流
検知用抵抗２の両端電圧が所定の電圧に達した際に前記
出力用ＭＯＳＦＥＴ３のゲート・ソース間に充電された
電荷を引き抜くように過電流検知用ＭＯＳＦＥＴ１を入
力端子Ｉ１、Ｉ２間に接続しており、出力側負荷４が短
絡して過電流が流れた場合、過電流検知用ＭＯＳＦＥＴ
１の働きにより出力側の電流を所定の値にまで制限させ
ることができるようになっている。つまり短絡保護機能
が備わっているのである。
【０００４】
【発明が解決しようとする課題】上記した従来の短絡保
護機能付きスイッチング回路は、出力側負荷４の短絡の
際に流れる過電流を所定の値にまで制限できるが、電流
制限状態であっても負荷短絡状態が継続している場合、
発熱によってＭＯＳＦＥＴ３などの素子が破壊してしま
う恐れがあった。
護機能付きスイッチング回路は、出力側負荷４の短絡の
際に流れる過電流を所定の値にまで制限できるが、電流
制限状態であっても負荷短絡状態が継続している場合、
発熱によってＭＯＳＦＥＴ３などの素子が破壊してしま
う恐れがあった。
【０００５】本発明は、上記の点に鑑みて為されたもの
で、その目的とするところは短絡状態が継続した場合で
も素子破壊を防ぐことができる短絡機能付きスイッチン
グ回路及び半導体リレーを提供することにある。
で、その目的とするところは短絡状態が継続した場合で
も素子破壊を防ぐことができる短絡機能付きスイッチン
グ回路及び半導体リレーを提供することにある。
【０００６】
【課題を解決するための手段】上記目的を達成するため
に、請求項１の発明では、出力側負荷と出力側電源との
直列回路に並列的に接続され、入力信号によりゲート・
ソース間が充電されオフ状態から、オン状態へと移行す
る出力用ＭＯＳＦＥＴと、該出力用ＭＯＳＦＥＴと前記
直列回路との間に直列挿入された過電流検知用抵抗の両
端電圧が所定電圧を越えることによって前記出力用ＭＯ
ＳＦＥＴのゲート・ソース間の電荷を放電させる過電流
検知用ＭＯＳＦＥＴと、抵抗を介して前記過電流検知用
抵抗に並列接続されるとももに、ゲート端子を前記過電
流検知用ＭＯＳＦＥＴのドレイン端子に接続した出力分
流用ＭＯＳＦＥＴとを備えたことを特徴とする。
に、請求項１の発明では、出力側負荷と出力側電源との
直列回路に並列的に接続され、入力信号によりゲート・
ソース間が充電されオフ状態から、オン状態へと移行す
る出力用ＭＯＳＦＥＴと、該出力用ＭＯＳＦＥＴと前記
直列回路との間に直列挿入された過電流検知用抵抗の両
端電圧が所定電圧を越えることによって前記出力用ＭＯ
ＳＦＥＴのゲート・ソース間の電荷を放電させる過電流
検知用ＭＯＳＦＥＴと、抵抗を介して前記過電流検知用
抵抗に並列接続されるとももに、ゲート端子を前記過電
流検知用ＭＯＳＦＥＴのドレイン端子に接続した出力分
流用ＭＯＳＦＥＴとを備えたことを特徴とする。
【０００７】請求項２の発明では、出力側負荷と出力側
電源との直列回路に並列的に接続され、入力信号により
ゲート・ソース間が充電されオフ状態から、オン状態へ
と移行する出力用ＭＯＳＦＥＴと、該出力用ＭＯＳＦＥ
Ｔと前記直列回路との間に直列挿入された過電流検知用
抵抗の両端電圧が所定電圧を越えることによって前記出
力用ＭＯＳＦＥＴのゲート・ソース間の電荷を放電させ
る過電流検知用ＭＯＳＦＥＴと、抵抗を介して前記過電
流検知用抵抗に並列接続されるとももに、ゲート端子を
前記過電流検知用ＭＯＳＦＥＴのゲート端子に接続した
ノーマルオン型の出力分流用ＭＯＳＦＥＴとを備えたこ
とを特徴とする。
電源との直列回路に並列的に接続され、入力信号により
ゲート・ソース間が充電されオフ状態から、オン状態へ
と移行する出力用ＭＯＳＦＥＴと、該出力用ＭＯＳＦＥ
Ｔと前記直列回路との間に直列挿入された過電流検知用
抵抗の両端電圧が所定電圧を越えることによって前記出
力用ＭＯＳＦＥＴのゲート・ソース間の電荷を放電させ
る過電流検知用ＭＯＳＦＥＴと、抵抗を介して前記過電
流検知用抵抗に並列接続されるとももに、ゲート端子を
前記過電流検知用ＭＯＳＦＥＴのゲート端子に接続した
ノーマルオン型の出力分流用ＭＯＳＦＥＴとを備えたこ
とを特徴とする。
【０００８】請求項３の発明では、出力側負荷と出力側
電源との直列回路に並列的に接続され、入力信号により
ゲート・ソース間が充電されオフ状態から、オン状態へ
と移行する出力用ＭＯＳＦＥＴと、該出力用ＭＯＳＦＥ
Ｔのゲート端子にゲート端子を共通接続するとともに、
過電流検知用抵抗を介して前記出力用ＭＯＳＦＥＴに並
列接続し、出力用ＭＯＳＦＥＴのオン・オフと同時オン
・オフするセンス用ＭＯＳＦＥＴと、前記過電流検知用
抵抗の両端電圧が所定電圧を越えることによって前記出
力用ＭＯＳＦＥＴのゲート・ソース間の電荷を放電させ
る過電流検知用ＭＯＳＦＥＴと、抵抗を介して前記過電
流検知用抵抗に並列接続されるとももに、ゲート端子を
前記過電流検知用ＭＯＳＦＥＴのドレイン端子に接続し
た出力分流用ＭＯＳＦＥＴとを備えたことを特徴とす
る。
電源との直列回路に並列的に接続され、入力信号により
ゲート・ソース間が充電されオフ状態から、オン状態へ
と移行する出力用ＭＯＳＦＥＴと、該出力用ＭＯＳＦＥ
Ｔのゲート端子にゲート端子を共通接続するとともに、
過電流検知用抵抗を介して前記出力用ＭＯＳＦＥＴに並
列接続し、出力用ＭＯＳＦＥＴのオン・オフと同時オン
・オフするセンス用ＭＯＳＦＥＴと、前記過電流検知用
抵抗の両端電圧が所定電圧を越えることによって前記出
力用ＭＯＳＦＥＴのゲート・ソース間の電荷を放電させ
る過電流検知用ＭＯＳＦＥＴと、抵抗を介して前記過電
流検知用抵抗に並列接続されるとももに、ゲート端子を
前記過電流検知用ＭＯＳＦＥＴのドレイン端子に接続し
た出力分流用ＭＯＳＦＥＴとを備えたことを特徴とす
る。
【０００９】請求項４の発明では、出力側負荷と出力側
電源との直列回路に並列的に接続され、入力信号により
ゲート・ソース間が充電されオフ状態から、オン状態へ
と移行する出力用ＭＯＳＦＥＴと、該出力用ＭＯＳＦＥ
Ｔのゲート端子にゲート端子を共通接続するとともに、
過電流検知用抵抗を介して前記出力用ＭＯＳＦＥＴに並
列接続し、出力用ＭＯＳＦＥＴのオン・オフと同時オン
・オフするセンス用ＭＯＳＦＥＴと、前記過電流検知用
抵抗の両端電圧が所定電圧を越えることによって前記出
力用ＭＯＳＦＥＴのゲート・ソース間の電荷を放電させ
る過電流検知用ＭＯＳＦＥＴと、抵抗を介して前記過電
流検知用抵抗に並列接続されるとももに、ゲート端子を
前記過電流検知用ＭＯＳＦＥＴのゲート端子に接続した
ノーマルオン型の出力分流用ＭＯＳＦＥＴとを備えたこ
とを特徴とする。
電源との直列回路に並列的に接続され、入力信号により
ゲート・ソース間が充電されオフ状態から、オン状態へ
と移行する出力用ＭＯＳＦＥＴと、該出力用ＭＯＳＦＥ
Ｔのゲート端子にゲート端子を共通接続するとともに、
過電流検知用抵抗を介して前記出力用ＭＯＳＦＥＴに並
列接続し、出力用ＭＯＳＦＥＴのオン・オフと同時オン
・オフするセンス用ＭＯＳＦＥＴと、前記過電流検知用
抵抗の両端電圧が所定電圧を越えることによって前記出
力用ＭＯＳＦＥＴのゲート・ソース間の電荷を放電させ
る過電流検知用ＭＯＳＦＥＴと、抵抗を介して前記過電
流検知用抵抗に並列接続されるとももに、ゲート端子を
前記過電流検知用ＭＯＳＦＥＴのゲート端子に接続した
ノーマルオン型の出力分流用ＭＯＳＦＥＴとを備えたこ
とを特徴とする。
【００１０】請求項５の発明では、請求項１乃至４の何
れかの短絡保護機能付きスイッチング回路と、リレー用
の入力信号に対応して光信号を発生する発光素子、前記
発光信号を受光して光起電力を発生するフォトダイオー
ドアレイ、該フォトダイオードアレイに並列接続され、
前記光起電力の発生消滅に合わせてインピーダンス状態
を変化させることにより出力電圧を変化させ、該出力電
圧を上記スイッチング回路の入力信号とする充放電制御
回路からなる信号入力部とを備えたことを特徴とする。
れかの短絡保護機能付きスイッチング回路と、リレー用
の入力信号に対応して光信号を発生する発光素子、前記
発光信号を受光して光起電力を発生するフォトダイオー
ドアレイ、該フォトダイオードアレイに並列接続され、
前記光起電力の発生消滅に合わせてインピーダンス状態
を変化させることにより出力電圧を変化させ、該出力電
圧を上記スイッチング回路の入力信号とする充放電制御
回路からなる信号入力部とを備えたことを特徴とする。
【００１１】
【発明の実施の形態】以下本発明を実施形態により説明
する。
する。
【００１２】（実施形態１）本実施形態は、図１に示す
ように、図５の従来例回路の構成に加えて、出力用ＭＯ
ＳＦＥＴ３に直列接続された過電流検知用抵抗２に対し
て並列に電流分流比調整用抵抗７を介して接続された出
力分流用ＭＯＳＦＥＴ６を備えた点に特徴があり、出力
分流用ＭＯＳＦＥＴ６によって通常時に出力分流用過電
流検知用抵抗２に流れる電流を分流し、過電流検知用Ｍ
ＯＳＦＥＴ１がオン状態になった際に出力分流用ＭＯＳ
ＦＥＴ６をオフさせて電流分流経路を遮断させるように
なっている。
ように、図５の従来例回路の構成に加えて、出力用ＭＯ
ＳＦＥＴ３に直列接続された過電流検知用抵抗２に対し
て並列に電流分流比調整用抵抗７を介して接続された出
力分流用ＭＯＳＦＥＴ６を備えた点に特徴があり、出力
分流用ＭＯＳＦＥＴ６によって通常時に出力分流用過電
流検知用抵抗２に流れる電流を分流し、過電流検知用Ｍ
ＯＳＦＥＴ１がオン状態になった際に出力分流用ＭＯＳ
ＦＥＴ６をオフさせて電流分流経路を遮断させるように
なっている。
【００１３】電流分流比調整用抵抗７は、過電流検知用
抵抗２に流れる電流と前記電流分流経路に流れる電流と
の比を決める抵抗である。
抵抗２に流れる電流と前記電流分流経路に流れる電流と
の比を決める抵抗である。
【００１４】而して今入力端子Ｉ１、Ｉ２に入力信号が
入ると、前記出力用ＭＯＳＦＥＴ３及び出力分流用ＭＯ
ＳＦＥＴ６がオフ状態からオン状態となり、出力用ＭＯ
ＳＦＥＴ３に電流が流れ始め、その電流は電流分流比調
整用抵抗７を介した前記出力分流用ＭＯＳＦＥＴ６によ
る電流分流経路と、過電流検知用抵抗２へと流れてい
く。ここで出力分流用ＭＯＳＦＥＴ６がオン動作するし
きい値は、入力端子Ｉ１，Ｉ２に入力信号が入った時に
前記出力用ＭＯＳＦＥＴ３がオン状態になるよりも速く
オン状態になるように設定してある。
入ると、前記出力用ＭＯＳＦＥＴ３及び出力分流用ＭＯ
ＳＦＥＴ６がオフ状態からオン状態となり、出力用ＭＯ
ＳＦＥＴ３に電流が流れ始め、その電流は電流分流比調
整用抵抗７を介した前記出力分流用ＭＯＳＦＥＴ６によ
る電流分流経路と、過電流検知用抵抗２へと流れてい
く。ここで出力分流用ＭＯＳＦＥＴ６がオン動作するし
きい値は、入力端子Ｉ１，Ｉ２に入力信号が入った時に
前記出力用ＭＯＳＦＥＴ３がオン状態になるよりも速く
オン状態になるように設定してある。
【００１５】また、過電流検知用ＭＯＳＦＥＴ１のオン
動作するしきい値は前記出力用ＭＯＳＦＥＴ３に所定以
上の電流（過電流）が流れた際に過電流検知用抵抗２に
流れる電流とその抵抗値との積の電圧でオン状態になる
ように設定されている。
動作するしきい値は前記出力用ＭＯＳＦＥＴ３に所定以
上の電流（過電流）が流れた際に過電流検知用抵抗２に
流れる電流とその抵抗値との積の電圧でオン状態になる
ように設定されている。
【００１６】尚過電流検知用抵抗２に流れる電流と電流
分流経路に流れる電流との比は過電流検知用抵抗２と電
流分流比調整用抵抗７との抵抗値の比によって略決ま
る。
分流経路に流れる電流との比は過電流検知用抵抗２と電
流分流比調整用抵抗７との抵抗値の比によって略決ま
る。
【００１７】さて出力端子Ｏ１，Ｏ２間がオン状態で、
負荷短絡が生じ該出力端子Ｏ１，Ｏ２間に過電流が流れ
ると、つまり出力用ＭＯＳＦＥＴ３に過電流が流れると
そのソース端子側に直列接続された過電流検知用抵抗２
側にも出力用ＭＯＳＦＥＴ３に定格電流が流れていたと
き以上の電流が流れ、その電流値と抵抗値との積である
電圧により過電流検知用ＭＯＳＦＥＴ１はオフ状態から
オン状態へと移行し、出力用ＭＯＳＦＥＴ３のゲート・
ソース間に蓄えられていた電荷を引き抜いて放電させ
る。この放電により出力端子Ｏ１，Ｏ２間に流れる電流
を制限することができる。
負荷短絡が生じ該出力端子Ｏ１，Ｏ２間に過電流が流れ
ると、つまり出力用ＭＯＳＦＥＴ３に過電流が流れると
そのソース端子側に直列接続された過電流検知用抵抗２
側にも出力用ＭＯＳＦＥＴ３に定格電流が流れていたと
き以上の電流が流れ、その電流値と抵抗値との積である
電圧により過電流検知用ＭＯＳＦＥＴ１はオフ状態から
オン状態へと移行し、出力用ＭＯＳＦＥＴ３のゲート・
ソース間に蓄えられていた電荷を引き抜いて放電させ
る。この放電により出力端子Ｏ１，Ｏ２間に流れる電流
を制限することができる。
【００１８】一方、前記過電流検知用ＭＯＳＦＥＴ１が
オフ状態からオン状態へと移行した際、出力分流用ＭＯ
ＳＦＥＴ６のゲート端子は低電位となるため、出力分流
用ＭＯＳＦＥＴ６はオン状態からオフ状態に移行し、電
流分流経路が遮断されることになる。これによって、こ
れまで電流分流経路で分流されていた電流の全てが過電
流検知用抵抗２へ流れるため、この電流値と抵抗値との
積である電圧はさらに高くなり出力用ＭＯＳＦＥＴ３の
ゲート・ソース間に蓄えられている電荷を再び引き抜
き、出力端子Ｏ１，Ｏ２間に流れる電流をより低減させ
ることが可能となる。
オフ状態からオン状態へと移行した際、出力分流用ＭＯ
ＳＦＥＴ６のゲート端子は低電位となるため、出力分流
用ＭＯＳＦＥＴ６はオン状態からオフ状態に移行し、電
流分流経路が遮断されることになる。これによって、こ
れまで電流分流経路で分流されていた電流の全てが過電
流検知用抵抗２へ流れるため、この電流値と抵抗値との
積である電圧はさらに高くなり出力用ＭＯＳＦＥＴ３の
ゲート・ソース間に蓄えられている電荷を再び引き抜
き、出力端子Ｏ１，Ｏ２間に流れる電流をより低減させ
ることが可能となる。
【００１９】以上のような負荷短絡時の動作によって本
実施形態では、出力側の負荷短絡状態が継続的に続いて
も素子が破壊されてしまうことを防ぐことができるので
ある。 （実施形態２）実施形態１では、出力分流用ＭＯＳＦＥ
Ｔとしてノーマリオフ型のＭＯＳＦＥＴを用いていた
が、本実施形態では、図２に示すようにノーマリーオン
型のＭＯＳＦＥＴを出力分流用ＭＯＳＦＥＴ８に用い、
該出力分流用ＭＯＳＦＥＴ８のゲート端子を過電流検知
用ＭＯＳＦＥＴ１のゲート端子と共通にした点に特徴が
ある。
実施形態では、出力側の負荷短絡状態が継続的に続いて
も素子が破壊されてしまうことを防ぐことができるので
ある。 （実施形態２）実施形態１では、出力分流用ＭＯＳＦＥ
Ｔとしてノーマリオフ型のＭＯＳＦＥＴを用いていた
が、本実施形態では、図２に示すようにノーマリーオン
型のＭＯＳＦＥＴを出力分流用ＭＯＳＦＥＴ８に用い、
該出力分流用ＭＯＳＦＥＴ８のゲート端子を過電流検知
用ＭＯＳＦＥＴ１のゲート端子と共通にした点に特徴が
ある。
【００２０】尚その他の構成は実施形態１と同じである
から実施形態１の構成要素と同じ構成要素には同じ符号
を付して説明は省略する。
から実施形態１の構成要素と同じ構成要素には同じ符号
を付して説明は省略する。
【００２１】而して本実施形態では、前記出力分流用Ｍ
ＯＳＦＥＴ８は出力用ＭＯＳＦＥＴ３がオフ状態からオ
ン状態になるよりも以前にオン状態であるため、そのた
めのしきい値設計は必要なくなり、かつ電流制限動作に
おいて実施形態１と同様の効果が得られる。尚この出力
分流用ＭＯＳＦＥＴ８のオフは過電流検知用抵抗２の両
端電圧が所定以上、つまり過電流検知用ＭＯＳＦＥＴ１
がオンとなる電圧と同じ電圧で設定される。 （実施形態３）本実施形態は、出力用ＭＯＳＦＥＴ３に
センス用ＭＯＳＦＥＴ９を並列接続し、このセンス用Ｍ
ＯＳＦＥＴ９のソース端子側に過電流検知用抵抗２，過
電流検知用ＭＯＳＦＥＴ１，電流分流比調整用抵抗７及
び出力分流用ＭＯＳＦＥＴ６からなる短絡保護機能の回
路を設けた点に特徴がある。
ＯＳＦＥＴ８は出力用ＭＯＳＦＥＴ３がオフ状態からオ
ン状態になるよりも以前にオン状態であるため、そのた
めのしきい値設計は必要なくなり、かつ電流制限動作に
おいて実施形態１と同様の効果が得られる。尚この出力
分流用ＭＯＳＦＥＴ８のオフは過電流検知用抵抗２の両
端電圧が所定以上、つまり過電流検知用ＭＯＳＦＥＴ１
がオンとなる電圧と同じ電圧で設定される。 （実施形態３）本実施形態は、出力用ＭＯＳＦＥＴ３に
センス用ＭＯＳＦＥＴ９を並列接続し、このセンス用Ｍ
ＯＳＦＥＴ９のソース端子側に過電流検知用抵抗２，過
電流検知用ＭＯＳＦＥＴ１，電流分流比調整用抵抗７及
び出力分流用ＭＯＳＦＥＴ６からなる短絡保護機能の回
路を設けた点に特徴がある。
【００２２】これによって、本実施形態では、入力信号
によって並列的に接続したＭＯＳＦＥＴ３、９がオン動
作することになり、出力端子Ｏ１，Ｏ２間におけるオン
抵抗を低減させることができる。
によって並列的に接続したＭＯＳＦＥＴ３、９がオン動
作することになり、出力端子Ｏ１，Ｏ２間におけるオン
抵抗を低減させることができる。
【００２３】尚その他の構成は実施形態１と同じである
から実施形態１の構成要素と同じ構成要素には同じ符号
を付して説明は省略する。
から実施形態１の構成要素と同じ構成要素には同じ符号
を付して説明は省略する。
【００２４】また本実施形態のセンス用ＭＯＳＦＥＴ９
と出力用ＭＯＳＦＥＴ３の並列構成を実施形態２の構成
に採用しても勿論良い。 （実施形態４）本実施形態は、実施形態１の回路を半導
体リレーに用いたものである。
と出力用ＭＯＳＦＥＴ３の並列構成を実施形態２の構成
に採用しても勿論良い。 （実施形態４）本実施形態は、実施形態１の回路を半導
体リレーに用いたものである。
【００２５】つまり、半導体リレーとしてスイッチング
回路の入力端子Ｉ１、Ｉ２間に信号入力部を接続してあ
る。この信号入力部は図４に示すように信号入力端子Ｉ
３，Ｉ４に発光素子として発光ダイオード１０を接続
し、信号入力端子Ｉ３，４に入力するリレー用の入力信
号を一旦発光ダイオード１０により光信号へと変換する
ようになっている。
回路の入力端子Ｉ１、Ｉ２間に信号入力部を接続してあ
る。この信号入力部は図４に示すように信号入力端子Ｉ
３，Ｉ４に発光素子として発光ダイオード１０を接続
し、信号入力端子Ｉ３，４に入力するリレー用の入力信
号を一旦発光ダイオード１０により光信号へと変換する
ようになっている。
【００２６】そしてこの変換された光信号をフォトダイ
オードアレイ１１によって光起電力へと再変換し、この
光起電力の発生消滅に合わせてインピーダンス状態が変
化し、その変化に応じて出力電圧を変化させる、電荷の
充放電制御回路１２を通じてスイッチング回路の入力端
子Ｉ１、Ｉ２に信号としての電圧を入力させるようにな
っている。
オードアレイ１１によって光起電力へと再変換し、この
光起電力の発生消滅に合わせてインピーダンス状態が変
化し、その変化に応じて出力電圧を変化させる、電荷の
充放電制御回路１２を通じてスイッチング回路の入力端
子Ｉ１、Ｉ２に信号としての電圧を入力させるようにな
っている。
【００２７】而して信号入力端子Ｉ３、Ｉ４にリレー用
の入力信号が入力して入力電流が流れると光結合方式で
絶縁分離されたフォトダイオードアレイ１１の両端に光
起電力が発生し、該光起電力は充放電制御回路１２を高
インピーダンス状態にし、これによってスイッチング回
路の入力端子Ｉ１，Ｉ２間に電圧が入力信号として印加
され、以後の動作は実施形態１の回路と同様となる。
の入力信号が入力して入力電流が流れると光結合方式で
絶縁分離されたフォトダイオードアレイ１１の両端に光
起電力が発生し、該光起電力は充放電制御回路１２を高
インピーダンス状態にし、これによってスイッチング回
路の入力端子Ｉ１，Ｉ２間に電圧が入力信号として印加
され、以後の動作は実施形態１の回路と同様となる。
【００２８】一方、信号入力端子Ｉ３、Ｉ４への前記入
力電流が遮断された際は、発光素子１０の光信号が消滅
することからフォトダイオードアレイ１１による光起電
力も消滅し、充放電制御回路１２は低インピーダンス状
態になり、これによってスイッチング回路の入力端子Ｉ
１，Ｉ２には電圧が印加されなくなる。
力電流が遮断された際は、発光素子１０の光信号が消滅
することからフォトダイオードアレイ１１による光起電
力も消滅し、充放電制御回路１２は低インピーダンス状
態になり、これによってスイッチング回路の入力端子Ｉ
１，Ｉ２には電圧が印加されなくなる。
【００２９】本実施形態は継続的な負荷短絡が起きても
素子破壊を防止できる保護機能を備えた付加価値の高い
半導体リレーを実現することができる。
素子破壊を防止できる保護機能を備えた付加価値の高い
半導体リレーを実現することができる。
【００３０】尚スイッチング回路としては実施形態２、
３の回路でも良い。
３の回路でも良い。
【００３１】
【発明の効果】請求項１の発明は、出力側負荷と出力側
電源との直列回路に並列的に接続され、入力信号により
ゲート・ソース間が充電されオフ状態から、オン状態へ
と移行する出力用ＭＯＳＦＥＴと、該出力用ＭＯＳＦＥ
Ｔと前記直列回路との間に直列挿入された過電流検知用
抵抗の両端電圧が所定電圧を越えることによって前記出
力用ＭＯＳＦＥＴのゲート・ソース間の電荷を放電させ
る過電流検知用ＭＯＳＦＥＴと、抵抗を介して前記過電
流検知用抵抗に並列接続されるとももに、ゲート端子を
前記過電流検知用ＭＯＳＦＥＴのドレイン端子に接続し
た出力分流用ＭＯＳＦＥＴとを備えたので、過電流検知
用抵抗に対し並列に電流分流経路を出力分流用ＭＯＳＦ
ＥＴによって形成できて通常前記過電流検知用抵抗に流
れる電流を少なくし、また負荷短絡によって過電流検知
用ＭＯＳＦＥＴによる電流制限動作が働いた際に、出力
分流用ＭＯＳＦＥＴをオフさせて電流分流経路を遮断さ
せることによって出力用ＭＯＳＦＥＴのゲート・ソース
間の電荷を更に引き抜いて出力用ＭＯＳＦＥＴに流れる
電流をより低減させることができ、そのため短絡状態が
継続した場合でも素子破壊を防ぐことができるという効
果がある。
電源との直列回路に並列的に接続され、入力信号により
ゲート・ソース間が充電されオフ状態から、オン状態へ
と移行する出力用ＭＯＳＦＥＴと、該出力用ＭＯＳＦＥ
Ｔと前記直列回路との間に直列挿入された過電流検知用
抵抗の両端電圧が所定電圧を越えることによって前記出
力用ＭＯＳＦＥＴのゲート・ソース間の電荷を放電させ
る過電流検知用ＭＯＳＦＥＴと、抵抗を介して前記過電
流検知用抵抗に並列接続されるとももに、ゲート端子を
前記過電流検知用ＭＯＳＦＥＴのドレイン端子に接続し
た出力分流用ＭＯＳＦＥＴとを備えたので、過電流検知
用抵抗に対し並列に電流分流経路を出力分流用ＭＯＳＦ
ＥＴによって形成できて通常前記過電流検知用抵抗に流
れる電流を少なくし、また負荷短絡によって過電流検知
用ＭＯＳＦＥＴによる電流制限動作が働いた際に、出力
分流用ＭＯＳＦＥＴをオフさせて電流分流経路を遮断さ
せることによって出力用ＭＯＳＦＥＴのゲート・ソース
間の電荷を更に引き抜いて出力用ＭＯＳＦＥＴに流れる
電流をより低減させることができ、そのため短絡状態が
継続した場合でも素子破壊を防ぐことができるという効
果がある。
【００３２】請求項２の発明は、出力側負荷と出力側電
源との直列回路に並列的に接続され、入力信号によりゲ
ート・ソース間が充電されオフ状態から、オン状態へと
移行する出力用ＭＯＳＦＥＴと、該出力用ＭＯＳＦＥＴ
と前記直列回路との間に直列挿入された過電流検知用抵
抗の両端電圧が所定電圧を越えることによって前記出力
用ＭＯＳＦＥＴのゲート・ソース間の電荷を放電させる
過電流検知用ＭＯＳＦＥＴと、抵抗を介して前記過電流
検知用抵抗に並列接続されるとももに、ゲート端子を前
記過電流検知用ＭＯＳＦＥＴのゲート端子に接続したノ
ーマルオン型の出力分流用ＭＯＳＦＥＴとを備えたの
で、請求項１の発明の効果に加えて、入力信号によって
出力用ＭＯＳＦＥＴがオフ状態からオン状態となる前か
ら出力分流用ＭＯＳＦＥＴがオン状態であることによ
り、出力分流用ＭＯＳＦＥＴをオン動作せるための閾値
の設計が不要となるという効果がある。
源との直列回路に並列的に接続され、入力信号によりゲ
ート・ソース間が充電されオフ状態から、オン状態へと
移行する出力用ＭＯＳＦＥＴと、該出力用ＭＯＳＦＥＴ
と前記直列回路との間に直列挿入された過電流検知用抵
抗の両端電圧が所定電圧を越えることによって前記出力
用ＭＯＳＦＥＴのゲート・ソース間の電荷を放電させる
過電流検知用ＭＯＳＦＥＴと、抵抗を介して前記過電流
検知用抵抗に並列接続されるとももに、ゲート端子を前
記過電流検知用ＭＯＳＦＥＴのゲート端子に接続したノ
ーマルオン型の出力分流用ＭＯＳＦＥＴとを備えたの
で、請求項１の発明の効果に加えて、入力信号によって
出力用ＭＯＳＦＥＴがオフ状態からオン状態となる前か
ら出力分流用ＭＯＳＦＥＴがオン状態であることによ
り、出力分流用ＭＯＳＦＥＴをオン動作せるための閾値
の設計が不要となるという効果がある。
【００３３】請求項４の発明は、出力側負荷と出力側電
源との直列回路に並列的に接続され、入力信号によりゲ
ート・ソース間が充電されオフ状態から、オン状態へと
移行する出力用ＭＯＳＦＥＴと、該出力用ＭＯＳＦＥＴ
のゲート端子にゲート端子を共通接続するとともに、過
電流検知用抵抗を介して前記出力用ＭＯＳＦＥＴに並列
接続し、出力用ＭＯＳＦＥＴのオン・オフと同時オン・
オフするセンス用ＭＯＳＦＥＴと、前記過電流検知用抵
抗の両端電圧が所定電圧を越えることによって前記出力
用ＭＯＳＦＥＴのゲート・ソース間の電荷を放電させる
過電流検知用ＭＯＳＦＥＴと、抵抗を介して前記過電流
検知用抵抗に並列接続されるとももに、ゲート端子を前
記過電流検知用ＭＯＳＦＥＴのドレイン端子に接続した
出力分流用ＭＯＳＦＥＴとを備えたので、請求項１の発
明の効果と同様の効果が有る上に、出力側負荷と出力側
電源との直列回路が接続される出力端子間のオン抵抗を
低減できる効果がある。
源との直列回路に並列的に接続され、入力信号によりゲ
ート・ソース間が充電されオフ状態から、オン状態へと
移行する出力用ＭＯＳＦＥＴと、該出力用ＭＯＳＦＥＴ
のゲート端子にゲート端子を共通接続するとともに、過
電流検知用抵抗を介して前記出力用ＭＯＳＦＥＴに並列
接続し、出力用ＭＯＳＦＥＴのオン・オフと同時オン・
オフするセンス用ＭＯＳＦＥＴと、前記過電流検知用抵
抗の両端電圧が所定電圧を越えることによって前記出力
用ＭＯＳＦＥＴのゲート・ソース間の電荷を放電させる
過電流検知用ＭＯＳＦＥＴと、抵抗を介して前記過電流
検知用抵抗に並列接続されるとももに、ゲート端子を前
記過電流検知用ＭＯＳＦＥＴのドレイン端子に接続した
出力分流用ＭＯＳＦＥＴとを備えたので、請求項１の発
明の効果と同様の効果が有る上に、出力側負荷と出力側
電源との直列回路が接続される出力端子間のオン抵抗を
低減できる効果がある。
【００３４】請求項４の発明は、出力側負荷と出力側電
源との直列回路に並列的に接続され、入力信号によりゲ
ート・ソース間が充電されオフ状態から、オン状態へと
移行する出力用ＭＯＳＦＥＴと、該出力用ＭＯＳＦＥＴ
のゲート端子にゲート端子を共通接続するとともに、過
電流検知用抵抗を介して前記出力用ＭＯＳＦＥＴに並列
接続し、出力用ＭＯＳＦＥＴのオン・オフと同時オン・
オフするセンス用ＭＯＳＦＥＴと、前記過電流検知用抵
抗の両端電圧が所定電圧を越えることによって前記出力
用ＭＯＳＦＥＴのゲート・ソース間の電荷を放電させる
過電流検知用ＭＯＳＦＥＴと、抵抗を介して前記過電流
検知用抵抗に並列接続されるとももに、ゲート端子を前
記過電流検知用ＭＯＳＦＥＴのゲート端子に接続したノ
ーマルオン型の出力分流用ＭＯＳＦＥＴとを備えたの
で、請求項２の発明と同様の効果が有る上に、出力側負
荷と出力側電源との直列回路が接続される出力端子間の
オン抵抗を低減できる効果がある。
源との直列回路に並列的に接続され、入力信号によりゲ
ート・ソース間が充電されオフ状態から、オン状態へと
移行する出力用ＭＯＳＦＥＴと、該出力用ＭＯＳＦＥＴ
のゲート端子にゲート端子を共通接続するとともに、過
電流検知用抵抗を介して前記出力用ＭＯＳＦＥＴに並列
接続し、出力用ＭＯＳＦＥＴのオン・オフと同時オン・
オフするセンス用ＭＯＳＦＥＴと、前記過電流検知用抵
抗の両端電圧が所定電圧を越えることによって前記出力
用ＭＯＳＦＥＴのゲート・ソース間の電荷を放電させる
過電流検知用ＭＯＳＦＥＴと、抵抗を介して前記過電流
検知用抵抗に並列接続されるとももに、ゲート端子を前
記過電流検知用ＭＯＳＦＥＴのゲート端子に接続したノ
ーマルオン型の出力分流用ＭＯＳＦＥＴとを備えたの
で、請求項２の発明と同様の効果が有る上に、出力側負
荷と出力側電源との直列回路が接続される出力端子間の
オン抵抗を低減できる効果がある。
【００３５】請求項５の発明では、請求項１乃至４の何
れかの短絡保護機能付きスイッチング回路と、リレー用
の入力信号に対応して光信号を発生する発光素子、前記
発光信号を受光して光起電力を発生するフォトダイオー
ドアレイ、該フォトダイオードアレイに並列接続され、
前記光起電力の発生消滅に合わせてインピーダンス状態
を変化させることにより出力電圧を変化させ、該出力電
圧を上記スイッチング回路の入力信号とする充放電制御
回路からなる信号入力部とを備えたので、請求項１乃至
４の発明の何れかの短絡保護機能を生かせた、付加価値
の高い半導体リレーを実現できるという効果がある。
れかの短絡保護機能付きスイッチング回路と、リレー用
の入力信号に対応して光信号を発生する発光素子、前記
発光信号を受光して光起電力を発生するフォトダイオー
ドアレイ、該フォトダイオードアレイに並列接続され、
前記光起電力の発生消滅に合わせてインピーダンス状態
を変化させることにより出力電圧を変化させ、該出力電
圧を上記スイッチング回路の入力信号とする充放電制御
回路からなる信号入力部とを備えたので、請求項１乃至
４の発明の何れかの短絡保護機能を生かせた、付加価値
の高い半導体リレーを実現できるという効果がある。
【図１】本発明の実施形態１の短絡保護機能付きスイッ
チング回路の回路図である。
チング回路の回路図である。
【図２】本発明の実施形態２の短絡保護機能付きスイッ
チング回路の回路図である。
チング回路の回路図である。
【図３】本発明の実施形態３の短絡保護機能付きスイッ
チング回路の回路図である。
チング回路の回路図である。
【図４】本発明の実施形態４の半導体リレーの回路図で
ある。
ある。
【図５】従来の短絡保護機能付きスイッチング回路の回
路図である。
路図である。
１ 過電流検知用ＭＯＳＦＥＴ ２ 過電流検知用抵抗 ３ 出力用ＭＯＳＦＥＴ ４ 出力側負荷 ５ 出力側電源 ６ 出力分流用ＭＯＳＦＥＴ ７ 電流分流比調整用抵抗
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5G004 AA04 AB02 BA03 DA02 DC13 EA01 5H410 BB01 BB05 CC02 DD02 EA11 EA32 EB14 EB37 FF05 FF25 LL13 LL15 LL20 5J055 AX34 AX64 BX16 CX00 DX13 DX15 DX16 DX22 DX55 DX73 EX30 EY01 EY14 EY21 EY28 FX04 FX09 FX13 FX32 FX37 GX01
Claims (5)
- 【請求項１】出力側負荷と出力側電源との直列回路に並
列的に接続され、入力信号によりゲート・ソース間が充
電されオフ状態から、オン状態へと移行する出力用ＭＯ
ＳＦＥＴと、該出力用ＭＯＳＦＥＴと前記直列回路との
間に直列挿入された過電流検知用抵抗の両端電圧が所定
電圧を越えることによって前記出力用ＭＯＳＦＥＴのゲ
ート・ソース間の電荷を放電させる過電流検知用ＭＯＳ
ＦＥＴと、抵抗を介して前記過電流検知用抵抗に並列接
続されるとももに、ゲート端子を前記過電流検知用ＭＯ
ＳＦＥＴのドレイン端子に接続した出力分流用ＭＯＳＦ
ＥＴとを備えたことを特徴とする短絡保護機能付きスイ
ッチング回路。 - 【請求項２】出力側負荷と出力側電源との直列回路に並
列的に接続され、入力信号によりゲート・ソース間が充
電されオフ状態から、オン状態へと移行する出力用ＭＯ
ＳＦＥＴと、該出力用ＭＯＳＦＥＴと前記直列回路との
間に直列挿入された過電流検知用抵抗の両端電圧が所定
電圧を越えることによって前記出力用ＭＯＳＦＥＴのゲ
ート・ソース間の電荷を放電させる過電流検知用ＭＯＳ
ＦＥＴと、抵抗を介して前記過電流検知用抵抗に並列接
続されるとももに、ゲート端子を前記過電流検知用ＭＯ
ＳＦＥＴのゲート端子に接続したノーマルオン型の出力
分流用ＭＯＳＦＥＴとを備えたことを特徴とする短絡保
護機能付きスイッチング回路。 - 【請求項３】出力側負荷と出力側電源との直列回路に並
列的に接続され、入力信号によりゲート・ソース間が充
電されオフ状態から、オン状態へと移行する出力用ＭＯ
ＳＦＥＴと、該出力用ＭＯＳＦＥＴのゲート端子にゲー
ト端子を共通接続するとともに、過電流検知用抵抗を介
して前記出力用ＭＯＳＦＥＴに並列接続し、出力用ＭＯ
ＳＦＥＴのオン・オフと同時オン・オフするセンス用Ｍ
ＯＳＦＥＴと、前記過電流検知用抵抗の両端電圧が所定
電圧を越えることによって前記出力用ＭＯＳＦＥＴのゲ
ート・ソース間の電荷を放電させる過電流検知用ＭＯＳ
ＦＥＴと、抵抗を介して前記過電流検知用抵抗に並列接
続されるとももに、ゲート端子を前記過電流検知用ＭＯ
ＳＦＥＴのドレイン端子に接続した出力分流用ＭＯＳＦ
ＥＴとを備えたことを特徴とする短絡保護機能付きスイ
ッチング回路。 - 【請求項４】出力側負荷と出力側電源との直列回路に並
列的に接続され、入力信号によりゲート・ソース間が充
電されオフ状態から、オン状態へと移行する出力用ＭＯ
ＳＦＥＴと、該出力用ＭＯＳＦＥＴのゲート端子にゲー
ト端子を共通接続するとともに、過電流検知用抵抗を介
して前記出力用ＭＯＳＦＥＴに並列接続し、出力用ＭＯ
ＳＦＥＴのオン・オフと同時オン・オフするセンス用Ｍ
ＯＳＦＥＴと、前記過電流検知用抵抗の両端電圧が所定
電圧を越えることによって前記出力用ＭＯＳＦＥＴのゲ
ート・ソース間の電荷を放電させる過電流検知用ＭＯＳ
ＦＥＴと、抵抗を介して前記過電流検知用抵抗に並列接
続されるとももに、ゲート端子を前記過電流検知用ＭＯ
ＳＦＥＴのゲート端子に接続したノーマルオン型の出力
分流用ＭＯＳＦＥＴとを備えたことを特徴とする短絡保
護機能付きスイッチング回路。 - 【請求項５】請求項１乃至４の何れかの短絡保護機能付
きスイッチング回路と、リレー用の入力信号に対応して
光信号を発生する発光素子、前記発光信号を受光して光
起電力を発生するフォトダイオードアレイ、該フォトダ
イオードアレイに並列接続され、前記光起電力の発生消
滅に合わせてインピーダンス状態を変化させることによ
り出力電圧を変化させ、該出力電圧を上記スイッチング
回路の入力信号とする充放電制御回路からなる信号入力
部とを備えたことを特徴とする半導体リレー。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000326271A JP2002135098A (ja) | 2000-10-26 | 2000-10-26 | 短絡保護機能付きスイッチング回路及び半導体リレー |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000326271A JP2002135098A (ja) | 2000-10-26 | 2000-10-26 | 短絡保護機能付きスイッチング回路及び半導体リレー |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002135098A true JP2002135098A (ja) | 2002-05-10 |
Family
ID=18803487
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000326271A Withdrawn JP2002135098A (ja) | 2000-10-26 | 2000-10-26 | 短絡保護機能付きスイッチング回路及び半導体リレー |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002135098A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008092711A (ja) * | 2006-10-03 | 2008-04-17 | Toshiba Corp | 電流制限回路 |
| US7746616B2 (en) * | 2005-09-30 | 2010-06-29 | Infineon Technologies Ag | Protection circuit and method of protecting a load circuit |
| CN117118029A (zh) * | 2023-09-06 | 2023-11-24 | 南京模砾半导体有限责任公司 | 基于锂电池包短路保护放电mos管的优化方法 |
-
2000
- 2000-10-26 JP JP2000326271A patent/JP2002135098A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7746616B2 (en) * | 2005-09-30 | 2010-06-29 | Infineon Technologies Ag | Protection circuit and method of protecting a load circuit |
| JP2008092711A (ja) * | 2006-10-03 | 2008-04-17 | Toshiba Corp | 電流制限回路 |
| CN117118029A (zh) * | 2023-09-06 | 2023-11-24 | 南京模砾半导体有限责任公司 | 基于锂电池包短路保护放电mos管的优化方法 |
| CN117118029B (zh) * | 2023-09-06 | 2024-02-02 | 南京模砾半导体有限责任公司 | 基于锂电池包短路保护放电mos管的优化方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100334399B1 (ko) | 단락된 부하를 보호하는 광감응 반도체 스위치 | |
| US4429339A (en) | AC Transistor switch with overcurrent protection | |
| JP4502177B2 (ja) | 出力回路 | |
| US6404608B1 (en) | Overcurrent protection device | |
| JPH10150354A (ja) | 電力ｆｅｔ及び短絡認識部を有するスイツチ装置 | |
| KR970005567B1 (ko) | 단락 보호 회로 | |
| US5360979A (en) | Fast turn-off circuit for solid-state relays or the like | |
| JPH06303728A (ja) | 電池の過電流保護回路 | |
| US6587027B1 (en) | Solid state fuse | |
| KR0132780B1 (ko) | 집적 논리 회로 | |
| JP2002135098A (ja) | 短絡保護機能付きスイッチング回路及び半導体リレー | |
| US4439803A (en) | Power interruption device | |
| JPWO2018047561A1 (ja) | 電力素子の駆動回路 | |
| JPS63139421A (ja) | Ｍｏｓｆｅｔのゲ−ト駆動回路 | |
| JPH10336876A (ja) | 電流の遮断装置 | |
| JP2710678B2 (ja) | 半導体リレー回路 | |
| JPH05146049A (ja) | 負荷状態検出回路 | |
| AU2021234895B2 (en) | Hybrid switch and control device | |
| JP3629156B2 (ja) | 過電流保護回路 | |
| JP2001119283A (ja) | 半導体リレー | |
| JPH02197213A (ja) | 過大電流防止回路を備えた負荷駆動装置 | |
| JPH06319224A (ja) | バッテリの過電流保護回路 | |
| JPH05343972A (ja) | 半導体リレー回路 | |
| JPH0477015A (ja) | 光結合型リレー回路 | |
| JP2731655B2 (ja) | 光結合型リレー回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080108 |