KR0162763B1 - 먹스를 이용한 pci 디바이스의 형상영역 설계장치 및 방법 - Google Patents
먹스를 이용한 pci 디바이스의 형상영역 설계장치 및 방법 Download PDFInfo
- Publication number
- KR0162763B1 KR0162763B1 KR1019950042595A KR19950042595A KR0162763B1 KR 0162763 B1 KR0162763 B1 KR 0162763B1 KR 1019950042595 A KR1019950042595 A KR 1019950042595A KR 19950042595 A KR19950042595 A KR 19950042595A KR 0162763 B1 KR0162763 B1 KR 0162763B1
- Authority
- KR
- South Korea
- Prior art keywords
- mux
- pci bus
- read
- shape
- pci
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0024—Peripheral component interconnect [PCI]
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 먹스(MUX: multiplexer)를 이용한 PCI 디바이스의 형상영역 설계 장치 및 방법에 관한 것이다.
본 발명은 입/출력 디코더, PCI 버스에서 출력되는 어드레스 신호와 제어신호를 입력으로 하여 소정의 PCI 디바이스의 형상영역의 상태 정보를 읽거나 쓰는 형성 읽기/쓰기 로직; 읽기/쓰기 상태를 나타내는 읽기/쓰기 상태 머신 로직; 여러 개의 형상영역 데이터를 PCI 버스를 통하여 전달하는 버퍼; 상기 먹스의 입력을 선택하는 먹스 선택 회로; 및 인터럽트 번호를 지정하기 위한 래치로 구성됨을 특징으로 하여 PCI 디바이스의 형상 영역을 용이하게 설계할 수 있는 효과를 가진다.
Description
제1도는 본 발명에 의한 형상영역 설계장치의 구성도.
제2도는 본 발명에 의한 형상영역 설계방법을 나타낸 흐름도.
* 도면의 주요부분에 대한 부호의 설명
1 : PCI(Peripheral Component Interconnection) 버스
2 : 래치 3 : 버퍼
4 : 입/출력 디코더 5 : 읽기/쓰기 상태 머신
6 : 형상 읽기/쓰기 7 : 먹스 선택 회로
8 : 먹스
본 발명은 먹스(MUX: multiplexer)를 이용한 PCI 디바이스의 형상영역 설계 장치 및 방법에 관한 것이다.
종래의 ISA(Industry Standard Architecture) 또는 EISA(Extended Industry Standard Architecture) 버스상에서 동작하는 디바이스는 형상영역의 개념이 없으므로 시스템의 구성을 사용자가 지정 및 제어할 수 없는 단점을 가지고 있었다.
PCI 디바이스는 인텔 계열의 프로세서와는 달리 입출력 영역, 메모리영역 외에 형상영역을 가지고 있기 때문에 모든 PCI 디바이스는 Plag Play 기능을 위하여 형상영역을 반드시 구현해야 한다.
본 발명의 형상영역은 PCI 규격에 따라 256 바이트로 설계하였으며, 개발자 번호, 디바이스 번호, 디바이스가 사용하는 입출력과 메모리의 베이스 어드레스(Base Address) 및 인터럽트 번호 등을 소프트웨어적으로 모니터링 제어할 수 있다.
따라서 형상영역에 포함된 레지스터를 조작하므로써 디바이스의 재배치 및 인터럽트 바인딩을 자유롭게 할 수 있다.
형상영역 중에서 상위 64 바이트는 헤드로서 그 형식이 정해져 있고 나머지 부분은 디바이스에 따라 다르다.
상위 64 바이트의 형상영역 헤드는 개발자 번호, 명령, 상태, 버젼 번호, 클레스 코드, 베이스 어드레스 레지스터, 확장 룸 베이스 어드레스, 인터럽터 라인, 인터럽트 핀 등으로 구성되어 있다.
따라서, 본 발명은 PCI 디바이스의 형상영역을 용이하게 설계할 수 있는 장치 및 방법을 제공하는데 그 목적이 있다.
상기한 바와 같은 목적을 달성하기 위하여 본 발명은, PCI 버스에 연결되며, PCI 버스에서 출력되는 어드레스 신호로부터 입/출력 여부를 디코딩하는 출력하는 입/출력 디코더; PCI 버스에서 연결되며, PCI 버스에서 출력되는 어드레스 신호와 제어신호를 입력으로 하여 소정의 PCI 디바이스의 형상영역의 상태 정보를 읽거나 쓰는 형성 읽기/쓰기 로직; 상기 입/출력 디코더와 상기 형성 읽기/쓰기로부터의 출력을 입력으로 하여 읽기/쓰기 상태를 나타내는 읽기/쓰기 상태 머신 로직; 여러 개의 형상영역 데이터를 PCI 버스를 통하여 호스트에 전달하는 먹스; PCI 버스와 먹스 사이에 연결되며, 상기 먹스로부터의 데이터를 PCI 버스에 전달하는 버퍼; 상기 먹스의 입력을 선책하는 먹스 선택 회로; 및 PCI 버스와 먹스 사이에 연결되어, 인터럽트 번호를 지정하기 위한 래치로 구성됨을 특징으로 한다.
또한 본 발명은, 형상영역가능 레지스터의 상위 니블에 0이 아닌 값을 쓰므로써 형상영역을 사용할 수 있도록 하는 제1단계; 개발자 번호를 읽어 원하는 개발자인지 확인한 다음, 원하는 개발자를 찾았을 경우, 원하는 디바이스인지 확인하는 제2단계; 사용자가 원하는 베이스 어드레스, 인터럽트 라인 등의 형상영역을 설정하는 제3단계; 및 형상영역가능 레지스터의 상위 니블에 0을 써서 형상영역의 설정이 음을 알리는 제4단계로 수행되는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
제1도는 본 발명에 의한 PCI 디바이스의 형상영역의 설계장치의 구성도이다.
제1도는 1은 PCI(Peripheral Componenet Interconnection) 버스, 2는 래치, 3은 버퍼, 4는 입/출력 디코더, 5는 읽기/쓰기 상태 머신, 6은 형상 읽기/쓰기 로직, 7은 먹스 선택 회로, 8은 먹스를 각각 나타낸다.
호스트에서 PCI 디바이스의 상태를 알아보기 위하여 해당되는 어드레스를 읽으면 각 MUX(8)에 입력된 데이타가 버퍼(3)를 통하여 PCI 버스(1)로 데이타가 전송된다.
이 때, 버퍼(3)는 PCI 버스(1)의 어드레스/데이타 버스와 제어신호로 만들어지는 입/출력 디코더(4) 및 읽기/쓰기 상태 머신(5)에 의하여 제어되고, 각 MUX(8)는 형상 읽기/쓰기(6)와 MUX 선택회로(7)에 의하여 제어된다.
제2도는 본 발명에 의한 형상영역의 설계 방법을 나타낸 흐름도이다.
PCI 디바이스를 제어하기 위하여 형상영역에 데이타를 읽거나 쓰는 경우, 우선 형상영역 인에이블 단계에서 머더보드(Mother Board)상에 있는 형상영역가능(CSE: Configuration Space Enable) 레지스터의 상위 니블(nibble)에 0이 아닌 값을 쓰므로써 형상영역을 사용할 수 있다(20, 21).
CSE 레지스터의 상위 니블이 0이면 형상영역으로의 접근은 금지된다.
이 CSE 레지스터의 어드레스는 0xCF8 번지에 위치한다.
형상영역은 0xC000 번지부터 0xCF00 번지 영역에 존재한다.
이 0xC000 번지는 PCI 버스에 연결된 첫번째 디바이스의 형상영역의 시작이다.
각 디바이스마다 256 바이트이 형상영역을 가지므로 두번째 PCI 디바이스의 형상영역은 0xC100 번지부터 시작된다.
다음으로 개발자 번호를 읽어 원하는 개발자인지 확인한 다음, 원하는 개발자를 찾았을 경우, 원하는 디바이스인지 확인한다(22,23).
다음은 형상영역을 설정하는 단계로 사용자가 원하는 베이스 어드레스, 인터럽트 라인 등의 구성을 설정하여야 한다(24).
형상영역 디스에이블 단계에서는 형상영역에서의 작업이 끝났으면 CSE의 상위 니블에 0을 써서 형상영역의 작업이 끝났음을 알려 주어야만 한다(25,26).
상기한 본 발명에 의해 PCI 디바이스이 형상 영역을 용이하게 설계 할 수 있을 뿐만 아니라, 형상 영역에 포함된 레지스터를 소프트웨어적으로 조작함으로써 PCI 디바이스를 모니터링 및 제어할 수 있는 효과를 가진다.
Claims (2)
- PCI 버스에 연결되며, PCI 버스에서 출력되는 어드레스 신호로부터 입/출력 여부를 디코딩하는 출력하는 입/출력 디코더; PCI 버스에서 연결되며, PCI 버스에서 출력되는 어드레스 신호와 제어신호를 입력으로 하여 소정의 PCI 디바이스의 형상영역의 상태 정보를 읽거나 쓰는 형성 읽기/쓰기 로직; 상기 입/출력 디코더와 상기 형성 읽기/쓰기로부터의 출력을 입력으로 하여 읽기/쓰기 상태를 나타내는 읽기/쓰기 상태 머신 로직; 여러 개의 형상영역 데이터를 PCI 버스를 통하여 호스트에 전달하는 먹스; PCI 버스와 먹스 사이에 연결되며, 상기 먹스로부터의 데이터를 PCI 버스에 전달하는 버퍼; 상기 먹스의 입력을 선택하는 먹스 선택 회로; 및 PCI 버스와 먹스 사이에 연결되어, 인터럽트 번호를 지정하기 위한 래치로 구성됨을 특징으로 하는 먹스를 이용한 PCI 디바이스의 형상영역 설계장치.
- 형상영역가능 레지스터의 상위 니블에 0이 아닌 값을 쓰므로써 형상영역을 사용할 수 있도록 하는 제1단계; 개발자 번호를 읽어 원하는 개발자인지 확인한 다음, 원하는 개발자를 찾았을 경우, 원하는 디바이스인지 확인하는 제2단계; 사용자가 원하는 베이스 어드레스, 인터럽트 라인 등의 형상영역을 설정하는 제3단계; 및 형상영역가능 레지스터의 상위 니블에 0을 써서 형상영역의 설정이 끝났음을 알리는 제4단계로 수행되는 것을 특징으로 하는 먹스를 이용한 PCI 디바이스의 형상영역 설계방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950042595A KR0162763B1 (ko) | 1995-11-21 | 1995-11-21 | 먹스를 이용한 pci 디바이스의 형상영역 설계장치 및 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950042595A KR0162763B1 (ko) | 1995-11-21 | 1995-11-21 | 먹스를 이용한 pci 디바이스의 형상영역 설계장치 및 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970029085A KR970029085A (ko) | 1997-06-26 |
| KR0162763B1 true KR0162763B1 (ko) | 1999-01-15 |
Family
ID=19434993
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950042595A KR0162763B1 (ko) | 1995-11-21 | 1995-11-21 | 먹스를 이용한 pci 디바이스의 형상영역 설계장치 및 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0162763B1 (ko) |
-
1995
- 1995-11-21 KR KR1019950042595A patent/KR0162763B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970029085A (ko) | 1997-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2651218B2 (ja) | フレキシブルａｓｉｃマイクロコンピュータ | |
| US5826093A (en) | Dual function disk drive integrated circuit for master mode and slave mode operations | |
| EP0165517A2 (en) | Emulator for non-fixed instruction set VLSI devices | |
| EP0465079B1 (en) | Method and device for assigning I/O address in data processing apparatus | |
| US4947478A (en) | Switching control system for multipersonality computer system | |
| US5748982A (en) | Apparatus for selecting a user programmable address for an I/O device | |
| US5168562A (en) | Method and apparatus for determining the allowable data path width of a device in a computer system to avoid interference with other devices | |
| KR0162763B1 (ko) | 먹스를 이용한 pci 디바이스의 형상영역 설계장치 및 방법 | |
| US4628450A (en) | Data processing system having a local memory which does not use a directory device with distributed resident programs and a method therefor | |
| JP2004192051A (ja) | 共用端子制御装置 | |
| JPH03271829A (ja) | 情報処理装置 | |
| US6560698B1 (en) | Register change summary resource | |
| KR890016475A (ko) | 다이렉트 메모리 액세스 제어장치 | |
| JP3182906B2 (ja) | マイクロコンピュータ | |
| JPH07191905A (ja) | 情報処理装置 | |
| KR100322547B1 (ko) | 디에스피프로그램다운로드방법및그장치 | |
| KR0153537B1 (ko) | 메모리 번지 데이타를 선행 선택하는 신호처리 구조 | |
| KR960001096B1 (ko) | 부팅 드라이브 시스템 | |
| KR20010052868A (ko) | 에뮬레이터 시스템에서 사용자 메모리를 업데이트하기위한 방법 및 시스템 | |
| JPH06103106A (ja) | プログラムデバッグ装置 | |
| JPS62217483A (ja) | メモリ装置 | |
| JP3006487B2 (ja) | エミュレーション装置 | |
| JPH0743668B2 (ja) | アクセス制御装置 | |
| JP2000020188A (ja) | コンピュータ本体への拡張入出力装置の活線挿抜制御装置 | |
| JP2825078B2 (ja) | マイクロコンピュータ評価システムおよびこのシステムを用いた評価方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070831 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |