KR0161192B1 - 선택성 o3-teos 산화막을 이용한 층간절연막의 평탄화 방법 - Google Patents
선택성 o3-teos 산화막을 이용한 층간절연막의 평탄화 방법 Download PDFInfo
- Publication number
- KR0161192B1 KR0161192B1 KR1019950017574A KR19950017574A KR0161192B1 KR 0161192 B1 KR0161192 B1 KR 0161192B1 KR 1019950017574 A KR1019950017574 A KR 1019950017574A KR 19950017574 A KR19950017574 A KR 19950017574A KR 0161192 B1 KR0161192 B1 KR 0161192B1
- Authority
- KR
- South Korea
- Prior art keywords
- insulating film
- interlayer insulating
- teos oxide
- forming
- oxide film
- Prior art date
Links
- 239000011229 interlayer Substances 0.000 title claims abstract description 41
- 238000000034 method Methods 0.000 title claims abstract description 38
- 229910052751 metal Inorganic materials 0.000 claims abstract description 53
- 239000002184 metal Substances 0.000 claims abstract description 53
- 239000010410 layer Substances 0.000 claims abstract description 24
- 238000005530 etching Methods 0.000 claims abstract description 14
- 125000006850 spacer group Chemical group 0.000 claims abstract description 12
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims abstract description 9
- 229910052731 fluorine Inorganic materials 0.000 claims abstract description 9
- 239000011737 fluorine Substances 0.000 claims abstract description 9
- 238000009832 plasma treatment Methods 0.000 claims abstract description 8
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 abstract description 13
- 239000000463 material Substances 0.000 abstract description 10
- 238000001465 metallisation Methods 0.000 abstract description 3
- 230000003628 erosive effect Effects 0.000 abstract description 2
- 238000004519 manufacturing process Methods 0.000 abstract description 2
- 238000000151 deposition Methods 0.000 description 10
- 230000008021 deposition Effects 0.000 description 9
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 4
- 230000035945 sensitivity Effects 0.000 description 4
- 230000003667 anti-reflective effect Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- -1 hydrogen ions Chemical class 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
- H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
본 발명은 다층금속배선(multilevel metallization)공정을 사용하는 반도체소자의 제조시 금속과 금속사이의 절연을 위한 절연막층의 평탄화방법에 관한 것으로, 특히 선택성 O3-TEOS 산화막을 이용한 층간절연막 평탄화 형성방법에 관한 것으로서, 하부층과의 절연을 위한 절연층 상부에 금속 배선을 형성하는 단계; 상기 금속 배선 및 노출된 절연막 상부에 제 1 층간 절연막을 형성하는 단계; 상기 제 1 층간 절연막을 이방성 식각하여 스페이서를 형성하는 제 1 차 식각처리와, 플루오르 플라즈마 처리를 행하는 제 2 차 식각처리로 이루어지는 2 단계 식각처리 단계, 상기 전체 구조 상부에 선택성 O3-TEOS 산화막을 형성하는 단계, 상기 선택성 O3-TEOS 산화막을 금속 배선의 최상단부까지 블랭킷 에치 백을 실시하는 단계를 포함하는 것을 특징으로 하여 SOG물질을 전혀 사용하지 않고도 보이드 발생없이 평탄화를 이룰 수 있어, SOG물질의 사용에 따른 피일드 침식등에 의한 반도체 소자의 파손등을 개선하여 반도체소자의 신뢰 특성을 향상시킬 수 있다.
Description
제1도 내지 제3도는 종래의 층간절연막 평탄화 형성방법을 설명하기 위한 반도체 소자의 요부단면도.
제4도(a) 내지 (e)는 본 발명의 선택성 O3-TEOS 산화막을 이용한 층간절연막 평탄화 형성방법을 순차적으로 설명하기 위한 공정 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 절연막 2 : 제 1 금속 배선
3 : 제 1 층간 절연막 4 : SOG
5 : 제 2 층간 절연막 6 : 제 2 금속 배선
7 : O3-TEOS 산화막
본 발명은 다층 금속배선(multilevel metallization)공정을 사용하는 반도체 소자의 제조시 금속과 금속사이의 절연을 위한 절연막층의 평탄화합방법에 관한 것으로, 특히 선택성 O3-TEOS 산화막을 이용한 층간절연막 평탄화 형성방법에 관한 것이다.
대표적인 종래의 층간절연막의 평탄화 형성방법을 설명하기 위한 반도체 소자의 요부단면도가 제1도 내지 제3도에 도시되어 있다.
제1도에 도시된 바와 같이, 제1방법은 난 - 에치 백 공정(non etchback process)으로 평탄화하기 위하여, 하부층과의 절연을 도모하기 위한 절연막(1) 상부에 제 1 금속 배선(2)을 형성한 다음, 제 1 층간 절연막(3), SOG(4), 제 2 층간 절연막(5)을 차례로 적층하고, 그 상부의 소정 부분에 제 2 금속 배선(6)을 이루었다. 즉, 액체상태의 SOG(4) 물질의 특성을 이용하여 평탄화를 실현한다.
그러나, 이 방법은 SOG(4) 물질에서 외방확산(out diffusion)되는 수분및 수소이온들로 인하여 필드 인버젼(field inversion) 문제등을 유발하여 반도체 소자의 파손을 유발시킨다.
제2도는 제1도의 방법의 단점을 개선하기 위하여 에치 백 공정을 적용한다. 즉, SOG(4) 물질을 제 1 층간 절연막상에 도포하는 단계까지는 제1도의 예와 동일하며 이후, 에치 백을 통하여 소정 부분의 SOG(4)을 제거한후, 제 2 층간 절연막, 제 2 금속 배선을 형성한다.
그러나, 이 방법에서도 에치 백 공정에 의해 SOG(4) 물질이 완전히 제거되지 않기 때문에 제1도에서 제시된 방법과 같은 파손이 일어나는 단점이 있다.
제3도는 이상의 단점을 개선하기 위하여 SOG 물질을 사용하지 않고 O3-TEOS 산화막(7)을 제 1 금속 배선(2) 상부의 제 1 층간 절연막(3)과 제 2 층간 절연막(5) 사이에 개재하여 이용하는데, 이는 O3-TEOS 산화막(7)의 스텝 커버리지(step coverage)가 좋은 특성을 이용한 것이다.
그러나, O3-TEOS 산화막(7)의 단점인 표면 민감도(surface sensitivity)로 인하여 제 1 금속 배선(2)과 제 1 층간 절연막(3) 사이에서 증착속도가 각각 다르기 때문에 O3-TEOS 산화막(7) 밑에 제 1 층간 절연막층(3)을 증착하는데, 이층의 스텝 커버리지가 100% 이하가 되어 하지층의 패턴은 네가티브 경사를 갖게 된다. 따라서, 이 위에 O3-TEOS 산화막(7)을 증착할 시는 제3도와 같이 네가티브 경사만큼의 보이드가 생성되어 신뢰 특성이 저하되는 단점이 있다.
본 발명은 상기 문제점을 해결하기 위한 것으로 금속 층간의 평탄화 물질로서 SOG물질을 전혀 쓰지 않고, 보이드 발생없이 평탄화를 이룰 수 있는 선택성 O3-TEOS 산화막을 이용한 층간절연막 평탄화 형성방법을 제공하는 것을 목적으로 한다.
상기 문제점을 해결하기 위하여 본 발명은 반도체 소자의 층간 절연막 평탄화 방법에 있어서, 하부층과의 절연을 위한 절연층 상부에 금속 배선을 형성하는 단계; 상기 금속 배선 및 노출된 절연막 상부에 제 1 층간 절연막을 형성하는 단계; 상기 제 1 층간 절연막을 이방성 식각하여 스페이서를 형성하는 제 1 차 식각처리와, 플루오르 플라즈마 처리를 행하는 제 2 차 식각처리로 이루어지는 2 단계 식각처리 단계, 상기 전체 구조 상부에 선택성 O3-TEOS 산화막을 형성하는 단계, 상기 선택성 O3-TEOS 산화막을 금속 배선의 최상단부까지 블랭킷 에치 백을 실시하는 단계를 포함하는 것을 특징으로 한다.
바람직하게는, 제 1 층간 절연막은 TEOS 또는 SiH4-기본 산화물을 사용하여 두께는 1000∼3000Å로 증착한다.
또한, 상기 제 1 층간 절연막은 2 단계 블랭킷 식각을 실시하는 것이 바람직하며, 여기서, 제 1 단계의 식각은 제 1 금속 배선 측벽에 후속 공정의 O3-TEOS 산화막을 증착할 때 선택적 증착이 이루어지기 위한 스페이서가 남도록 식각하며 포지티브 경사를 갖도록 식각하는 것이 바람직하며, 제 2 단계 에치는 단지 플루오르 플라즈마 처리만을 하여 주며 금속 배선의 위에 위치하는 TiN 층의 위에 후속 O3-TEOS 산화막 증착시 거의 증착이 이루어지지 않도록 TiN 표면을 TiNF 등으로 변환시켜 표면 민감도를 향상시키는 것을 특징으로 한다.
이하, 본 발명의 일 실시에를 첨부 도면에 의거하여 상세히 설명한다.
제4도(a) 내지 (e)는 본 발명의 일 실시예를 설명하기 위한 공정단계를 순차적으로 보여주는 단면도이다.
우선, 제4도(a)에 도시된 바와 같이 각종 소자가 형성된 반도체기판(미도식)상에 하부 패턴과의 절연을 목적으로 하는 절연막(1)을 형성한 후, 알루미늄과 같은 금속을 증착하여 제 1 금속층 및 이후의 사진식각공정시 금속의 난반사를 방지하여 주기위한 난반사 방지막인 TiN을 형성한다음, 소정의 패턴으로 식각하여 제 1 금속 배선(2)을 형성한다. 이때 상기 금속 배선(2)은 본 실시예에서는 알루미늄 금속과 난반사 방지막의 조합막으로 이용되며, 그 밖의 순수 금속막, 또는 금속막의 조합으로도 금속 배선을 형성할 수 있다.
그리고 나서, 구조물 전면에 TEOS 또는 SiH4기본 산화물과 같은 제 1 층간 절연막(3)을 형성한다.
그 후, 제 1 층간 절연막(3)을 식각 처리하여 제 1 금속 배선(2)의 측벽에만 스페이서 형태로 제 1 층간 절연막(3)을 남긴다. 이 때 상기의 식각 처리는 2 단계로 진행되는데, 제 1 단계는 스페이서를 형성하기 위한 블랭킷 식각이고, 제 2 단계는 플루오르 플라즈마 처리를 실시한다. 이 제 2 단계의 플루오르 처리의 목적은 제 1 금속 배선(2)위에 있는 TiN 층과 같은 난방사 방지막의 표면에 TiNF 등이 형성되게 함으로써 표면의 민감도를 향상시켜 후속 공정인 O3-TEOS 산화막 증착시 제 1 금속 배선(2)위에는 O3-TEOS 산화막이 거의 성장하지 않도록 하기 위함이다. 이 때 제 1 층간 금속 배선의 측벽 부위는 상기 스페이서 형태의 제 1 층간 절연막(3)이 형성되어 플루오르 플라즈마로부터 보호하기 때문에 플라즈마 처리의 영향을 받지 않는다.
그 다음 단계로 구조물의 전면에 선택성 O3-TEOS 산화막(7)을 증착시킨다. 이 때, 상술한 바와 같이 제 1 금속 배선(2)위에는 거의 증착이 이루어지지 않고 스페이서 산화막(3)이 있는 부위에만 증착이 일어난다. 즉, 선택적으로 O3-TEOS 산화막(7)이 증착시키기 위하여 상기와 같은 방법으로 실시하면 제4도(c)에 도시된 바와 같이 보이드가 없이 제 1 금속 배선(2) 사이의 갭 충전(gap filling)을 이룰 수 있다. 물론 이 때, 제 1 금속 배선(2)의 에지 위에서는 선택성 O3-TEOS 산화막(7)이 약간 솟아나오게 된다.
그 후, 상기 O3-TEOS 산화막(7)을 블랭킷 에치백 공정을 진행한다.
그래서 제 2 금속 배선(2)의 에지위에 솟아오는 선택성 O3-TEOS 산화막(8)을 제4도(d)에 도시된 바와 같이 완만하게 제거하여 전체적인 토폴로지를 낮출 수 있다.
그 다음, 상기 제 1 금속 배선(2)과 제 2 금속 배선(6) 사이의 절연특성과 기생 캐패시턴스를 고려한 두께로 제 2 층간 절연막(5)을 형성하여 평탄화 공정을 완성하고, 그 위에 제 2 금속 배선(6)을 형성하므로써 전체적인 공정을 완료한다.
이들의 일련의 공정에 의하여 본 실시예의 반도체 소자의 금속 배선 공정이 완성된다. 또, 이후 보호막등의 처리를 실시하여도 무방하다.
본 발명에 의하면, 선택적으로 O3-TEOS 산화막을 형성하여 반도체 소자의 평탄화를 이루기 위하여는 O3-TEOS 산화막의 증착전에 제 1 층간 절연막을 소정의 식각 처리를 실시하게 되는데 먼저, 1 단계로는 제 1 층간 절연막을 블랭킷 식각하여 제 1 금속 배선의 측벽에 스페이서를 형성하고, 2 단계로는 플루오르 플라즈마 처리하여 O3-TEOS 산화막 증착시 표면 민감도를 향상시켜 후속공정인 O3-TEOS 산화막 증착공정에서 제 1 금속 배선 위에는 O3-TEOS 산화막이 거의 성장하지 않도록 하기 위함이다.
이때, 제 1 금속 배선의 측벽은 스페이서용 제 1 층간 절연막이 플루오르 플라즈마로부터 보호하기 때문에 플라즈마 처리의 영향을 받지 않는다.
그 다음 단계로 구조물의 전면에 선택성 O3-TEOS 산화막을 증착시킨다, 이 때, 상술한 바와 같이 제 1 금속 배선위에는 거의 증착이 이루어지지 않고 스페이서 산화막이 있는 부위에만 증착이 일어난다. 즉, 선택성 O3-TEOS 산화막이 증착되게 되는 데, 이렇게 함으로써 제4도(c)에 도시된 바와 같이 보이드가 없이 금속 배선간의 갭 충전(gap filling)을 이룰 수 있다.
이와같이 본 발명은 SOG 물질을 전혀 사용하지 않고도 보이드 발생없이 평탄화를 이룰 수 있어, SOG 물질의 사용에 따른 피일드 침식등에 의한 반도체 소자의 파손등을 개선하여 반도체소자의 신뢰 특성을 향상시킬 수 있다.
물론 본 발명은 상기 실시예에 한정되는 것이 아니라, 그 요지를 변경하지 않는 범위에서 여러 가지의 변경을 할 수 있음은 물론이다. 예를 들면, 3 층이상의 금속배선을 갖는 경우에는 이상의 단계들을 계속 반복하므로써 금속층사이의 층간 평탄화를 이룰 수 있다
Claims (4)
- 하부층과의 절연을 위한 절연층 상부에 금속 배선을 형성하는 단계; 상기 금속 배선 및 노출된 절연막 상부에 제 1 층간 절연막을 형성하는 단계; 상기 제 1 층간 절연막을 이방성 식각하여 스페이서를 형성하는 제 1 차 식각처리와, 플루오르 플라즈마 처리를 행하는 제 2 차 식각처리로 이루어지는 2 단계 식각처리 단계, 상기 전체 구조 상부에 선택성 O3-TEOS 산화막을 형성하는 단계, 상기 선택성 O3-TEOS 산화막을 금속 배선의 최상단부까지 블랭킷 에치 백을 실시하는 단계를 포함하는 것을 특징으로 하는 선택성 O3-TEOS 산화막을 이용한 층간 절연막의 평탄화 방법.
- 제1항에 있어서, 상기 제 1 층간 절연막은 TEOS 또는 SiH4-기본 산화막인 것을 특징으로 하는 선택성 O3-TEOS 산화막을 이용한 층간절연막의 평탄화 방법.
- 제1항 또는 제2항에 있어서, 상기 제 1 층간 절연막의 두께는 1000 Å∼3000 Å인 것을 특징으로 하는 선택성 O3-TEOS 산화막을 이용한 층간절연막의 평탄화 방법.
- 제1항에 있어서, 상기 금속 배선은 알루미늄 금속과 난반사 방지막의 조합막인 것을 특징으로 하는 선택성 O3-TEOS 산화막을 이용한 층간절연막의 평탄화 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950017574A KR0161192B1 (ko) | 1995-06-26 | 1995-06-26 | 선택성 o3-teos 산화막을 이용한 층간절연막의 평탄화 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950017574A KR0161192B1 (ko) | 1995-06-26 | 1995-06-26 | 선택성 o3-teos 산화막을 이용한 층간절연막의 평탄화 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970003627A KR970003627A (ko) | 1997-01-28 |
| KR0161192B1 true KR0161192B1 (ko) | 1999-02-01 |
Family
ID=19418384
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950017574A KR0161192B1 (ko) | 1995-06-26 | 1995-06-26 | 선택성 o3-teos 산화막을 이용한 층간절연막의 평탄화 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0161192B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100620153B1 (ko) * | 2002-09-04 | 2006-09-01 | 동부일렉트로닉스 주식회사 | 반도체 소자의 층간 절연막 형성 방법 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3123512B2 (ja) * | 1998-06-02 | 2001-01-15 | 日本電気株式会社 | 半導体装置及びその製造方法 |
-
1995
- 1995-06-26 KR KR1019950017574A patent/KR0161192B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100620153B1 (ko) * | 2002-09-04 | 2006-09-01 | 동부일렉트로닉스 주식회사 | 반도체 소자의 층간 절연막 형성 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR970003627A (ko) | 1997-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100624566B1 (ko) | 커패시터 상부에 유동성 절연막을 갖는 반도체소자 및 그제조 방법 | |
| KR0179292B1 (ko) | 반도체소자의 다층배선 형성방법 | |
| US5661334A (en) | Inter-metal dielectric structure which combines fluorine-doped glass and barrier layers | |
| US5688718A (en) | Method of CVD TiN barrier layer integration | |
| US5930677A (en) | Method for reducing microloading in an etchback of spin-on-glass or polymer | |
| KR20020041224A (ko) | 반도체 소자의 층간절연막 형성방법 | |
| KR0161192B1 (ko) | 선택성 o3-teos 산화막을 이용한 층간절연막의 평탄화 방법 | |
| CN1056468C (zh) | 用于在半导体器件的诸金属布线之间形成绝缘薄膜的方法 | |
| US20020000661A1 (en) | Method for fabricating metal wiring and the metal wiring | |
| US5714038A (en) | Method for forming contact hole of semiconductor device | |
| EP0926741A2 (en) | Gate structure and method of forming same | |
| KR100612549B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100257481B1 (ko) | 플러그 금속막을 구비한 반도체 소자의 금속배선 형성방법 | |
| KR960006706B1 (ko) | 비아콘택 제조방법 | |
| KR0171319B1 (ko) | 금속배선의 절연막 형성방법 | |
| KR100521445B1 (ko) | 반도체 소자의 제조 방법 | |
| KR0126100B1 (ko) | 금속배선간 절연막 형성방법 | |
| KR100336653B1 (ko) | 반도체소자의비아콘택형성방법 | |
| KR100246808B1 (ko) | 반도체 소자의 층간 절연막 형성 방법 | |
| JP4236805B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| KR19980025800A (ko) | 플래너 유전체층 형성 방법 및 다중 레벨 배선 패턴 | |
| KR100459063B1 (ko) | 반도체 소자의 금속 배선의 층간 절연막 제조 방법 | |
| KR970005683B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100575359B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR100770533B1 (ko) | 반도체 소자 및 이를 제조하는 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100726 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |