KR0160804B1 - 디지탈 영상 신호 변환 장치 - Google Patents

디지탈 영상 신호 변환 장치 Download PDF

Info

Publication number
KR0160804B1
KR0160804B1 KR1019940036952A KR19940036952A KR0160804B1 KR 0160804 B1 KR0160804 B1 KR 0160804B1 KR 1019940036952 A KR1019940036952 A KR 1019940036952A KR 19940036952 A KR19940036952 A KR 19940036952A KR 0160804 B1 KR0160804 B1 KR 0160804B1
Authority
KR
South Korea
Prior art keywords
signal
clock
counting
generating
output
Prior art date
Application number
KR1019940036952A
Other languages
English (en)
Other versions
KR960028384A (ko
Inventor
이진환
안치득
정주홍
박상규
Original Assignee
양승택
한국전자통신연구원
조백제
한국전기통신공사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 양승택, 한국전자통신연구원, 조백제, 한국전기통신공사 filed Critical 양승택
Priority to KR1019940036952A priority Critical patent/KR0160804B1/ko
Publication of KR960028384A publication Critical patent/KR960028384A/ko
Application granted granted Critical
Publication of KR0160804B1 publication Critical patent/KR0160804B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N11/00—Colour television systems
    • H04N11/06—Transmission systems characterised by the manner in which the individual colour picture signal components are combined
    • H04N11/12—Transmission systems characterised by the manner in which the individual colour picture signal components are combined using simultaneous signals only
    • H04N11/14—Transmission systems characterised by the manner in which the individual colour picture signal components are combined using simultaneous signals only in which one signal, modulated in phase and amplitude, conveys colour information and a second signal conveys brightness information, e.g. NTSC-system
    • H04N11/16—Transmission systems characterised by the manner in which the individual colour picture signal components are combined using simultaneous signals only in which one signal, modulated in phase and amplitude, conveys colour information and a second signal conveys brightness information, e.g. NTSC-system the chrominance signal alternating in phase, e.g. PAL-system
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/46—Receiver circuitry for the reception of television signals according to analogue transmission standards for receiving on more than one standard at will

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Television Systems (AREA)
  • Color Television Systems (AREA)
  • Processing Of Color Television Signals (AREA)

Abstract

본 발명은 디지탈 요소 영상 신호인 CCIR 601 영상 신호 등을 변환하는 디지탈 영상 신호 변환 장치에 관한 것으로, NTSC 방식의 CCIR 601 영상 신호 등을 카운터와 메모리를 이용하여 PAL방식의 영상 신호 등으로 변환하는 디지탈 영상 신호 변환 장치를 제공하기 위하여, 타이밍 기준신호를 검색하기 위한 디코딩 수단; 디코딩 수단의 출력을 입력받고 외부로부터 클럭을 입력받아 카운트 하여 출력하기 위한 카운팅 수단; 쓰기 어드레스와 쓰기 인에이블 신호, 칩 인에이블 신호를 발생하기 위한 쓰기 어드레스 발생 수단; 읽기 어드레스, 읽기 인에이블 신호 및 칩 인에이블 신호를 발생하기 위한 읽기 어드레스 발생 수단; 쓰기 어드레스나 읽기 어드레스중 하나를 선택하여 출력하기 위한 제1 다중화 수단; 데이타를 래치하기 위한 제1 래치 수단; 데이타를 저장하기 위한 저장 수단; 출력 데이타를 래치하기 위한 제2 래치 수단; 타이밍 기준신호를 발생하기 위한 타이밍 기준신호 발생 수단; 및 출력 데이타를 다중화하여 외부로 출력하기 위한 제2 다중화 수단을 포함하여, 하드웨어 구현이 간단하여 경제적이고 에러 발생이 적어지는 효과가 있다.

Description

디지탈 영상 신호 변환 장치
제1도는 본 발명에 따른 디지탈 영상 신호 변환 장치의 일실시예 구성도.
* 도면의 주요부분에 대한 부호의 설명
3 : 타이밍 기준신호 디코더 6 : 6진 카운터
8 : 525진 카운터 9 : 200진 카운터
10 : 625진 카운터 11 : 1728진 카운터
19 : 쓰기 어드레스 발생기 20 : 읽기 어드레스 발생기
21 : 타이밍 기준신호 발생기 31 : 제1 다중화기
33,35 : D 플립플롭 37 : 메모리
38 : 제2 다중화기
본 발명은 NTSC(National Television System Committee) 방식의 디지탈 요소 영상 신호인 CCIR(Consultative Committee of International Radio) 601 영상 신호 등을 PAL(Phase Alternating by Line) 방식의 CCIR 601 영상 신호 등으로 변환하는 디지탈 영상 신호 변환 장치에 관한 것이다.
종래의 NTSC/PAL 영상 신호 변환 장치는 아날로그 영상 신호를 이용하였다. 즉, NTSC 아날로그 복합 영상 신호를 아날로그/디지탈(A/D) 변환하여 NTSC 디지탈 복합 영상 신호로 변환하고 NTSC/PAL 변환을 수행한 후에 변환된 PAL 디지탈 복합 영상 신호를 아날로그 PAL 영상 신호로 변환시켜 출력하였다.
그러나, 종래의 NTSC/PAL 영상 신호 변환 장치는 고성능의 아날로그/디지탈(A/D) 변환기와 디지탈/아날로그(D/A) 변환기가 필요하여 하드웨어 구현이 복잡하고 아날로그/디지탈(A/D) 변환과 디지탈/아날로그(D/A) 변환 과정에서 에러가 발생할 수 있는 문제점이 있었다.
상기 문제점을 해결하기 위하여 안출된 본 발명은, 디지탈 영상 신호중에서 타이밍 기준 신호를 검색하여 활성 영역의 위치를 찾아서 라인과 프레임 카운터를 동작시키며, 상기 카운터들의 출력을 이용하여 타 방식으로 영상 신호를 메모리에 저장한 후에 상기 타 방식의 타이밍 기준 신호에 따라 읽어 타 방식의 디지탈 영상 신호를 출력하는 디지탈 영상 신호 변환 장치를 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명은, 외부로부터 데이타와 클럭을 입력받아 상기 데이타로부터 타이밍 기준신호를 검색하기 위한 디코딩 수단; 상기 디코딩 수단의 출력을 입력받고 외부로부터 상기 클럭을 입력받아 카운트하여 출력하기 위한 카운팅 수단; 상기 카운팅 수단의 출력을 입력받아 쓰기 어드레스와 쓰기 인에이블 신호, 칩 인에이블 신호를 발생하기 위한 쓰기 어드레스 발생 수단; 상기 카운팅 수단의 출력을 입력받아 읽기 어드레스, 읽기 인에이블 신호 및 칩 인에이블 신호를 발생하기 위한 읽기 어드레스 발생 수단; 외부로부터 입력되는 상기 클럭에 따라 상기 쓰기 어드레스 발생 수단의 쓰기 어드레스나 상기 읽기 어드레스 발생 수단의 읽기 어드레스중 하나를 선택하여 출력하기 위한 제1 다중화 수단; 외부로부터 상기 데이타를 입력받아 래치하기 위한 제1 래치 수단; 상기 제1 다중화 수단의 출력, 상기 쓰기 어드레스 발생 수단의 쓰기 인에이블 신호, 상기 읽기 어드레스 발생 수단의 읽기 인에이블 신호 및 상기 쓰기 어드레스 발생 수단의 칩 인에이블 신호와 상기 읽기 어드레스 발생 수단의 칩 인에이블 신호를 논리곱한 신호에 따라 상기 제1 래치 수단의 출력 데이타를 저장하기 위한 저장 수단; 상기 저장 수단의 출력 데이타를 래치하기 위한 제2 래치 수단; 상기 카운팅 수단의 출력을 입력받아 디코딩하여 타이밍 기준신호와 선택신호를 발생하기 위한 타이밍 기준신호 발생 수단; 및 상기 타이밍 기준신호 발생 수단의 출력과 상기 제2 래치 수단의 출력을 입력받아 다중화하여 출력 데이타를 외부로 출력하기 위한 제2 다중화 수단을 포함하는 것을 특징으로 하는 한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 일실시예를 상세히 설명한다.
제1도는 본 발명에 다른 디지탈 영상 신호 변환 장치의 일실시예 구성도로서, NTSC 방식의 CCIR 601 영상 신호를 PAL 방식의 CCIR 601 영상 신호로 변환하는 일예를 설명한다.
먼저, 본 발명의 이해를 돕기 위하여 후술되는 각 카운터의 기능과 PAL과 NTSC 방식에 관련된 기능과의 관계를 살펴보면 다음의 (표 1)과 같다.
위의 (표 1)에서 보는 바와 같이 디지탈 TV 신호 규격인 NTSC CCIR 601 방식과 PAL CCIR 601 방식은 프레임율, 라인수 및 화소수가 서로 다르다. 따라서, 본 발명에서는 NTSC CCIR 601 방식의 프레임율, 라인수 및 화소수로 영상 신호를 메모리에 저장한 후에 이를 PAL CCIR 601 방식의 프레임율, 라인수 및 화소수로 읽어낸다.
그리고, 본 발명에서는 하드웨어 구현을 쉽게 하기 위하여 NTSC CCIR 601 방식의 유효 라인 수를 PAL CCIR 601 방식의 유효 라인 수인 576 라인의 5/6에 해당되는 480 라인만을 이용하였다. 또한, 하드웨어 구현을 위하여 각 화소수, 라인수, NTSC CCIR 601 방식과 PAL CCIR 601 방식간의 프레임 상관관계 수까지 증가할 수 있는 카운터를 이용하였으며, 이러한 카운터 출력을 이용하여 메모리의 어드레스를 발생하도록 하였다. 즉, 각 카운터는 각 방식의 라인수, 화소수 및 프레임수와의 상관관계에 따라 사용되었다.
다음으로, 본 발명의 구성과 동작을 상세히 살펴보면 다음과 같다.
타이밍 기준신호(TRS) 디코더(3)는 외부로부터 NTSC 방식의 CCIR 601 영상 신호중에서 8비트(또는 10비트)의 데이타(1)와 27㎒의 클럭(2)을 입력받아 NTSC 방식의 CCIR 601 영상 신호중에서 8비트(또는 10비트)의 데이타로부터 타이밍 기준신호를 검색하여 수평 활성 영역에서 1인 신호(5)와 필드1에서 1인 신호(4)를 출력한다.
525진 카운터(8)는 수평 활성 영역에서 1인 신호(5)를 클럭으로 입력받아 필드1에서 1인 신호(4)의 상승 시간부터 동작하여 NTSC에서 한 프레임의 라인수에 해당하는 525라인중에서 MPEG-2(Moving Picture Expert Group 2)에서 규정한 활성 영역 구간인 480 라인수 만큼 1인 신호(13)를 발생한다.
6진 카운터(6)는 필드1에서 1인 신호(4)를 클럭으로 입력받아 동작하여 6 프레임중에서 5 프레임 동안 1인 신호(7)를 발생한다.
200진 카운터(9)는 6 프레임중에서 5 프레임 동안 1인 신호(7)를 클럭으로 입력받아 동작하여 1 클럭 즉, 6프레임 동안 1인 신호(12)를 발생한다.
한 라인내에서 NTSC와 PAL의 활성 영역 구간은 1440 화소로 같으므로 수평 영역의 신호는 그대로 이용할 수 있다. 한 프레임에서의 활성 영역 구간은 PAL은 576 라인이며 NTSC에서는 487 라인이나 하드웨어 구현을 쉽게 하기 위하여 576의 5/6에 해당하는 480라인을 이용한다. 60㎐인 NTSC를 50㎐로 변환시키기 위하여 6진 카운터(6)를 이용하여 6프레임중에서 1프레임을 제거한다.
실제 NTSC 신호는 60㎐가 아니며 60 x 1000/1001㎐이므로 이를 정확히 50㎐로 변환하기 위해서는 1001/1000 x 5/6 = 1001/1200배로 처리해야 한다. 이를 하드웨어로 구현하면 6진 카운터(6)에 의하여 6 프레임중에서 1 프레임을 제거하고 200진 카운터(9)에 의하여 1200 프레임중에서 6프레임 동안에는 1프레임을 제거하지 않고 6프레임을 전부 이용한다.
쓰기(Write) 어드레스 발생기(19)는 수평 활성 영역에서 1인 신호(5)와 480 라인수 만큼 1인 신호(13)가 1이며, 6프레임중에서 5프레임 동안 1인 신호(7)나 1클럭 동안 1인 신호(12)가 1인 동안에만 동작하여 20비트 어드레스(23)와 쓰기 인에이블 신호(22), 칩 인에이블 신호(24)를 발생한다.
1728진 카운터(11)는 PAL 방식에서 한 라인의 화소수에 해당하며, 27㎒ 클럭(2)을 입력받아 동작하여 활성 영역의 구간인 1440 클럭 동안 1인 신호(17)와 카운터의 출력 값(18)을 발생한다.
625진 카운터(10)는 한 프레임의 라인수에 해당하며, 1440 클럭 동안 1인 신호(17)를 클럭으로 입력받아 동작하여 한 프레임내에서 활성 영역 구간에 해당하는 576 클럭 동안 1인 신호(15)와 576 클럭 동안 1인 신호(15)가 1인 동안에 6 클럭마다 1 클럭 동안 1인 신호(14)와 카운터의 출력값(16)을 발생한다.
읽기(Read) 어드레스 발생기(20)는 6클럭마다 1클럭 동안 1인 신호(14)가 1인 동안에는 이전 라인의 어드레스를 반복하여 발생하며, 1440클럭 동안 1인 신호(17)와 576클럭 동안 1인 신호(15)가 1인 동안에 동작하여 20비트 어드레스(26)와 읽기 인에이블 신호(27)와 칩 인에이블 신호(25)를 발생한다.
제1 다중화기(MUX)(31)는 27㎒ 클럭(2)에 따라 쓰기 어드레스 발생기(19)에서 출력되는 20비트 어드레스(23)나 읽기 어드레스 발생기(20)에서 출력되는 20비트 어드레스(26)중 하나를 선택하여 출력한다.
8 비트 D 플립플롭(33)은 3 상태(state) 기능을 가지며, 외부로부터 입력 되는 NTSC 방식의 CCIR 601 영상 신호중에서 8비트(또는 10비트)의 데이타(1)를 입력받아 래치한 후에 쓰기 인에이블 신호(22)에 따라 메모리(37)로 출력한다.
8 비트 D 플립플롭(35)은 3 상태(state) 기능을 가지며, 읽기 인에이블 신호(27)에 따라 메모리(37)의 출력 데이타를 입력받아 래치한다.
메모리(37)는 제1 다중화기(31)의 출력 신호(32)를 어드레스 단자에, 쓰기 인에이블 신호(22)를 쓰기 인에이블 단자에, 읽기 인에이블 신호(27)를 읽기 인에이블 단자에, 쓰기 어드레스 발생기(19)의 칩 인에이블 신호(24)와 읽기 어드레스 발생기(20)의 칩 인에이블 신호(25)를 논리곱(AND)한 신호(30)를 칩 인에이블 단자에 입력받아 쓰기 인에이블 신호(22)가 0일 때는 D 플립플롭(33)을 통하여 입력되는 데이타를 저장하며, 읽기 인에이블 신호(27)가 0일 때는 D 플립플롭(35)를 통하여 데이타를 출력(36)한다.
타이밍 기준신호(TRS) 발생기(21)는 CCIR 601의 인터페이스 규격(CCIR 656)에서 PAL방식에 맞도록 625진 카운터(10)의 출력(16)과 1728진 카운터(11)의 출력(18)을 디코딩하여 타이밍 기준신호와 휘도성분을 발생시켜야할 때에는 10hex를, 색차성분을 발생시켜야 할 때에는 80hex를 발생시키며, 비활성 구간을 알려주는 신호(29)를 출력한다.
제2 다중화기(38)는 비활성 구간을 알려주는 신호(29)의 제어에 따라 활성 구간에서는 메모리(37)의 출력데이타(36)을, 비활성 구간에서는 타이밍 기준 신호 발생기(21)의 출력(28)을 입력받아 다중화하여 PAL CCIR 601 영상 신호를 외부로 출력한다.
상기와 같은 본 발명은, NTSC 방식의 CCIR 601 영상 신호 등과 같은 디지탈 영상 신호를 송신하는 방송장비와 PAL 방식의 CCIR 601 영상 신호 등과 같은 디지탈 영상 신호를 수신하는 방송장비간에 인터페이스가 가능하며, 디지탈/PAL 인코더에 연결하여 이용하면 PAL 방식으로 작동하는 모니터에서도 NTSC 방식의 디지탈 영상신호를 수신할 수 있고, 하드웨어 구현이 간단하여 경제적이고 에러 발생이 적어지는 효과가 있다.

Claims (3)

  1. 외부로부터 데이타와 클럭을 입력받아 상기 데이타로부터 타이밍 기준신호를 검색하기 위한 디코딩 수단; 상기 디코딩 수단의 출력을 입력받고 외부로부터 상기 클럭을 입력받아 카운트하여 출력하기 위한 카운팅 수단; 상기 카운팅 수단의 출력을 입력받아 쓰기 어드레스와 쓰기 인에이블 신호, 칩 인에이블 신호를 발생하기 위한 쓰기 어드레스 발생 수단; 상기 카운팅 수단의 출력을 입력받아 읽기 어드레스, 읽기 인에이블 신호 및 칩 인에이블 신호를 발생하기 위한 읽기 어드레스 발생 수단; 외부로부터 입력되는 상기 클럭에 따라 상기 쓰기 어드레스 발생 수단의 쓰기 어드레스나 상기 읽기 어드레스 발생 수단의 읽기 어드레스중 하나를 선택하여 출력하기 위한 제1 다중화 수단; 외부로부터 상기 데이타를 입력받아 래치하기 위한 제1 래치 수단; 상기 제1 다중화 수단의 출력, 상기 쓰기 어드레스 발생 수단의 쓰기 인에이블 신호, 상기 읽기 어드레스 발생 수단의 읽기 인에이블 신호 및 상기 쓰기 어드레스 발생 수단의 칩 인에이블 신호와 상기 읽기 어드레스 발생 수단의 칩 인에이블 신호를 논리곱한 신호에 따라 상기 제1 래치 수단의 출력 데이타를 저장하기 위한 저장 수단; 상기 저장 수단의 출력 데이타를 래치하기 위한 제2 래치 수단; 상기 카운팅 수단의 출력을 입력받아 디코딩하여 타이밍 기준신호를 발생하기 위한 타이밍 기준신호 발생 수단; 및 상기 타이밍 기준신호 발생 수단의 출력과 상기 제2 래치 수단의 출력을 입력받아 다중화하여 출력 데이타를 외부로 출력하기 위한 제2 다중화 수단을 포함하는 디지탈 영상 신호 변환 장치.
  2. 제1항에 있어서, 상기 카운팅 수단은, 상기 디코딩 수단으로부터 수평 활성 영역에서 하이인 신호를 클럭으로 입력받아 상기 디코딩 수단으로부터 입력받은 첫번째 필드에서 하이(HIGH)인 신호의 상승 시간부터 동작하여 제1 활성 영역 구간 만큼 하이인 신호를 상기 쓰기 어드레스 발생 수단으로 발생하는 제1 카운팅 수단; 상기 디코딩 수단으로부터 첫번째 필드에서 하이인 신호를 클럭으로 입력받아 동작하여 6 프레임중에서 5 프레임 동안 하이인 신호를 상기 쓰기 어드레스 발생 수단으로 발생하는 제2 카운팅 수단; 상기 제2 카운팅 수단으로부터 6 프레임중에서 5 프레임 동안 하이인 신호를 클럭으로 입력받아 동작하여 6프레임(1클럭) 동안 하이인 신호를 상기 쓰기 어드레스 발생 수단으로 발생하는 제3 카운팅 수단; 외부로부터 상기 클럭을 입력받아 동작하여 제2 활성 영역 구간 동안 하이인 신호를 상기 읽기 어드레스 발생 수단으로 출력하고, 카운팅 값을 상기 타이밍 기준신호 발생 수단으로 발생하는 제4 카운팅 수단; 및 상기 제4 카운팅 수단으로부터 제2 활성 영역 구간 동안 하이(HIGH)인 신호를 클럭으로 입력받아 동작하여 한 프레임내의 활성 영역 구간 동안 하이인 신호와 상기 한 프레임내의 활성 영역 구간 동안 하이인 신호가 하이인 동안에 6클럭마다 1클럭 동안 하이인 신호를 상기 읽기 어드레스 발생 수단으로 출력하고, 카운팅 값을 상기 타이밍 기준신호 발생 수단으로 발생하는 제5 카운팅 수단을 포함하는 디지탈 영상 신호 변환 장치.
  3. 제2항에 있어서, 상기 디코딩 수단은 외부로부터 데이타와 클럭을 입력받아 상기 데이타로부터 타이밍 기준신호를 검색하여 수평 활성 영역에서 하이(HIGH)인 신호와 첫번째 필드에서 하이인 신호를 출력하도록 구성하고, 상기 제1 카운팅 수단은 상기 디코딩 수단으로부터 수평 활성 영역에서 하이인 신호와 첫번째 필드에서 하이인 신호를 클럭으로 입력받아 첫번째 필드에서 하이인 신호의 상승 시간부터 동작하여 제1 활성 영역 구간 만큼 하이인 신호를 상기 쓰기 어드레스 발생 수단으로 발생하도록 구성하고, 상기 제2 카운팅 수단은 상기 디코딩 수단으로부터 첫번째 필드에서 하이인 신호를 클럭으로 입력받아 동작하여 6 프레임중에서 5 프레임 동안 하이인 신호를 상기 제3 카운팅 수단과 상기 쓰기 어드레스 발생 수단으로 발생하도록 구성하고, 상기 제3 카운팅 수단은 상기 제2 카운팅 수단으로부터 6 프레임중에서 5 프레임 동안 하이인 신호를 클럭으로 입력받아 동작하여 6프레임(1클럭) 동안 하이인 신호를 상기 쓰기 어드레스 발생 수단으로 발생하도록 구성하고, 상기 쓰기 어드레스 발생 수단은 상기 디코딩 수단과 수평 활성 영역에서 하이인 신호와 상기 제1 카운팅 수단의 제1 활성영역 구간 만큼 하이인 신호가 하이이며, 상기 제2 카운팅 수단의 6프레임중에서 5프레임 동안 하이인 신호나 상기 제3 카운팅 수단의 6프레임(1클럭) 동안 하이인 신호가 하이인 동안에 동작하여 쓰기 어드레스를 상기 제1 다중화 수단으로 발생하고, 쓰기 인에이블 신호를 상기 제1 래치 수단과 상기 저장 수단으로 발생하며, 칩 인에이블 신호를 논리곱 수단을 통하여 상기 저장 수단으로 발생하도록 구성하고, 상기 제4 카운팅 수단은 외부로부터 상기 클럭을 입력받아 동작하여 제2 활성 영역 구간 동안 하이인 신호를 상기 제5 카운팅 수단으로 발생하고, 카운팅 값을 상기 타이밍 기준신호 발생 수단으로 발생하도록 구성하고, 상기 제5 카운팅 수단은 상기 제4 카운팅 수단으로부터 제2 활성 영역 구간 동안 하이인 신호를 클럭으로 입력받아 동작하여 한 프레임내의 활성 영역 구간 동안 하이인 신호와 상기 한 프레임내의 활성 영역 구간 동안 하이인 신호가 하이인 동안에 6클럭마다 1클럭 동안 하이인 신호를 상기 읽기 어드레스 발생 수단으로 발생하고, 카운팅 값을 상기 타이밍 기준신호 발생 수단으로 발생하도록 구성하고, 상기 읽기 어드레스 발생 수단은 상기 제5 카운팅 수단의 6클럭마다 1클럭 동안 하이인 신호가 하이인 동안에는 이전 라인의 어드레스를 반복하여 발생하며, 상기 제4 카운팅 수단의 활성 영역 구간 동안 하이인 신호와 상기 제5 카운팅 수단의 한 프레임내의 활성 영역 구간 동안 하이인 신호가 하이인 동안에 동작하여 읽기 어드레스를 상기 제1 다중화 수단으로 발생하고, 읽기 인에이블 신호를 상기 제2 래치 수단과 상기 저장 수단으로 발생하며, 칩 인에이블 신호를 상기 논리곱 수단을 통하여 상기 저장 수단으로 발생하도록 구성하고, 상기 제1 다중화 수단은 외부로부터 입력되는 상기 클럭에 따라 상기 쓰기 어드레스 발생 수단의 쓰기 어드레스나 상기 읽기 어드레스 발생 수단의 읽기 어드레스중 하나를 선택하여 상기 저장 수단으로 출력하도록 구성하고, 상기 제1 래치 수단은 외부로부터 상기 데이타를 입력받아 래치한 후에 상기 쓰기 어드레스 발생 수단의 쓰기 인에이블 신호에 따라 상기 저장 수단으로 출력하도록 구성하고, 상기 저장 수단은 상기 제1 다중화 수단의 출력 신호를 어드레스 단자에, 상기 쓰기 어드레스 발생 수단의 쓰기 인에이블 신호를 쓰기 인에이블 단자에, 상기 읽기 어드레스 발생 수단의 읽기 인에이블 신호를 읽기 인에이블 단자에, 상기 쓰기 어드레스 발생 수단의 칩 인에이블 신호와 상기 읽기 어드레스 발생 수단의 칩 인에이블 신호를 논리곱(AND)한 신호를 칩 인에이블 단자에 입력받아 상기 쓰기 인에이블 신호가 활성화되었을 때는 상기 제1 래치 수단을 통하여 입력되는 데이타를 저장하며, 상기 읽기 인에이블 신호가 활성화되었을 때는 상기 제2 래치 수단으로 데이타를 출력하도록 구성하고, 상기 제2 래치 수단은 상기 읽기 어드레스 발생 수단의 읽기 인에이블 신호에 따라 상기 저장 수단의 출력 데이타를 입력받아 래치한 후에 상기 제2 다중화 수단으로 출력하도록 구성하고, 상기 타이밍 기준신호 발생 수단은 상기 제5 카운팅 수단의 출력과 상기 제4 카운팅 수단의 출력을 디코딩하여 타이밍 기준신호와 휘도성분 및 색차성분 신호와 비활성 구간을 알려주는 신호를 상기 제2 다중화 수단으로 출력하도록 구성하고, 상기 제2 다중화 수단은 상기 타이밍 기준신호 발생 수단으로부터의 비활성 구간을 알려주는 신호의 제어에 따라 활성 구간에서는 상기 저장 수단의 출력 데이타를 입력받고, 비활성 구간에서는 상기 타이밍 기준신호 발생 수단의 출력을 입력받아 다중화하여 외부로 출력하도록 구성하는 것을 특징으로 하는 디지탈 영상 신호 변환 장치.
KR1019940036952A 1994-12-23 1994-12-23 디지탈 영상 신호 변환 장치 KR0160804B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940036952A KR0160804B1 (ko) 1994-12-23 1994-12-23 디지탈 영상 신호 변환 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940036952A KR0160804B1 (ko) 1994-12-23 1994-12-23 디지탈 영상 신호 변환 장치

Publications (2)

Publication Number Publication Date
KR960028384A KR960028384A (ko) 1996-07-22
KR0160804B1 true KR0160804B1 (ko) 1999-01-15

Family

ID=19403643

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940036952A KR0160804B1 (ko) 1994-12-23 1994-12-23 디지탈 영상 신호 변환 장치

Country Status (1)

Country Link
KR (1) KR0160804B1 (ko)

Also Published As

Publication number Publication date
KR960028384A (ko) 1996-07-22

Similar Documents

Publication Publication Date Title
KR900005458B1 (ko) 지연 실시간 다중분해 신호 처리장치
KR970011268B1 (ko) 비디오 신호 송신용 장치
US6535252B1 (en) Device for receiving displaying and simultaneously recording television images via buffer
JP2005532740A (ja) 高精細度デインタレース／フレーム倍増回路およびその方法
KR940005134A (ko) 고화질 텔레비젼의 픽쳐인픽쳐방법 및 장치
US6515707B1 (en) Image frame synchronizing apparatus and method thereof
KR940005102A (ko) 촬상 장치
KR100835035B1 (ko) 신호 처리장치 및 방법
KR0160804B1 (ko) 디지탈 영상 신호 변환 장치
CN1059064C (zh) 用于电视接收机的视频信号补偿装置
US5640209A (en) NTSC/PAL video signal conversion apparatus employing ITU-R BT.601 video signal
JPS6248888A (ja) ディジタル・サンプル周波数の低減装置
EP0582305B1 (en) Video signal converting device and noise eliminator
US6331875B1 (en) Method and device for arranging digitized image signals or data in orthogonal rows and columns
JPS60219881A (ja) ビデオ信号用メモリ・システム
JPH05252522A (ja) デジタルビデオカメラ
GB2269507A (en) Coding a video signal to facilitate aspect ratio conversion
KR970003795B1 (ko) 화소와 라인 번지수의 조합을 이용한 디지탈요소 영상 신호 변환장치
JPS63189057A (ja) 映像信号複合化装置
KR870000175B1 (ko) 고해상도 텔레비젼 수상기의 영상신호 변환장치
KR970003796B1 (ko) 화소와 라인 번지수의 조합을 이용한 디지탈요소 영상 신호 변환장치
KR100270327B1 (ko) 영상 부호화기의 감시 기능을 겸비한 영상 신호 입력 장치
JP3031961B2 (ja) ディジタルコンバーゼンス補正装置
KR0157479B1 (ko) 엠펙2 비트 스트림에서 헤더 데이타를 추출하는 회로
KR20000044786A (ko) 디지탈 텔레비젼의 영상 데이터 보간 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120813

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20130808

Year of fee payment: 16

EXPY Expiration of term