KR960028384A - 씨씨아이알 601영상 신호를 이용하는 앤티에스씨/팔 변환장치 - Google Patents

씨씨아이알 601영상 신호를 이용하는 앤티에스씨/팔 변환장치 Download PDF

Info

Publication number
KR960028384A
KR960028384A KR1019940036952A KR19940036952A KR960028384A KR 960028384 A KR960028384 A KR 960028384A KR 1019940036952 A KR1019940036952 A KR 1019940036952A KR 19940036952 A KR19940036952 A KR 19940036952A KR 960028384 A KR960028384 A KR 960028384A
Authority
KR
South Korea
Prior art keywords
signal
clock
data
counting means
write
Prior art date
Application number
KR1019940036952A
Other languages
English (en)
Other versions
KR0160804B1 (ko
Inventor
이진환
안치득
정주홍
박상규
Original Assignee
양승택
재단법인 한국전자통신연구소
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 양승택, 재단법인 한국전자통신연구소 filed Critical 양승택
Priority to KR1019940036952A priority Critical patent/KR0160804B1/ko
Publication of KR960028384A publication Critical patent/KR960028384A/ko
Application granted granted Critical
Publication of KR0160804B1 publication Critical patent/KR0160804B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N11/00—Colour television systems
    • H04N11/06—Transmission systems characterised by the manner in which the individual colour picture signal components are combined
    • H04N11/12—Transmission systems characterised by the manner in which the individual colour picture signal components are combined using simultaneous signals only
    • H04N11/14—Transmission systems characterised by the manner in which the individual colour picture signal components are combined using simultaneous signals only in which one signal, modulated in phase and amplitude, conveys colour information and a second signal conveys brightness information, e.g. NTSC-system
    • H04N11/16—Transmission systems characterised by the manner in which the individual colour picture signal components are combined using simultaneous signals only in which one signal, modulated in phase and amplitude, conveys colour information and a second signal conveys brightness information, e.g. NTSC-system the chrominance signal alternating in phase, e.g. PAL-system
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/46—Receiver circuitry for the reception of television signals according to analogue transmission standards for receiving on more than one standard at will

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Television Systems (AREA)
  • Processing Of Color Television Signals (AREA)
  • Color Television Systems (AREA)

Abstract

본 발명은 영상 신호를 변환하는 NTSC/PAL변환 장치에 관한 것으로, NTSC방식의 영상 신호를 카운터와 메모리를 이용하여 PAL영상 신호로 변환하는 NTSC/PAL변환 장치를 제공하기 위하여, 타이밍 기준신호를 검색하는 디코딩 수단(3); 상기 클럭(2)을 입력받는 카운팅 수단(6, 8, 9, 10, 11); 쓰기어드레스(23)와 쓰기(write)인에이블 신호(22), 칩(chip) 인에이블 신호(23)를 발생하는 쓰기(Write)어드레스 발생 수단(19); 읽기 어드레스(26), 읽기(read) 인에이블 신호(27) 및 칩(chip) 인에이블 신호(25)를 발생하는 읽기(Read) 어드레스 발생 수단(20); 쓰기 어드레스(23)나 읽기 어드레스(26)중 하나를 선택하여 출력하는 제1다중화 다수(MUX)(31); 이타를 래치하는 제1래치 수단(33); 데이타를 저장하는 메모리 수단(37); 출력 데이타를 래치하는 제2래치 수단(35); 디코딩하는 타이밍 기준신호(TR) 발생 수단(21); 및 데이타를 다중화하여 외부로 출력하는 제2다중화 수단(38)을 구비하여 하드웨 구현이 간단하여 경제적이고 에러 발생이 적어지는 효과가 있다.

Description

씨씨아이알 601영상 신호를 이용하는 앤티에스씨/팔 변환장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 NTSC/PAL변환 장치의 구성도.

Claims (4)

  1. 외부로 부터 데이타(1)와 클럭(2)을 입력받아 상기 데이타로 부터 타이밍 기준신호를 검색하는 디코딩 수단(3); 상기 디코딩 수단(3)에 연결되어 있으며 외부로 부터 상기 클럭(2)을 입력받는 카운팅수단(6, 8, 9, 10, 11); 상기 카운팅 수단(6, 8, 9, 10, 11)에 연결되어 있으며 쓰기 어드레스(23)와 쓰기(write) 인에이블 신호(22), 칩(chip) 인에이블 신호(24)를 발생하는 쓰기(Write)어드레스 발생수단(19); 상기 카운팅 수단(6, 8, 9, 10, 11)에 연결되어 있으며 읽기 어드레스(26), 읽기(read) 인에이블 신호(27) 및 칩(chip) 인에이블 신호(25)를 발생하는 읽기(Read) 어드레스 발생 수단(20); 외부로 부터 입력되는 상기 클럭(2)에 따라 쓰기 어드레스(23)나 읽기 어드레스(26)중 하나를 선택하여 출력하는 제1다중화 수단(MUX)(31); 외부로 부터 상기 데이타를 입력받아 래치하는 제1래치 수단(33); 상기 제1다중화 수단(31), 쓰기 어드레스 발생 수단(19), 읽기 어드레스 발생 수단(20) 및 제1래치 수단(33)에 연결되어 있으며 데이타를 저장하는 메모리 수단(37); 상기 메모리 수단(37)의 출력데이타를 래치하는 제2래치 수단(35); 상기 카운팅 수단(6, 8, 9, 10, 11)의 출력을 디코딩하는 타이밍 기준신호(TR) 발생 수단(21); 및 상기 타이밍 기준신호 발생 수단(21)과 제2래치 수단(35)에 연결되어 데이타를 다중화하여 외부로 출력하는 제2다중화 수단(38)을 구비하는 것을 특징으로 하는 CCIR 601 영상 신호를 이용하는 NTSC/PAL변환 장치.
  2. 제1항에 있어서, 상기 카운팅 수단(6, 8, 9, 10, 11)은, 상기 디코딩 수단(3)으로 부터 수평 활성영역에서 하이인 신호(5)를 클럭으로 입력받아 상기 디코딩 수단(34)으로 부터 입력받은 첫번째 필드에서 하이인 신호(4)의 상승 시간부터 동작하여 제1활성 영역 구간 만큼 하이인 신호(13)을 발생하는 제1카운팅 수단(8); 상기 디코딩 수단(3)으로 부터 첫번째 필드에서 하이인 신호(4)를 클럭으로 입력받아 동작하여 6프레임 중에서 5프레임 동안 하이인 신호(7)를 발생하는 제2카운팅 수단(6); 상기 제2카운팅 수단(6)으로 부터 6프레임 중에서 5프레임 동안 하이인 신호(7)를 클럭으로 입력받아 동작하여 6프레임(1클럭) 동안 하이인 신호(12)를 발생하는 제3카운팅 수단(9); 외부로 부터 상기 클럭(2)을 입력받아 동작하여 제2활성 영역 구간 동안 하이인 신호(17)와 카운터의 출력(18)을 발생하는 제4카운팅 수단(11); 상기 제4카운팅 수단(11)으로 부터 2활성 영역 구간 동안 하이인 신호(17)를 클럭으로 입력받아 동작하여 한프레임내의 활성영역 구간 동안 하이인 신호(15)와 상기 한프레임내의 활성영역 구간동안 하이인 신호(15)가 하이인 동안에 6클럭마다 1클럭 동안 하이인 신호(14)와 카운터의 출력값(16)을 발생하는 제5카운팅 수단(10)을 구비하는 것을 특징으로 하는 CCIR 601영상 신호를 이용하는 NTSC/PAL변환 장치.
  3. 제1항에 있어서, 상기 디코딩 수단(3)은 외부로 부터 데이타(1)와 클럭(2)을 입력받아 상기 데이타로 부터 타이밍 기준신호를 검색하여 수평 활성 영역에서 하이(HIGH)인 신호(5)와 첫번째 필드에서 하이인 신호(4)를 출력하도록 구성하고, 상기 제1카운팅 수단(8)은 수평 활성 영역에서 하이인 신호(5)를 클럭으로 입력받아 첫번째 필드에서 하이인 신호(4)의 상 시간부터 동작하여 제1활성 영역 구간 만큼 하이인 신호(13)을 발생하도록 구성하고, 상기 제2카운팅 수단(6)은 첫번째 필드에서 하이인 신호(4)를 클럭으로 입력받아 동작하여 6프레임 중에서 5프레임 동안 하이인 신호(7)를 발생하도록 구성하고, 상기 제3카운팅 수단(9)은 6프레임 중에서 5플레임 동안 하이인 신호(7)를 클럭으로 입력받아 동작하여 6프레임(1클럭)동안 하이인 신호(12)를 발생하도록 구성하고, 상기 쓰기 어드레스 발생 수단(19)은 수평 활성 영역에서 하이인 신호(5)와 상기 제1활성영역 구간 만큼 하이인 신호(13)가 하이이며 6프레임 중에서 5프레임 동안 하이인 신호(7)나 6프레임(1클럭) 동안 하이인 신호(12)가 하이인, 동안에만 동작하여 쓰기 어드레스(23)와 쓰기(write) 인에이블 신호(22), 칩(chip) 인에이블 신호(24)를 발생하도록 구성하고, 상기 제4카운팅 수단(11)은 외부로 부터 상기 클럭(2)을 입력받아 동작하여 제2활성 영역 구간 동안 하이인 신호(17)와 카운터의 출력(18)을 발생하도록 구성하고, 상기 제5카운팅 수단(10)은 상기 제2활성 영역 구간 동안 하이인 신호(17)를 클럭으로 입력받아 동작하여 한프레임내의 활성영역 구간 동안 하이인 신호(15)와 상기 한프레임내의 활성영역 구간 동안 하이인 신호(15)가 하이인 동안에 6클럭마다 1클럭 동안 하이인 신호(14)와 카운터의 출력값(16)을 발생하도록 구성하고, 상기 읽기 어드레스 발생 수단(20)은 6클럭마다 1클럭 동안 하이인 신호(14)가 하이인 동안에는 이전 라인의 어드레스를 반복하여 발생하며 활성영역 구간 동안 하이인 신호(17)와 한프레임내의 활성영역 구간 동안 하아인 신호(15)가 하이인 동안에 동작하여 읽기 어드레스(26)와 읽기(read)인에이블 신호(27)와 칩(chip) 인에이블 신호(25)를 발생하도록 구성하고, 상기 제1다중화 수단(31)은 외부로 부터 입력되는 상기 클럭(2)에 따라 쓰기 어드레스(23)나 읽기 어드레스(26)중 하나를 선택하여 출력하도록 구성하고, 상기 제1래치 수단(33)은 외부로 부터 상기 데이타를 입력받아 래치하도록 구성하고, 상기 메모리 수단(37)은 상기 제1다중화 수단(31)의 출력 신호(32)를 어드레스 단자에, 쓰기 인에이블 신호(22)를 쓰기 인에이블 단자에, 읽기 인에이블 신호(27)를 읽기 인에이블 단자에, 상기 쓰기 어드레스 발생 수단(19)의 칩 인에이블 신호(24)와 상기 읽기 어드레스 발생 수단(20)의 칩 인에이블 신호(25)를 논리곱(AND)한 신호(30)를 칩 인에이블 단자에 입력받아 쓰기 인에이블 신호(22)가 0일 때는 상기 제1래치 수단(33)을 통하여 입력되는 데이타를 저장하며 읽기 인에이블 신호(27)가 0일 때는 데이타를 출력하도록 구성하고, 상기 제2래치 수단(35)은 상기 메모리 수단(37)의 출력 데이타를 래치하도록 구성하고, 상기 타이밍 기준신호 발생 수단(21)은 상기 제5카운팅 수단(10)의 출력(16)과 상기 제4카운팅 수단(11)의 출력(18)을 디코딩하여 타이밍 기준신호, 휘도성분 및 색차성분을 발생시키며 비활성 구간을 알려주는 신호(29)를 출력하도록 구성하고, 상기 제2다중화 수단(38)은 비활성 구간을 알려주는 신호(29)의 제어에 따라 활성 구간에서는 상기 메모리수단(37)의 출력데이타(36)을, 비활성 구간에서는 상기 타이밍 기준신호 발생 수단(21)의 출력(27)을 선택하여 외부로 출력하도록 구성하는 것을 특징으로 하는 CCIR 601영상 신호를 이용하는 NTSC/PAL변환 장치.
  4. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940036952A 1994-12-23 1994-12-23 디지탈 영상 신호 변환 장치 KR0160804B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940036952A KR0160804B1 (ko) 1994-12-23 1994-12-23 디지탈 영상 신호 변환 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940036952A KR0160804B1 (ko) 1994-12-23 1994-12-23 디지탈 영상 신호 변환 장치

Publications (2)

Publication Number Publication Date
KR960028384A true KR960028384A (ko) 1996-07-22
KR0160804B1 KR0160804B1 (ko) 1999-01-15

Family

ID=19403643

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940036952A KR0160804B1 (ko) 1994-12-23 1994-12-23 디지탈 영상 신호 변환 장치

Country Status (1)

Country Link
KR (1) KR0160804B1 (ko)

Also Published As

Publication number Publication date
KR0160804B1 (ko) 1999-01-15

Similar Documents

Publication Publication Date Title
KR920015356A (ko) 전자카메라시스템에 있어서 재생시 화면편집장치
KR970057340A (ko) 텔레비젼의 2화면 구성장치
KR960028384A (ko) 씨씨아이알 601영상 신호를 이용하는 앤티에스씨/팔 변환장치
JP3154190B2 (ja) 汎用走査周期変換装置
KR950023015A (ko) 영상신호압축장치
KR900007246A (ko) 고선명 텔레비젼 화상의 임시 비율 변환방법 및 장치
KR930011547A (ko) 메모리를 이용한 dtmf신호 발생기
KR100241443B1 (ko) 격행주사 모드-순차주사 모드 변환회로
KR930020250A (ko) 클럭 변환장치
KR970056957A (ko) 화상처리 장치
KR950023000A (ko) 화소와 라인 번지수의 조합을 이용한 디지탈요소 영상 신호 변환장치
KR20010063358A (ko) 하나의 필드 값을 이용한 프레임 레이트 변환 방법
KR950023001A (ko) 화소와 라인 번지수의 조합을 이용한 디지탈요소 영상신호 변환장치
KR970009195A (ko) 수평동기 신호 카운터를 이용한 화상 변환장치
KR910007371A (ko) 일반교환회선용 정지화상 전화기의 영상 입출력 장치
KR970057721A (ko) 영상처리장치에 있어서 비월/순차주사 호환회로
KR950007498A (ko) 영상신호의 프레임 변환장치
KR940017870A (ko) 윈도우 신호 발생장치
KR970060912A (ko) 영상신호 변환장치
KR950010494A (ko) 디지탈 디지탈 비디오 신호의 스캔속도 변환장치
KR900002629A (ko) 줌기능을 위한 어드레스 발생회로
KR940010514A (ko) 프레임 메모리 오동작 검출시스템
KR900008851A (ko) 순차주사 텔레비젼 방식에 있어서 화면 확대방식 및 회로
KR960003488A (ko) 전전자 교환기에서 동일한 프레임 딜레이를 갖는 타임 스위치 장치 및 방법
KR940025286A (ko) 수평/수직동기 발생회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120813

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20130808

Year of fee payment: 16

EXPY Expiration of term