KR0156639B1 - 반도체 모스 트랜지스터 소자와 그 제조방법 - Google Patents
반도체 모스 트랜지스터 소자와 그 제조방법Info
- Publication number
- KR0156639B1 KR0156639B1 KR1019950008626A KR19950008626A KR0156639B1 KR 0156639 B1 KR0156639 B1 KR 0156639B1 KR 1019950008626 A KR1019950008626 A KR 1019950008626A KR 19950008626 A KR19950008626 A KR 19950008626A KR 0156639 B1 KR0156639 B1 KR 0156639B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- layer
- semiconductor substrate
- semiconductor
- insulating material
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 239000004065 semiconductor Substances 0.000 claims abstract description 63
- 239000000758 substrate Substances 0.000 claims abstract description 42
- 239000012535 impurity Substances 0.000 claims abstract description 35
- 239000011810 insulating material Substances 0.000 claims abstract description 32
- 238000000034 method Methods 0.000 claims abstract description 7
- 238000005530 etching Methods 0.000 claims abstract description 3
- 238000005468 ion implantation Methods 0.000 claims abstract 3
- 150000002500 ions Chemical class 0.000 claims description 4
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 claims description 2
- 238000000927 vapour-phase epitaxy Methods 0.000 claims description 2
- 239000000463 material Substances 0.000 abstract description 2
- 239000004020 conductor Substances 0.000 abstract 1
- 238000009413 insulation Methods 0.000 abstract 1
- 230000005684 electric field Effects 0.000 description 5
- 230000001681 protective effect Effects 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000000779 depleting effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823864—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명에 의한 반도체 모스 트랜지스터 소자와 그 제조방법에 관한 것으로서, 그 구조는 반도체기판 상의 필드영역에 형성되어 소자의 활성영역을 한정하는 절연물질층과, 상기 반도체기판의 상기 활성영역 상에 상기 절연물질층 사이에 상기 절연물질층의 가장자리 부분을 덮도록 형성된 에피층과, 상기 에피층 상에 게이트절연막을 개재시켜 형성된 절연되는 게이트와, 상기 게이트의 양측면에 형성된 측벽 절연막과, 상기 측벽절연막 하부의 상기 반도체기판 상에 상기 에피층에 의해 덮혀 지도록 절연물질로 형성된 돌기벽과, 상기 에피층의 상기 게이트 양측에 상기 반도체기판과 반대 도전형의 불순물이 도핑된 불순물영역을 포함하고, 그 제조방법으로는 반도체기판 상에 절연물질막을 형성시키는 단계와, 상기 절연물질층을 식각하여 상기 반도체기판의 필드영역 상과 소자의 활성영역의 게이트 형성부위 가장자리에 각각 절연물질층과 돌기벽을 형성시키는 단계와, 상기 반도체기판의 노출된 부분 상에 상기 돌기벽과 상기 절연물질층 상부의 가장자리를 덮도록 에피층을 형성하는 단계와, 상기 에피층 상의 상기 돌기벽 사이에 게이트절연막과 게이트를 형성하고 상기 게이트를 마스크로 하여 상기 에피층의 노출된 부분에 상기 반도체기판과 반대 도전형의 불순물을 저농도로 이온주입하여 저농도불순물영역을 형성하는 단계와, 상기 게이트의 양측면에 측벽절연막을 형성하고 상기 게이트와 상기 측벽 절연막을 마스크로 하여 상기 에피층의 노출된 부분에 상기 반도체기판과 반대 도전형의 불순물을 고농도로 이온주입하여 고농도불순물영역을 형성하는 단계를 포함한다.
Description
제1도는 종래의 반도체 모스 트랜지스터 소자를 설명하기 위한 도면.
제2도는 본 발명에 의한 반도체 모스 트랜지스터 소자와 그 제조방법을 설명하기 위한 도면.
* 도면의 주요부분에 대한 부호의 설명
10,20 : 반도체기판 11 : 필드격리막
12 : 소오스영역 13 : 드레인영역
14 : 게이트산화막 15,25 : 게이트
16,26 : 측벽절연막 17,28 : 캡보호막
21 : 절연물질막 21-1 : 절연물질층
22 : 돌기벽 23 : 에피층
24 : 게이트절연막 27,27' : 불순물영역
A : 필드영역 B : 액티브영역
G : 게이트 형성부위
본 발명은 반도체 모스 트랜지스터 소자(MOS tr; Metal Oxide Semiconductor transister)와 그 제조방법에 관한 것으로, 특히 구조와 그 제조방법을 개선하여 동작 특성이 향상되고, 반도체 집적회로의 고집적화에 적당하도록 한 반도체 모스트랜지스터 소자와 그 제조방법에 관한 것이다.
반도체 소자의 고속화, 고집적화에 따라 단위소자의 사이즈(size)가 미세화되어서 소자 내부의 전계강도가 증가하고 있으며, 또한 이러한 강전계는 각 단위소자의 동작에 영향을 끼치는 여러가지 현상을 유발시킨다.
제1도는 종래의 반도체 모스 트랜지스터 소자를 설명하기 위한 도면으로, 엔모스(NMOS) 트랜지스터 소자의 단면을 도시한 도면이다. 이하 첨주된 도면을 참고하여 종래의 반도체 모스 트랜지스터 소자의 구조 및 그 제조방법을 설명하면 다음과 같다.
종래의 반도체 소자에서 모스 트랜지스터는 제1도에 도시된 바와 같이, 필드(field)격리막(11) 사이에서 대칭적으로 위치하도록 기판과 반대 도전형의 불순물(n형)을 이온주입하여 엘디디(LDD; lightly doped drain)접합구조를 형성시킨 소오스(source)영역(12)과 드레인(drain)영역(13)을 형성시킨 P형 반도체기판(10)사에서, 소오스영역과 드레인영역 간의 채널(channel)영역에 대응하는 게이트 산화막(gate oxide)(14)과, 게이트산화막 상에 형성시키는 다결정실리콘(polysilicon)으로 형성시킨 게이트(gate)(15)와, 게이트의 양측벽에 형성시킨 측벽(sidewall)절연막(16)과, 게이트 상면에 형성시킨 절연물질로 형성시킨 캡(cap)보호막(17)으로 이루어진다.
그리고 종래의 반도체 소자에서 모스 트랜지스터의 제조방법으로는 우선 로코스(LOCOS; local oxidation of silicon)방법으로 필드격리막을 형성시킨 반도체기판의 액티브(active)영역에 게이트산화막에 의해 기판과 절연되는 게이트를 형성시키고, 게이트를 마스크로 하여 소오스영역과 드레인영역에 기판과 반대 도전형의 저농도 불순물을 이온주입시킨 후에, 게이트의 양측벽에 측벽절연막을 형성시킨다. 그 후에는 측벽절연막을 양측벽에 형성시킨 게이트를 마스크로 소오스영역과 드레인영역에 기판과 반대 도전형의 저농도 불순물을 이온주입하여, 소오스영역과 드레인영역을 엘디디 접합구조로 형성시키는 것을 포함하여 이루어진다.(도면에 도시 안함)
그러나 종래의 제조방법에 의해 제조된 종래의 반도체 소자의 모스 트랜지스터 구조로는 단채널효과(short chennel effect)에 의해 동작특성이 악화되었으며, 드레인영역의 수평전계에 의한 디에이에이치씨(DAHC; Drain Avalanch Hot Carrier)의 수가 증가되어 게이트산화막의 신뢰성이 악화되었고, 공핍층 확산에 의한 펀치 쓰루우현상 감소 및 레치 압(latch-up)현상 감소에 어려움이 예상되는 바, 향후 반도체 집적회로의 고집적급 256 메가(M) 이상의 소자에서는 적합하지 않게 되는 문제가 발생되었다.
본 발명에서는 이러한 문제를 해결하기 위하여 안출된 것으로, 동작특성이 향상된 반도체 모스 트랜지스터의 개선된 구조와 그에 따른 제조방법을 제공하는 것이 그 목적이다.
본 발명에 의한 반도체 모스 트랜지스터 소자는 반도체기판 상의 필드영역에 형성되어 소자의 활성영역을 한정하는 절연물질층과, 상기 반도체기판의 상기 활성영역 상에 상기 절연물질층 사이에 상기 절연물질층의 가장자리 부분을 덮도록 형성된 에피층과, 상기 에피층 상에 게이트절연막을 개재시켜 형성된 절연되는 게이트와, 상기 게이트의 양측면에 형성된 측벽절연막과, 상기 측벽절연막 하부의 상기 반도체기판 상에 상기 에피층에 의해 덮혀지도록 절연물질로 형성된 돌기벽과, 상기 에피층의 상기 게이트 양측에 상기 반도체기판과 반대 도전형의 불순물이 도핑된 불순물영역을 포함한다.
본 발명에 따른 반도체 모스 트랜지스터 소자의 제조방법은 반도체기판 상에 절연물질막을 형성시키는 단계와, 상기 절연물질층을 식각하여 상기 반도체기판의 필드영역 상과 소자의 활성영역의 게이트 형성부위 가장자리에 각각 절연물질층과 돌기벽을 형성시키는 단계와, 상기 반도체기판의 노출된 부분 상에 상기 돌기벽과 상기 절연물질층 상부의 가장자리를 덮도록 에피층을 형성하는 단계와, 상기 에피층상의 상기 돌기벽 사이에 게이트절연막과 게이트를 형성하고 상기 게이트를 마스크로 하여 상기 에피층의 노출된 부분에 상기 반도체기판과 반대 도전형의 불순물을 저농도로 이온주입하여 저농도불순물영역을 형성하는 단계와, 상기 게이트 양측면에 측벽절연막을 형성하고 상기 게이트와 상기 측벽절연막을 마스크로 하여 상기 에피층의 노출된 부분에 상기 반도체기판과 반대 도전형의 불순물을 고농도로 이온주입하여 고능도불순물영역을 형성하는 단계를 포함한다.
이하, 첨부된 도면을 참고로 본 발명을 상세히 설명한다.
제2도는 본 발명에 의한 반도체 모스 트랜지스터 소자와 그 제조방법을 설명하기 위한 도면이다.
본 발명에 의한 반도체 모스 트랜지스터 소자를 제조하기 위해서는 우선 제2도의 (a)와 같이, 반도체기판(20)상에 절연물질막(21)을 형성시킨다. 이 절연물질막으로는 실리콘산화막(SiO2)을 저압 화학기상증착(LPCVD; low pressure chemical vapor deposition) 방법으로 900 ∼ 1100 ℃에서 5000 ∼ 7000 Å의 두께로 형성한다.
이어서, 제2도의 (b)와 같이, 절연물질막을 식각하여 필드영역(A)에는 절연물질층(21-1)을 형성시키고, 액티브영역(B)에는 기판표면의 게이트 형성부위(G) 가장자리에 돌기벽(22)을 형성시킨다.
그리고 제2도의 (c)와 같이, 반도체기판(20)의 노출된 부분 상에 돌기벽(22)을 덮고 필드영역의 절연물질층 상부 가장자리를 덮도록 에피(epi)층(23)을 형성한다. 상기에서 에피층(23)은 1050℃ ∼ 1150℃의 범위에서 디클로로실란(Dichlorosilane; SiH2CI2)을 증기상 에피택시(vapor phase epitaxy)방법으로 7000 ∼ 8000Å의 두께로 형성한다. 이때, 에피층(23)은 표면이 굴곡지게 형성된다.
이어서 제2도의 (d)와 같이, 에피층(23)이 돌기벽(22) 사이에 게이트절연막(24)을 개재시키고 게이트(25) 및 캡보호막(28)를 형성한다. 상기에서 게이트절연막(24), 게이트(25) 및 캡보호막(28)은 에피층(23) 상에 열산화하고 불순물이 도핑된 다결정실리콘을 증착한 후 산화실리콘 또는 질화실리콘을 증착한 후 패터닝하므로써 형성된다.
캡보호막(28)를 마스크(mask)로 하여 에피층(23)의 게이트(25) 양쪽에 반도체기판(20)과 반대 도전형의 불순물을 낮은 도우즈로 이온주입하여 LDD영역으로 이용되는 저농도물순물영역(29)을 형성한다.
에피층(23) 및 절연물질층(21-1) 상에 캡보호막(28)을 덮도록 산화실리콘 또는 질화실리콘을 증착하고 에치백하여 게이트(25) 및 캡보호막(28)의 양측면에 측벽질연막(26)을 형성시키고, 캡보호막(28) 및 측벽절연막(26)을 마스크로 하여 에피층(23)의 노출된 부분에 반도체기판(20)과 반대 도전형의 불순물을 높은 도우즈로 이온주입하여 소오스 및 드레인영역으로 이용되는 고농도불순물영역(27)(27')을 대칭적으로 형성한다.
즉, 본 발명에 의한 반도체 모스 트랜지스터 소자는 제2도의 (d)에 도시된 바와 같이, 반도체기판(20)의 필드영역(A) 상에 절연물질층(21-1)이 형성되고, 반도체기판(20)의 필드영역(A) 사이의 노출된 부분을 채우되 절연물질층(21-1) 상부의 가장자리를 덮도록 형성된 에피층(23)과, 에피층(23)의 상면에서 게이트절연막(24)에 의해 에피층(23)과 절연되는 게이트(25)와, 게이트(25)의 양측면에 절연물질로 형성된 측벽절연막(26)과, 측벽절연막(26)의 각각에 대응하여 에피층(23) 내부의 반도체기판(20)의 표면에 절연물질로 대칭적으로 형성된 돌기벽(22)과, 에피층(23)의 돌기벽(22)과 측벽절연막(26) 사이에 반도체기판(20)과 반대 도전형의 불순물이 저농도로 도핑된 저농도불순물영역(29)과, 에피층(23)에 캡보호막(28)과 측벽절연막(26)을 마스크로하여 반도체기판(20)과 반대 도전형의 불순물이 고농도로 도핑된 고농도불순물영역(27)을 포함하여 이루어진다. 이때, 에피층(23)은 그 표면이 굴록지게 형성되어 있다.
이와 같이 구성된 본 발명에 의한 반도체 소자인 모스 트랜지스터의 동작은 다음과 같다.
즉, 본 발명에 의한 반도체 소자인 모스 트랜지스터에서 불순물영역중의 하나인 소오스단자(27)는 접지시키고, 또 다른 불순물영역인 드레인단자(27')와 게이트단자(25)에 일정한 정전압을 인가하면, 소오스영역(27)과 드레인영역(27') 사이의 채널영역에 전자의 반전층이 형성됨과 동시에 드레인영역(27')에서는 전계힘에 의해 소오스영역(27)의 전자들이 반전층을 통과하여 드레인영역(27')으로 영입됨으로써 트랜지스터의 동작이 오프(off)에서 온(on)상태로 반전된다.
본 발명에 의한 제조방법에 의해 모스 트랜지스터 소자에서는 에피층의 표면이 굴고지게 형성됨에 따라 게이트절연막과 에피층의 계면도 굴고지게 형성되어 불순물영역의 즉, 드레인영역과 소오스영역간의 채널길이가 증가하게 되므로, 단채널효과가 감소되고 집적도가 향상된다.
그리고 불순물영역과 게이트 형성부위 사이의 에피층 내부에 형성시킨 돌기벽에 의해서 드렌인영역의 수평전계에 의해 생성되는 디에이에이치씨(DAHC)의 수를 감소시켜서 게이트산화막의 신뢰성이 향상되고, 공핍층 확산에 의한 펀치 쓰루우(punch through) 현상 및 레치 압(latch-up) 현상도 방지되어 모스 트랜지스터 소자의 동작 특성이 향상된다 .
Claims (5)
- 반도체 모스 트랜지스터 소자에 있어서, 반도체기판 상의 필드영역에 형성되어 소자의 활성영역을 한정하는 절연물질층과, 상기 반도체기판의 상기 활성영역 상에 상기 절연물질층 사이에 상기 절연물질층의 가장자리 부분을 덮도록 형성된 에피층과, 상기 에피층 상에 게이트절연막을 개재시켜 형성된 절연되는 게이트와, 상기 게이트의 양측면에 형성된 측벽절연막과, 상기 측벽절연막 하부의 상기 반도체기판 상에 상기 에피층에 의해 덮혀지도록 절연물질로 형성된 돌기벽과, 상기 에피층의 상기 게이트 양측에 상기 반도체기판과 반대 도전형의 불순물이 도핑된 불순물영역을 포함하는 반도체 모스 트랜지스터 소자.
- 청구항 제1항에 있어서, 상기 불순물영역은 상기 에피층의 상기 돌기벽과 상기 측벽절연막의 사이에 형성된 저농도불순물영역과, 상기 에피층의 게이트와 상기 측벽절연막을 마스크로하여 형성된 고농도불순물으로 이루어진 반도체 모스 트랜지스터 소자.
- 청구항 제1항 또는 청구항 제2항에 있어서, 상기 에피층의 표면이 굴곡지게 형성된 것을 특징으로 하는 반도체 모스 트랜지스터 소자.
- 반도체 모스 트랜지스터 소자의 제조방법에 있어서, 1)반도체기판 상에 절연물질막을 형성시키는 단계와, 2)상기 절연물질층을 식각하여 상기 반도체기판의 필드영역 상과 소자의 활성영역의 게이트 형성부위 가장자리에 각각 절연물질층과 돌기벽을 형성시키는 단계와, 3)상기 반도체기판의 노출된 부분 상에 상기 돌기벽과 상기 절연물질층 상부의 가장자리를 덮도록 에피층을 형성하는 단계와, 4)상기 에피층 상의 상기 돌기벽 사이에 게이트절연막과 게이트를 형성하고 상기 게이트를 마스크로 하여 상기 에피층의 노출된 부분에 상기 반도체기판과 반대도전형의 불순물을 저농도롤 이온주입하여 저농도불순물영역을 형성하는 단계와, 5)상기 게이트의 양측면에 측벽절연막을 형성하고 상기 게이트와 상기 측벽절연막을 마스크로 하여 상기 에피층의 노출된 부분에 상기 반도체기판과 반대 도전형의 불순물을 고농도로 이온주입하여 고농도불순물영역을 형성하는 단계를 포함하는 반도체 모스 트랜지스터 소자의 제조방법.
- 청구항 제4항에 있어서, 상기 에피층을 1050∼1150℃에서 디클로로실란(Dichlorosilane:SiH2CI2)을 사용하여 증기상에피택시(vapor phase)방법으로 7000 ∼ 8000 Å의 두께로 형성하는 반도체 모스 트랜지스터 소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950008626A KR0156639B1 (ko) | 1995-04-13 | 1995-04-13 | 반도체 모스 트랜지스터 소자와 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950008626A KR0156639B1 (ko) | 1995-04-13 | 1995-04-13 | 반도체 모스 트랜지스터 소자와 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960039425A KR960039425A (ko) | 1996-11-25 |
| KR0156639B1 true KR0156639B1 (ko) | 1998-10-15 |
Family
ID=19412064
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950008626A KR0156639B1 (ko) | 1995-04-13 | 1995-04-13 | 반도체 모스 트랜지스터 소자와 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0156639B1 (ko) |
-
1995
- 1995-04-13 KR KR1019950008626A patent/KR0156639B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR960039425A (ko) | 1996-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6518623B1 (en) | Semiconductor device having a buried-channel MOS structure | |
| KR100221120B1 (ko) | 반도체 장치의 제조 방법 | |
| US6518134B2 (en) | Method for fabricating a semiconductor device with an air tunnel formed in the lower part of a transistor channel | |
| US20020185678A1 (en) | Method for fabricating a mosfet and a mosfet | |
| KR0156639B1 (ko) | 반도체 모스 트랜지스터 소자와 그 제조방법 | |
| US6727149B1 (en) | Method of making a hybrid SOI device that suppresses floating body effects | |
| KR100231133B1 (ko) | 반도체장치 및 그의 제조방법 | |
| KR100415191B1 (ko) | 비대칭형 씨모스 트랜지스터의 제조 방법 | |
| KR950001152B1 (ko) | 반도체장치 및 그 제조방법 | |
| KR100234692B1 (ko) | 트랜지스터 및 그 제조방법 | |
| KR100247694B1 (ko) | 반도체소자의 제조 방법 | |
| KR100863687B1 (ko) | 반도체 소자 및 반도체 소자의 제조 방법 | |
| KR940010568B1 (ko) | 전계효과 트랜지스터 및 그 제조방법 | |
| JPH0491481A (ja) | Ｍｉｓ電界効果トランジスタ | |
| KR100254045B1 (ko) | 반도체소자의 제조 방법 | |
| KR100279263B1 (ko) | 에스오아이 반도체 소자 및 그 제조방법 | |
| KR100269634B1 (ko) | 트랜지스터의 형성 방법 | |
| KR100249015B1 (ko) | 트랜지스터의 형성 방법 | |
| KR20040070798A (ko) | 모스전계효과 트랜지스터의 제조 방법 | |
| KR100271810B1 (ko) | 트랜지스터의 제조 방법 | |
| JPH06104429A (ja) | Ｍｏｓトランジスタ | |
| US20020089021A1 (en) | Semiconductor device with an anti-doped region | |
| JPH0456360A (ja) | Ｍｉｓ電界効果トランジスタ | |
| JP3656867B2 (ja) | 微細ｍｏｓトランジスタの製造方法 | |
| KR100269622B1 (ko) | 반도체장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100624 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |