KR0155852B1 - 디지탈신호 기록장치 - Google Patents

디지탈신호 기록장치 Download PDF

Info

Publication number
KR0155852B1
KR0155852B1 KR1019950021090A KR19950021090A KR0155852B1 KR 0155852 B1 KR0155852 B1 KR 0155852B1 KR 1019950021090 A KR1019950021090 A KR 1019950021090A KR 19950021090 A KR19950021090 A KR 19950021090A KR 0155852 B1 KR0155852 B1 KR 0155852B1
Authority
KR
South Korea
Prior art keywords
bit
word
serial
dsv
output
Prior art date
Application number
KR1019950021090A
Other languages
English (en)
Other versions
KR970008045A (ko
Inventor
장용덕
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950021090A priority Critical patent/KR0155852B1/ko
Publication of KR970008045A publication Critical patent/KR970008045A/ko
Application granted granted Critical
Publication of KR0155852B1 publication Critical patent/KR0155852B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M5/00—Conversion of the form of the representation of individual digits
    • H03M5/02—Conversion to or from representation by pulses
    • H03M5/04—Conversion to or from representation by pulses the pulses having two levels
    • H03M5/14—Code representation, e.g. transition, for a given bit cell depending on the information in one or more adjacent bit cells, e.g. delay modulation code, double density code
    • H03M5/145—Conversion to or from block codes or representations thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

본 발명은 n 비트 정보워드가 기록반송파를 갖도록 n+1 비트 채널워드로 변환하여 자기기록매체에 기록하는 장치에 있어서, 프리코더에 입력되는 n+1 비트 정보워드와 프리코더에서 출력되는 n+1 비트 채널 워드의 데이타 레이트를 변환하거나, 직렬 정보워드를 병렬 정보워드로 변환하여 기록반송파용 1 비트를 포함하는 8 비트를 부가한 후 다시 직렬 정보워드로 변환하여 프리코더에 입력함으로써 다음번 n+1 비트 정보워드의 첫번째 비트가 프리코더로 입력되기 전에 프리코더를 업데이트시킬 수 있다.

Description

디지탈신호 기록장치
제1도는 종래의 디지탈신호 기록장치의 일실시예에 따른 블럭도이다.
제2도는 제1도에 도시된 제어신호 생성기의 세부 블럭도이다.
제3도는 본 발명에 의한 디지탈신호 기록장치의 일실시예에 따른 블럭도이다.
제4도는 제3도에 도시된 데이타 레이트 변환기의 세부 블럭도이다.
제5도는 제3도에 도시된 프리코더의 세부블럭도이다.
제6a~6h도는 제3도 내지 제5도에 도시된 각 부의 동작 타이밍도이다.
제7도는 본 발명에 의한 디지탈신호 기록장치의 다른 실시예에 따른 블럭도이다.
* 도면의 주요부분에 대한 부호의 설명
31,72,73 : 비트부가부 32,33,36,37 : 데이타 레이트 변환기
34,35,76,77 : 프리코더 38,39,80,81 : 지연기
40,82 : 절환스위치 41,83 : 제어신호 생성기
42 : 쉬프트 레지스터 43 : 래치
44,74,75 : 병렬/직렬 변환기 71 : 직렬/병렬 변환기
78,79 : 비트 제거부
본 발명은 n 비트 정보워드가 기록반송파를 갖도록 n+1 비트 채널워드로 변환하여 자기기록매체에 기록하는 장치에 관한 것으로서, 특히 다음번 n+1 비트 정보워드의 첫번째 비트가 프리코더로 입력되기 전에 프리코더를 업데이트시키도록 타이밍 문제를 해결하기 위한 디지탈신호 기록장치에 관한 것이다.
제1도는 종래의 디지탈신호 기록장치의 일실시예에 따른 블럭도로서, 비트부가부(11), 제1 및 제2 aT 프리코더(12,13), 제1 및 제2지연기(14,15), 절환스위치(16)와 제어신호 생성기(17)로 구성된다.
제1도의 구성에 따른 동작을 살펴보면, 비트부가부(11)에서는 입력되는 n비트 정보워드에 각각 0값과 1값에 해당하는 비트를 별도로 부가하고, 제1 및 제2 aT 프리코더(12,13)에서는 0 부가 정보워드와 1부가 정보워드를 각각 채널워드로 변환한 후, 제1 및 제2지연기(14,15)를 통해 절환스위치(16)의 입력단자로 공급한다.
제어신호 생성기(17)는 0부가 채널워드와 1부가 채널워드를 원하는 주파수 성분에 피크(peak)와 딥(dip)을 만들기 위한 제어신호(Sc)를 생성하기 위한 것이다. 제어신호 생성기(17)에 대해 제2도를 참조하여 더 상세히 설명하기로 한다.
제2도에 있어서, 제1 및 제2오차 DSV(Digital Sum Value)산출기(21,23)에서는 제1 및 제3 aT 프리코더(제1도의 12,13)에서 각각 출력되는 0부가 채널워드의 DSV 및 1부가 채널워드의 DSV와 원하는 주파수 성분을 갖는 신호의 DSV와의 오차 DSV를 각각 구하고, 비교기(25)에서는 0부가 채널워드의 오차 DSV와 1부가 채널워드의 오차 DSV를 비교하여 오차 DSV가 작은 채널워드를 선택하기 위한 선택 제어신호(Cs)를 생성하여 절환스위치(제1도의 16)의 선택신호로 공급한다. 한편, 업데이트 제어신호(Cu)는 제1 및 제2오차 DSV 산출기(21,23)의 적분기와 제1 및 제2 aT 프리코더(제1도의 12,13)를 업데이트시킨다.
다시 제1도로 돌아가서, 절환스위치(16)는 제어신호 생성기(17)에서 공급되는 제어신호(Sc)에 따라서 제1 및 제2지연기(14,15)에서 출력되는 0부가 채널워드와 1부가 채널워드 중 오차 DSV가 작은 채널워드를 선택하고, 선택된 채널워드는 채널을 통해 자기기록매체에 기록된다.
상술한 종래의 디지탈신호 기록장치의 동작을 요약하면, 제어신호 생성기는 매 n+1 비트 마다 0부가 채널워드의 오차 DSV와 1 부가 채널워드에 대한 오차 DSV를 계산하고 각각을 비교하여, 비교결과에 따른 선택 제어신호 및 업데이트 제어신호를 생성한다. 그리고, 선택 제어신호에 의해 0부가 채널워드가 1부가 채널워드 중 오차 DSV가 작은 채널워드를 선택하는 한편, 업데이트 제어신호는 피드백되어 프리코더 및 제어신호 생성기 내부의 적분기를 업데이트시킨다. 그러나, 이러한 경우 하드웨어 구현시 제어신호 생성기로 입력된 n+1 비트 채널워드 중 첫번째 비트로부터 마지막 n+1 비트에 대한 오차 DSV를 계산하는데 소요되는 시간에 의해 제어신호는 상당시간 지연되어 출력된다. 따라서 다음번 n+1 비트 채널워드의 첫번째 비트가 프리코더로 입력되기 전에 프리코더가 업데이트되어 있어야 하는데, 이 지연되어 출력되는 제어신호로 인하여 다음번 n+1 비트 채널워드의 첫번째 비트가 프리코더로 입력될 때까지 프리코더가 업데이트되지 못하는 문제점이 발생한다.
따라서, 본 발명은 상술한 문제점을 해결하기 위하여 창출된 것으로서 n 비트 정보워드가 기록반송파를 갖도록 n+1 비트 채널워드로 변환하고, 오차 DSV가 작은 채널워드를 선택하여 자기기록매체에 기록하는 장치에 있어서, 다음번 n+1 비트 정보워드의 첫번째 비트가 프리코더로 입력되기 전에 프리코더를 업데이트시키도록 타이밍 문제를 해결하기 위한 디지탈신호 기록장치를 제공하는 것을 그 목적으로 한다.
상기의 목적을 달성하기 위하여 본 발명의 제1실시예에 따른 디지탈신호 기록장치는 입력되는 n 비트의 정보워드에 기록반송파에 해당하는 0과 1을 갖는 비트를 부가하기 위한 비트부가부;
상기 비트부가부에서 출력되는 0부가 n+1 비트 정보워드와 1부가 n+1 비트 정보워드의 데이타 레이트를 변환하기 위한 제1데이타 레이트 변환수단;
상기 제1데이타 레이트 변환수단에서 출력되는 0부가 n+1 비트 정보워드와 1부가 n+1 비트 정보워드를 채널워드로 변환하기 위한 프리코더;
상기 프리코더에서 출력되는 0부가 n+1 비트 채널워드와 1부가 n+1 비트 채널워드의 데이타 레이트를 원래 상태로 변환하기 위한 제2데이타 레이트 변환수단;
상기 프리코더에서 출력되는 0부가 n+1 비트 채널워드의 DSV와 원하는 주파수성분을 갖는 신호의 DSV에 대한 오차 DSV와 1부가 n+1 비트 채널워드의 DSV와 원하는 주파수성분을 갖는 신호의 DSV에 대한 오차 DSV를 비교하여 오차 DSV가 작은 채널워드를 선택하기 위한 선택 제어신호와, 다음 n+1 비트 정보워드가 상기 프리코더에 입력되기 이전에 내부의 적분기와 상기 프리코더를 업데이트시키기 위한 업데이트 제어신호를 생성하기 위한 제어신호 생성기; 및
상기 제어신호 생성기에서 출력되는 선택 제어신호에 따라서 상기 제2데이타 레이트 변환수단에서 출력되는 0부가 n+1 비트 채널워드와 1부가 n+1 비트 채널워드 중 오차 DSV가 작은 채널워드를 선택하여 출력하기 위한 절환수단을 포함함을 특징으로 한다.
상기의 목적을 달성하기 위하여 본 발명의 제2실시예에 따른 디지탈신호 기록장치는 입력되는 n 비트의 정보워드를 n 비트 병렬 정보워드로 변환하기 위한 직렬/병렬 변환기;
상기 직렬/병렬 변환기에서 출력되는 n 비트 병렬 정보워드에 7 비트의 더미 데이타와 1 비트의 기록반송파에 해당하는 0과 1를 부가하기 위한 비트부가부;
상기 비트부가부에서 출력되는 0부가 n+8 비트 병렬 정보워드와 1부가 n+8 비트 병렬 정보워드를 각각 직렬 정보워드로 변환하기 위한 병렬/직렬 변환기;
상기 병렬/직렬 변환기에서 출력되는 0부가 n+8 비트 직렬 정보워드와 1부가 n+8 비트 직렬 정보워드를 채널워드로 변환하기 위한 프리코더;
상기 프리코더에서 출력되는 0부가 n+8 비트 직렬 채널워드와 1부가 n+8 비트 직렬 채널워드에서 상기 7 비트의 더미 데이타를 제거하여 n+1 비트 직렬 채널워드를 출력하기 위한 비트제거부;
상기 프리코더에서 출력되는 0부가 n+8 비트 직렬 채널워드의 DSV와 원하는 주파수성분을 갖는 신호의 DSV에 대한 오차 DSV와 1부가 n+8 비트 직렬 채널워드의 DSV와 원하는 주파수성분을 갖는 신호의 DSV에 대한 오차 DSV를 비교하여 오차 DSV가 작은 채널워드를 선택하기 위한 선택 제어신호와, 다음 n+8 비트 직렬 정보워드가 상기 프리코더에 입력되기 이전에 내부의 적분기와 상기 프리코더를 업데이트시키기 위한 업데이트 제어신호를 생성하기 위한 제어신호 생성기; 및
상기 제어신호 생성기에서 출력되는 선택 제어신호에 따라서 상기 비트제거부에서 출력되는 0부가 n+1 비트 직렬 채널워드와 1부가 n+1 비트 직렬 채널워드 중 오차 DSV가 작은 채널워드를 선택하여 출력하기 위한 절환수단을 포함하는 것을 특징으로 한다.
이하 첨부된 도면을 참조하여 본 발명의 일실시예에 대하여 상세히 설명하기로 한다.
제3도는 본 발명에 의한 디지탈신호 기록장치의 일실예에 따른 블럭도로서, 입력되는 n 비트의 정보워드에 기록반송파에 해당하는 0과 1을 갖는 비트를 부가하는 비트부가부(31)와, 비트부가부(31)에서 출력되는 0부가 n+1 비트 정보워드와 1부가 n+1 비트 정보워드의 데이타 레이트를 변환하는 제1 및 제2데이타 레이트 변환기(32,33)와, 제1 및 제2데이타 레이트 변환기(32,33)에서 출력되는 0부가 n+1 비트 정보워드와 1부가 n+1 비트 정보워드를 각각 채널워드로 변환하는 제1 및 제2 aT 프리코더(34,35)와, 제1 및 제2 aT 프리코더(34,35)에서 출력되는 0부가 n+1 비트 채널워드와 1부가 n+1 비트 채널워드의 데이타 레이트를 원래 상태로 변환하는 제3 및 제4데이타 레이트 변환기(36,37)와, 제3 및 제4데이타 레이트 변환기(36,37)에서 출력되는 0부가 n+1 비트 채널워드와 1부가 n+1 비트 채널워드를 소정 시간동안 지연시키는 제1 및 제2지연기(38,39)와, 제1 및 제2 aT 프리코더(34,35)에서 출력되는 0부가 n+1 비트 채널워드와 1부가 n+1 비트 채널워드로부터 선택 제어신호와 업데이트 제어신호를 생성하는 제어신호 생성기(40)과, 제어신호 생성기(40)에서 출력되는 선택 제어신호에 따라서 제3 및 제4데이타 레이트 변환기(36,37)에서 출력되는 0부가 n+1 비트 채널워드와 1부가 n+1 비트 채널워드 중 오차 DSV가 작은 채널워드를 선택하여 출력하는 절환스위치(41)로 구성된다.
제4도는 제3도에 도시된 데이타 레이트 변환기의 세부 블럭도로서, 제1 내지 제4데이타 레이트 변환기(32,33,36,37)는 각각 n+1 비트 쉬프트 레지스터(42), 래치(43)와 병렬/직렬 변환기(44)로 구성된다.
제5도는 제3도에 도시된 프리코더의 세부블럭도로서, 제1 및 제2 aT 프리코더(34,35)는 각각 1개의 배타논리합 게이트, 1개의 노아게이트, 두개의 D 플립플롭, 2개의 절환스위치로 구성된다.
제6a~6h도는 제3도 내지 제5도에 도시된 각 부의 동작 타이밍도로서, 제6a도는 비트부가부(31) 중 0부가기(31a)의 출력신호, 제6b도는 제1데이타 레이트 변환기(32)의 출력신호, 제6c도는 제1 aT 프리코더(34)의 출력신호, 제6d도는 제어신호 생성기(41)에서 출력되는 선택 제어신호(Cs), 제6e도는 제3데이타 레이트 변환기(36)의 출력신호, 제6f도는 제1지연기(38)의 출력신호, 제6g도는 D 플립플롭의 인에이블신호(), 제6h도는 제어신호 생성기(41)에서 출력되는 업데이트 제어신호(Cu)를 각각 나타낸다.
한편, 제3도 내지 제6도에 도시된 본 발명에 의한 디지탈신호 기록장치의 일실시예의 동작을 설명하면 다음과 같다.
제3도에 있어서, 비트부가부(31)에서는 입력되는 n 비트의 정보워드에 0과 1을 갖는 비트를 부가하여 각각 제1 및 제2데이타 레이트 변환기(32,33)로 출력한다.
제1 및 제2데이타 레이트 변환기(32,33)에서는 비트부가부(31)에서 각각 출력되는 0부가 n+1 비트 정보워드와 1부가 n+1 비트 정보워드의 데이타 레이트를 변환하여 제1 및 제2 aT 프리코더(34,35)로 출력한다. 이때 변환될 데이타 레이트는 후술할 제어신호 생성기(41)에서 생성되는 선택 제어신호(Cs)의 지연시간을 보상할 수 있는 정도로 설정한다. 이를 제4도를 참조하여 좀 더 상세히 설명하면 다음과 같다.
제4도에 있어서, n+1 비트 쉬프트 레지스터(42)에서는 비트부가부(31)에서 출력되는 0부가 n+1 비트 정보워드와 1부가 n+1 비트 정보워드를 각각 쉬프트시켜서 래치(34)로 출력한다. 래치(43)는 쉬프트 레지스터(42)에서 출력되는 n+1 비트의 정보워드를 인에이블신호와 클럭에 따라서 일시적으로 저장한다. 이때, 래치(43)의 인에이블신호와 클럭에 의해 래치(43)에 입력되는 데이타 레이트를 변환한다. 병렬/직렬 변환기(44)는 래치(43)에서 출력되는 n+1 비트 병렬 정보워드를 직렬 정보워드로 변환하여 제1 및 제2 aT 프리코더(34,35)로 출력한다.
제1 및 제2 aT 프리코더(34,35)에서는 제1 및 제2데이타 레이트 변환기(32,33)에서 출력되는 0부가 n+1 비트 정보워드와 1부가 n+1 비트 정보워드를 채널워드로 변환하여 제3 및 제4데이타 레이트 변환기(36,37)와 제어신호 생성기(41)로 출력한다. 제1 및 제2 aT 프리코더(34,35)는 제6도에 도시된 바와 같이 a가 2인 경우, 제1 및 제2데이타 레이트 변환기(32,33)에서 출력되는 0부가 n+1 비트 정보워드 혹은 1부가 n+1 비트 정보워드와 2T 지연된 제1 혹은 제2 aT 프리코더(34,35)의 출력신호에 대하여 배타논리합을 수행하여 출력한다.
제3 및 제4데이타 레이트 변환기(36,37)에서는 제1 및 제2 aT 프리코더(34,35)에서 출력되는 0부가 n+1 비트 채널워드와 1부가 n+1 비트 채널워드의 데이타 레이트를 원래 상태로 변환하여 제1 및 제2지연기(38,39)로 출력한다. 이를 제4도를 참조하여 좀 더 상세히 설명하면 다음과 같다.
제4도에 있어서, n+1 비트 쉬프트 레지스터(42)에서는 제1 및 제2 aT 프리코더(34,35)에서 출력되는 0부가 n+1 비트 채널워드와 1부가 n+1 비트 채널워드를 각각 쉬프트시켜서 래치(43)로 출력한다. 래치(43)는 쉬프트 레지스터(42)에서 출력되는 n+1 비트의 채널워드를 인에이블신호와 클럭에 따라서 일시적으로 저장한다. 이때, 래치(43)의 인에이블신호와 클럭에 의해 래치(43)에 입력되는 데이타 레이트를 변환한다. 병렬/직렬 변환기(44)는 래치(43)에서 출력되는 n+1 비트 병렬 채널워드를 직렬 정보워드로 변환하여 제1 및 제2지연기(38,39)로 출력한다.
제1 및 제2지연기(38,39)에서는 제3 및 제4데이타 레이트 변환기(36,37)에서 출력되는 0부가 n+1 비트 채널워드와 1부가 n+1 비트 채널워드를 제어신호 생성기(41)에서 선택 제어신호가 생성되는데 소요되는 시간만큼 지연시켜서 절환스위치(40)로 출력한다.
제어신호 생성기(41)에서는 제1 및 제2 aT 프리코더(34,35)에서 출력되는 0부가 n+1 비트 채널워드의 DSV와 원하는 주파수성분을 갖는 신호의 DSV에 대한 오차 DSV와 1부가 n+1 비트 채널워드의 DSV와 원하는 주파수성분을 갖는 신호의 DSV에 대한 오차 DSV를 비교하여 오차 DSV가 작은 채널워드를 선택하기 위한 선택 제어신호와, 다음 n+1 비트 정보워드가 제1 및 제2 aT 프리코더(34,35)에 입력되는 이전에 내부의 적분기와 제1 및 제2 aT 프리코더(34,35)를 업데이트시키기 위한 업데이트 제어신호를 생성한다. 제어신호 생성기(41)는 제2도에 도시된 것과 동일한 것을 사용한다.
절환스위치(40)에서는 제어신호 생성기(41)에서 출력되는 선택 제어신호에 따라서 제1 및 제2지연기(38,39)에서 출력되는 0부가 n+1 비트 채널워드와 1부가 n+1 비트 채널워드 중 오차 DSV가 작은 채널워드를 선택하여 출력한다.
제7도는 본 발명에 의한 디지탈신호 기록장치의 다른 실시예에 따른 블럭도로서, 입력되는 n 비트의 정보워드를 병렬 정보워드로 변환하는 직렬/병렬 변환기(71)와, 직렬/병렬 변환기(71)에서 출력되는 n 비트 병렬 정보워드에 8 비트를 부가하는 제1 및 제2비트부가부(72,73)와, 제1 및 제2비트부가부(72,73)에서 출력되는 0부가 n+8 비트 병렬 정보워드와 1부가 n+8 비트 병렬 정보워드를 직렬 정보워드로 변환하는 병렬/직렬 변환기(74,75)와, 병렬/직렬 변환기(74,75)에서 출력되는 0부가 n+8 직렬 정보워드와 1부가 n+8 직렬 정보워드를 채널워드로 변환하는 제1 및 제2 aT 프리코더(76,77)와, 제1 및 제2 aT 프리코더(76,77)에서 출력되는 0부가 n+8 비트 직렬 채널워드와 1부가 n+8 비트 직렬 채널워드에서 7 비트의 더미 데이타를 제거하는 제1 및 제2비트제거부(78,79)와, 제1 및 제2비트제거부(78,79)에서 출력되는 0부가 n+1 비트 채널워드와 1부가 n+1 비트 채널워드를 소정 시간동안 지연시키는 제1 및 제2지연기(80,81)와, 제1 및 제2 aT 프리코더(76,77)에서 출력되는 0부가 n+1 비트 채널워드와 1부가 n+1 비트 채널워드로부터 선택 제어신호와 업데이트 제어신호를 생성하는 제어신호 생성기(83)과, 제어신호 생성기(83)에서 출력되는 선택 제어신호에 따라서 제1 및 제2비트제거부(78,79)에서 출력되는 0부가 n+1 비트 채널워드와 1부가 n+1 비트 채널워드 중 오차 DSV가 작은 채널워드를 선택하여 출력하는 절환스위치(83)로 구성된다.
제7도에 도시된 본 발명에 의한 디지탈신호 기록장치의 다른 실시예의 동작을 설명하면 다음과 같다.
직렬/병렬 변환기(71)에서는 입력되는 n 비트의 정보워드를 n 비트 병렬 정보워드로 변환하여 제1 및 제2비트 부가부(72,73)로 출력한다.
제1 및 제2비트부가부(72,73)에서 직렬/병렬 변환기(71)에서 출력되는 n 비트 병렬 정보워드에 7 비트의 더미 데이타와 1 비트의 기록반송파에 해당하는 0과 1를 부가하여 제1 및 제2벙렬/직렬 변환기(74,75)로 출력한다.
제1 및 제2병렬/직렬 변환기(74,75)에서는 제1 및 제2비트부가부(72,73)에서 출력되는 0부가 n+8 비트 병렬 정보워드와 1부가 n+8 비트 병렬 정보워드를 각각 직렬 정보워드로 변환하여 제1 및 제2 aT 프리코더(76,77)로 출력한다.
제1 및 제2 aT 프리코더(76,77)에서는 제1 및 제2병렬/직렬 변환기(74,75)에서 출력되는 0부가 n+8 비트 직렬 정보워드와 1부가 n+8 비트 직렬 정보워드를 채널워드로 변환하여 제1 및 제2비트제거부(78,79)와 제어신호 생성기(83)로 출력한다. 제1 및 제2 aT 프리코더(76,77)는 제6도에 도시된 바와 같이 a가 2인 경우, 제1 및 제2병렬/직렬 변환기(74,75)에서 출력되는 0부가 n+1 비트 정보워드 혹은 1부가 n+1 비트 정보워드와 2T 지연된 제1 혹은 제2 aT 프리코더(76,77)의 출력신호에 대하여 배타논리합을 수행하여 출력한다.
제1 및 제2비트제거부(78,79)에서는 제1 및 제2 aT 프리코더(76,77)에서는 출력되는 0부가 n+8 비트 직렬 채널워드와 1부가 n+8 비트 직렬 채널워드에서 7 비트의 더미 데이타를 제거하여 n+1 비트 직렬 채널워드를 제1 및 제2지연기(80,81)로 출력한다.
제1 및 제2지연기(80,81)에서는 제1 및 제2비트제거부(78,79)에서 출력되는 0부가 n+1 비트 채널워드와 1부가 n+1 비트 채널워드를 제어신호 생성기(83)에서 선택 제어신호가 생성되는데 소요되는 시간만큼 지연시켜서 절환스위치(82)로 출력한다.
제어신호 생성기(83)에서는 제1 및 제2 aT 프리코더(76,77)에서 출력되는 0부가 n+8 비트 채널워드의 DSV와 원하는 주파수성분을 갖는 신호의 DSV에 대한 오차 DSV와 1부가 n+8 비트 채널워드의 DSV와 원하는 주파수성분을 갖는 신호의 DSV에 대한 오차 DSV를 비교하여 오차 DSV가 작은 채널워드를 선택하기 위한 선택 제어신호와, 다음 n+8 비트 정보워드가 제1 및 제2 aT 프리코더(76,77)를 입력되기 이전에 내부의 적분기와 제1 및 제2 aT 프리코더(76,77)를 업데이트시키기 위한 업데이트 제어신호를 생성한다. 제어신호 생성기(83)는 제2도에 도시된 것과 동일한 것을 사용한다.
절환스위치(82)에서는 제어신호 생성기(83)에서 출력되는 선택 제어신호에 따라서 제1 및 제2지연기(80,81)에서 출력되는 0부가 n+1 비트 채널워드와 1부가 n+1 비트 채널워드 중 오차 DSV가 작은 채널워드를 선택하여 출력한다.
상술한 바와 같이 본 발명은 n 비트 정보워드가 기록반송파를 갖도록 n+1 비트 채널워드로 변환하여 자기기록매체에 기록하는 장치에 있어서, 프리코더에 입력되는 n+1 비트 정보워드와 프리코더에서 출력되는 n+1 비트 채널워드의 데이타 레이트를 변환함으로써 다음번 n+1 비트 정보워드의 첫번째 비트가 프리코더로 입력되기 전에 프리코더를 업데이트시키도록 타이밍 문제를 해결한 이점이 있다.
또한, 직렬 정보워드를 병렬 정보워드로 변환하여 기록반송파용 1 비트를 포함하는 8 비트를 부가한 후 다시 직렬 정보워드로 변환하여 프리코더에 입력함으로써 다음번 n+1 비트 정보워드의 첫번째 비트가 프리코더로 입력되기 전에 프리코더를 업데이트시키도록 타이밍 문제를 해결한 이점이 있다.

Claims (4)

  1. 입력되는 n 비트의 정보워드에 0과 1을 갖는 비트를 부가하기 위한 비트부가부; 상기 비트부가부에서 출력되는 0부가 n+1 비트 정보워드와 1부가 n+1 비트 정보워드의 데이타 레이트를 변환하기 위한 제1데이타 레이트 변환수단; 상기 제1데이타 레이트 변환수단에서 출력되는 0부가 n+1 비트 정보워드와 1부가 n+1 비트 정보워드를 채널워드로 변환하기 위한 프리코더; 상기 프로코더에서 출력되는 0부가 n+1 비트 채널워드가 1부가 n+1 비트 채널워드의 데이타 레이트를 원래 상태로 변환하기 위한 제2데이타 레이트 변환수단; 상기 프리코더에서 출력되는 0부가 n+1 비트 채널워드의 DSV와 원하는 주파수성분을 갖는 신호의 DSV에 대한 오차 DSV와 1부가 n+1 비트 채널워드의 DSV와 원하는 주파수성분을 갖는 신호의 DSV에 대한 오차 DSV를 비교하여 오차 DSV가 작은 채널워드를 선택하기 위한 선택 제어신호와, 다음 n+1 비트 정보워드가 상기 프리코더에 입력되기 이전에 내부의 적분기와 상기 프리코더를 업데이트시키기 위한 업데이트 제어신호를 생성하기 위한 제어신호 생성기; 및 상기 제어신호 생성기에서 출력되는 선택 제어신호에 따라서 상기 제2데이타 레이트 변환수단에서 출력되는 0부가 n+1 비트 채널워드와 1부가 n+1 비트 채널워드 중 오차 DSV가 작은 채널워드를 선택하여 출력하기 위한 절환수단을 포함하는 것을 특징으로 하는 디지탈신호 기록장치.
  2. 제1항에 있어서, 상기 제1데이타 레이트 변환수단은 상기 비트부가부에서 출력되는 0부가 n+1 비트 정보워드와 1부가 n+1 비트 정보워드를 각각 쉬프트시키기 위한 n+1 비트 쉬프트 레지스터; 상기 쉬프트 레지스터에서 출력되는 n+1 비트의 정보워드를 인에이블신호와 클럭에 따라서 래치하기 위한 래치; 및 상기 래치에서 출력되는 n+1 비트 병렬 정보워드를 직렬 정보워드로 변환하기 위한 병렬/직렬 변환기를 구비하여 데이타 레이트를 변환하는 것을 특징으로 하는 디지탈신호 기록장치.
  3. 제1항에 있어서, 상기 제2데이타 레이트 변환수단은 상기 프리코더에서 출력되는 0부가 n+1 비트 채널워드와 1부가 n+1 비트 채널워드를 각각 쉬프트시키기 위한 n+1 비트 쉬프트 레지스터; 상기 쉬프트 레지스터에서 출력되는 n+1 비트의 채널워드를 인에이블신호와 클럭에 따라서 래치하기 위한 래치; 및 상기 래치에서 출력되는 n+1 비트 병렬 채널워드를 직렬 채널워드로 변환하기 위한 병렬/직렬 변환기를 구비하여 데이타 레이트를 변환하는 것을 특징으로 하는 디지탈신호 기록장치.
  4. 입력되는 n 비트의 정보워드를 n 비트 병렬 정보워드로 변환하기 위한 직렬/병렬 변환기; 상기 직렬/병렬 변환기에서 출력되는 n 비트 병렬 정보워드에 7 비트의 더미 데이타와 1 비트의 기록반송파에 해당하는 0과 1를 부가하기 위한 비트부가부; 상기 비트부가부에서 출력되는 0부가 n+8 비트 병렬 정보워드와 1부가 n+8 비트 병렬 정보워드를 각각 직렬 정보워드로 변환하기 위한 병렬/직렬 변환기; 상기 병렬/직렬 변환기에서 출력되는 0부가 n+8 비트 직렬 정보워드가 1부가 n+8 비트 직렬 정보워드를 채널워드로 변환하기 위한 프리코더; 상기 프리코더에서 출력되는 0부가 n+8 비트 직렬 채널워드와 1부가 n+8 비트 직렬 채널워드에서 상기 7 비트의 더미 데이타를 제거하여 n+1 비트 직렬 채널워드를 출력하기 위한 비트제거부; 상기 프리코더에서 출력되는 0부가 n+8 비트 직렬 채널워드의 DSV와 원하는 주파수성분을 갖는 신호의 DSV에 대한 오차 DSV와 1부가 n+8 비트 직렬 채널워드의 DSV와 원하는 주파수성분을 갖는 신호의 DSV에 대한 오차 DSV를 비교하여 오차 DSV가 작은 채널워드를 선택하기 위한 선택 제어신호와, 다음 n+8 비트 직렬 정보워드가 상기 프리코더에 입력되기 이전에 내부의 적분기와 상기 프리코더를 업데이트시키기 위한 업데이트 제어신호를 생성하기 위한 제어신호 생성기; 및 상기 제어신호 생성기에서 출력되는 선택 제어신호에 따라서 상기 비트제거부에서 출력되는 0부가 n+1 비트 직렬 채널워드와 1부가 n+1 비트 직렬 채널워드 중 오차 DSV가 작은 채널워드를 선택하여 출력하기 위한 절환수단을 포함하는 것을 특징으로 하는 디지탈신호 기록장치.
KR1019950021090A 1995-07-18 1995-07-18 디지탈신호 기록장치 KR0155852B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950021090A KR0155852B1 (ko) 1995-07-18 1995-07-18 디지탈신호 기록장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950021090A KR0155852B1 (ko) 1995-07-18 1995-07-18 디지탈신호 기록장치

Publications (2)

Publication Number Publication Date
KR970008045A KR970008045A (ko) 1997-02-24
KR0155852B1 true KR0155852B1 (ko) 1998-12-15

Family

ID=19420846

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950021090A KR0155852B1 (ko) 1995-07-18 1995-07-18 디지탈신호 기록장치

Country Status (1)

Country Link
KR (1) KR0155852B1 (ko)

Also Published As

Publication number Publication date
KR970008045A (ko) 1997-02-24

Similar Documents

Publication Publication Date Title
KR0152662B1 (ko) 비선형 데이타 전송 시스템용 수신기
JP2819006B2 (ja) サーモメータ・バイナリ・エンコード方法
EP0324584B1 (en) Predictive coding device
JPS5827238A (ja) ランレングス制限記号発生装置
KR20010062661A (ko) 패스트 하다마드 변환 디바이스
KR0155852B1 (ko) 디지탈신호 기록장치
US7071855B1 (en) Gray code conversion method and apparatus embodying the same
CN115549679A (zh) 应用于电流舵的电流源控制电路和数模转换电路
GB1597468A (en) Conversion between linear pcm representation and compressed pcm
KR100525726B1 (ko) 논리단 축소에 의한 고속 8비트/10비트 인코더/디코더
KR0165429B1 (ko) 디지탈신호 기록장치
US4199722A (en) Tri-state delta modulator
US6680981B1 (en) π/4 shift QPSK modulator and communication device
JP3949560B2 (ja) 高速オーバーサンプリング変調回路
KR950003020B1 (ko) 적응 델타 변조회로
RU2168268C1 (ru) Генератор с раздельной цифровой регулировкой частоты и фазы импульсов
KR0181755B1 (ko) 혼성포매트 방식으로 전송되는 2진수를 가산하는 디지탈 가산회로
JP3074958B2 (ja) 加算機能付きシリアル乗算器
JP3083119B2 (ja) 適応デルタ変調方式を利用した符号化／復号化回路
KR900007931B1 (ko) 아나로그/디지탈 변환기의 디지탈 데이타 오차 보정회로
KR100434364B1 (ko) 직렬 가산기
JP2001034457A (ja) 加減算回路
JPH05289850A (ja) 乗算器
JPH07162313A (ja) ディジタル変調装置
JP2003243989A (ja) ノイズシェーパ及びデジタル／デジタル変換装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050629

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee