KR0155573B1 - 반도체 디바이스의 검사장치 - Google Patents

반도체 디바이스의 검사장치 Download PDF

Info

Publication number
KR0155573B1
KR0155573B1 KR1019920008749A KR920008749A KR0155573B1 KR 0155573 B1 KR0155573 B1 KR 0155573B1 KR 1019920008749 A KR1019920008749 A KR 1019920008749A KR 920008749 A KR920008749 A KR 920008749A KR 0155573 B1 KR0155573 B1 KR 0155573B1
Authority
KR
South Korea
Prior art keywords
probe
substrate
semiconductor device
positioning
guide member
Prior art date
Application number
KR1019920008749A
Other languages
English (en)
Other versions
KR920022440A (ko
Inventor
다케시 사에구사
Original Assignee
이노우에 쥰이치
도오교오 에레구토론 야마나시 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이노우에 쥰이치, 도오교오 에레구토론 야마나시 가부시끼 가이샤 filed Critical 이노우에 쥰이치
Publication of KR920022440A publication Critical patent/KR920022440A/ko
Application granted granted Critical
Publication of KR0155573B1 publication Critical patent/KR0155573B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/04Housings; Supporting members; Arrangements of terminals
    • G01R1/0408Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433Sockets for IC's or transistors
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • G01R1/07307Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

본 발명은, 피측정 반도체 디바이스의 전극단자열에 따라서, 정밀도가 높고, 또한, 간단하게 프로우브를 배치할 수 있으며, 프로우브 교환 등의 멘인티넌스를 용이하게 할 수 있는 반도체 디바이스의 검사장치를 제공하고자 하는 것으로, 반도체디바이스의 검사장치에서, 피측정 반도체디바이스의 전극단자열에 따라서, 정밀도가 높고, 또한 간단히 프로우브를 배치 할 수 있으며, 프로우브 교환 등의 메인티넌스(maintenance)를 용이하게 할 수 있다.

Description

반도체 디바이스의 검사장치
제1도는 본 발명의 1실시예의 반도체 디바이스의 검사장치의 일부를 나타낸 사시도.
제2도는 제1도의 위치결정부재를 나타낸 평면도.
제3도는 제1도의 콘택터를 나타낸 단면도.
제4도는 제3도의 콘택터의 일부를 확대하여 나타낸 단면도.
제5도는 제1도의 콘택터의 전체를 나타낸 상면도.
제6도 A 및 제6도 B는 다른 실시예를 나타낸 것으로서,
제6도 (a)는 복수의 프로우브와, 프린트기판의 도전패턴과, 리이드와의 관계를 나타내는 평면도, 제6도 (b)는 위쪽 가이드를 떼고 나타낸 어셈블리의 일부의 단면도.
제7도는, 또다른 실시예를 나타낸 분해사시도이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 프로우브 1a : 최단의 프로우브
1b : 중간길이의 프로우브 1c : 최장의 프로우브
2 : 위치결정용 돌기 3 : 전기 접속용 돌기
4 : 가이드부재 5 : 가이드 홈
6 : 오목부 7 : 끼워 맞춤홈
8 : 위치결정부재 8a : 아암부
9 : 걸림홈 10 : 나사용 둥근구멍
11 : 핀삽입용 둥근구멍 12 : 프린트기판
13 : 위쪽가이드 14 : 개구
15 : 스루홀 16 : 도전(導電)패턴
16a : 전원선 16b : 접지선
16c : 신호선 17 : 나사용 둥근구멍
18 : 핀 삽입용 둥근구멍 19 : 누름부재
21 : 나사구멍 22 : 누름나사
30 : 위치결정용 핀 31 : 나사
100 : 콘택터 101 : 반도체 디바이스
102 : 리이드 103 : 측정스테이지
본 발명은, 프로우브를 사용한 반도체 디바이스의 검사장치에 관한 것이다.
종래부터, 반도체 디바이스의 제조공정에는, 패키지가 끝난 완성품의 반도체 디바이스의 전기적 특성의 검사가 행하여지고 있다. 일반적으로, 반도체 디바이스의 패키지는 다종다양에 걸치기 때문에, 이와 같은 검사에는, 각각의 패키지의 종류에 맞춤 검사장치(IC핸들러 ; handler)가 사용되고 있다. 근년 반도체 디바이스는, 다품종 소량생산화되는 경향에 있다. 이의 적용을 위하여, 반도체 디바이스와의 전기적 콘택트를 얻기 위한 전기적 접속부(콘택터)의 유니트 등을 교환하는 것으로, 1대로 많은 형상의 반도체 디바이스의 측정이 가능한 소위 유니버설 핸들러가 개발되어 있다.
상술한 유니버설 핸들러의 콘택터로서는, 예컨대 스프링 프로우브 등의 프로우브를 반도체 디바이스의 각 전극단자(리이드)에 맞닿게 하는 타입의 것, 반도체 디바이스의 리이드를 끼워 넣는 소켓 타입의 것, 도전 고무를 반도체 디바이스의 리이드에 맞닿게 하는 타입의 것 등의 몇개의 타입의 것이 제한되어 있다.
그런데, 근년 반도체 디바이스는 급속하게 고집적화 되는 경향이 있고, 반도체 디바이스의 전극단자피치는 예컨대 0.5mm이하 등으로 좁은피치화 되는 경향이 있다. 이때문에, 콘택터의 프로우브도, 소정위치에 고정밀도로 다수개 배열하지 않으면 안되고, 또 다종다양에 걸친 디바이스에 대응할 수 있으며, 또한 메인티넌스(maintenance)성을 용이하게 할 수 있는 반도체 디바이스의 검사장치의 개발이 촉구되고 있다.
본 발명의 목적은, 피측정 반도체 디바이스의 전극단자열에 따라서, 정밀도가 높고, 또한, 간단하게 프로우브를 배치할 수 있으며, 프로우브 교환 등의 메인티넌스를 용이하게 할 수 있는 반도체 디바이스의 검사장치를 제공하고자 하는 것이다.
[실시예]
아래에, 본 발명의 1실시예에 관계되는 검사장치를 제1도 내지 제5도를 참조하여 설명한다.
제1도에 나타난 바와 같이, 프로우브(1)는, 도전성이 양호한 금속 등에 의하여 L자형상으로 형성된 연장 박편으로 구성되어 있다. 이 프로우브(1)의 긴쪽방향 중간부 아래쪽에는 직사각형의 위치결정용 돌기(2)가 형성되어 있고, 또 뒤끝단 위쪽에는, 높이 예컨대 0.1mm내지 0.3mm 정도의 전기접속용 돌기(3)가 형성되어 있으며, 그리고 앞끝단 아래쪽에는 대략 직각으로 구부러져서 이루어진 접촉부가 형성되어 있다.
가이드부재(4)는 , 절연성 재료 예컨대 PEEK로 직사각형 판자형상으로 구성되어 있으며, 그 윗면에는, 피측정 반도체 디바이스의 리이드 또는 단자와 동일피치, 동일 개수의 가이드홈(5)이 긴쪽 방향으로 차례로 병렬하듯이 하여서 형성되어 있다. 이들 가이드홈(5)은 가이드부재(4)의 전면에까지 뻗어나오도록 하여 형성되어 있다.
이들 가이드홈(5)에는, 프로우브(1)의 위치결정용 돌기(2)에 형상 및 위치가 대응하여, 프로우브(1)의 긴쪽방향 위치를 위치결정하기 위한 오목부(6)가 형성되어 있다. 이 오목보(6)는 가이드홈(5)과 직교하도록 하여서 가이드부재(4)의 긴쪽방향으로 뻗어나오고 있다. 오목부(6)속에 위치결정용 돌기(2)를 밀접하게 위치시켜서, 가이드부재(4)의 가이드홈(5) 내에 프로우브(1)를 배치함으로써, 프로우브(1) 상호가 피측정 반도체 디바이스의 리이드피치와 동일피치로, 소정위치에 배열되도록 구성되어 있다.
가이드부재(4)의 아랫면에는 한끝단으로부터 다른끝단을 향하여 긴쪽 방향으로 뻗어나온 직사각형 끼워맞춤홈(7)이 형성되어 있다.
이 끼워맞춤홈(7)은, 제2도에도 도시한 바와 같이, 재질 예컨대 스테인리스강 등으로 소정형상의, 예컨대 정사각형의 틀형상으로 형성된 위치결정부재(8)의 4변을 이루는 4개의 아암부(8a)의 각각의 평탄한 윗면에 형성된 위치결정용의 걸림홈(9)에 끼워맞춤이 가능하도록 구성되어 있다. 즉, 아암부(8a)의 폭은, 끼워맞춤홈(7)의 폭과 같게 설정되고, 걸림홈(9)은, 이 아암부(8a)의 폭전체에 걸쳐서 앞뒤방향으로 뻗어 있음과 동시에, 가이드부재(4)의 전체길이와 같은 길이를 갖는다.
이 결과, 아암부(8a)에 끼워맞춤(7)과 걸림홈(9)과를 개재하여 장착된 가이드부재(4)는 평면방향(긴쪽방향과 폭방향)의 이동이 규제된다. 이때문에, 상술한 바와같이 가이드홈(5)내에 배치된 프로우브(1)는, 가이드부재(4)를, 위치결정부재(8)를 따라서 위치 맞춤됨으로써, 예컨대 QFP등의 반도체디바이스의 리이드에 대응한다.
제2도에 도시한 바와 같이, 위치결정부재(8)의 4개의 각각 부에는, 대각선을 끼고 등거리로 2개의 고정용의 나사용 둥근구멍(10)이 윗면으로부터 아랫면으로 관통하도록 하여서 형성되어 있다. 또 2개의 각부에는, 2개의 대각선상의 한편에 위치결정용 핀이 삽입될 핀 삽입용 둥근구멍(11)이 윗면으로부터 아랫면으로 관통하도록 하여서 형성되어 있다.
상술한 바와 같이 가이드부재(4)가 배치된 위치결정부재(8)는, 제3도 내지 제5도에 도시한 바와 같이, 원형의 프린트기판(12)의 중심부에 형성된 직사각형의 개구(14)의 주위의 하부에 배치된다.
도면에서 분명한바와 같이, 프린트기판(12)의 개구(14)는, 위치결정부재(8)에 장착된 가이드부재(4)의 전부가 개구(14)속으로 뻗어나오도록 디멘션이 설정되어 있다.
상기 프린트기판(12)의 위쪽에는 위쪽 가이드(13)가 배치되어 있다. 이 위쪽가이드(13)는, 상기 위치결정부재(8)와 마찬가지로 재질 예컨대 스테인리스강 등으로 형성되고, 중심에 직사각형의 개구를 가지는 직사각형의 틀형상을 이루고, 그 내주부는, 프린트 기판(12)의 개구(14)에 들어가도록 아래편으로 구부러져 있다.
이 위쪽가이드(13)에도, 상기 위치결정부재(8)이 고정용의 나사용 둥근구멍(10) 및 핀 삽입용 둥근구멍(11)과 같은, 고정용의 나사용 둥근구멍(17) 및 핀 삽입용 둥근구멍(18)이, 이들과 얼라인멘트하도록 하여서 형성되어 있다. 마찬가지로, 프린트기판(12)에도 고정용의 나사 및 위치결정핀이 삽입될 구멍이, 부재(8),(13)이 고정용의 나사용 둥근구멍 및 핀 삽입용 둥근구멍과 얼라인멘트하도록 하여서 형성되어 있다.
상기 프린트기판(12)의 주연부에는 , 윗면으로부터 아랫면으로 관통한 다수의 스루홀(15)이 형성되어 있다. 이들 스루홀(15)은, 도시한 1실시예에서는 간략화하여서 단일의 서클상에 위치하도록 배설되어 있으나, 복수의 서클상에 실용상은 배설되는 것이 바람직하다. 이들 스루홀(15)과 개구(14)의 주연부를 전기적으로 접속하도록, 프린트기판(12)의 아랫면에 도전패턴(16)이 형성되어 있다. 이 도전패턴은, 서로 절연된 다수의 신호용 도선으로 구성되고, 각 도선은, 개구(14)의 가까이에 위치하여 프로우브와 대응하도록 하여서, 개구(14)의 가장자리에 대하여 직각으로 뻗는 접촉부와, 이 접촉부로부터 상기 스루홀로 뻗는 접속부로 이루어져 있다.
이리하여, 상기 위치결정부재(8)와, 프린트기판(12)과 위쪽가이드(13)를, 고정용의 나사 및 위치결정핀에 의하여 일체적으로 결합하여 콘택터(100)가 제3도에 도시하는 바와 같이 구성되어 있다. 즉, 위치결정부재(8)와 위쪽 가이드(13)를 프린트기판(12)을 끼는 것같이하여서 배치하고, 핀 삽입용 둥근구멍(11), (18)에 위치결정용 핀을 삽입함과 동시에, 이것들을 나사용 둥근구멍(10),(17)에 삽입한 나사에 의하여 고정함으로써, 반도체디바이스(101)의 리이드(102)에 대응한 소정위치 프로우브(1)가 배열됨과 동시에, 프로우브(1)의 전기접속용 돌기(3)가 프린트기판(12) 아랫면의 도전패턴(16)에 눌려접하고, 이들의 전기적인 콘택트를 얻을 수 있도록 구성되어 있다.
위쪽 가이드(13)의 상기 절곡(折曲) 앞끝단의 뒷면과 프린트기판(12)의 개구(14)의 둘레면과의 사이에는, 프로우브(1)의 열을 따라서 탄성을 가지는 부재, 예컨대 PEED등의 고무로 이루어진 누름부재(19)가, 이것들과는 별체로 배치되어 있다. 위쪽가이드(13)의 이 누름부재(19)의 윗면과 대응하는 곳에는 나사구멍(21)이, 제4도에 도시한 바와같이 형성되어 있다. 이 나사구멍(21)에는 조립의 최종공정에서, 누름나사(22)를 끼우고, 이 앞끝단에서 누름부재(19)의 윗면을 눌러서, 이 누름부재(19)를 개재하여 프로우브(1)의 중간부를 가이드 부재(4)에 눌러서, 프린트기판(1), 프로우브(1) 등의 공차(公差) 등을 흡수하여 프로우브(1)가 변형하거나, 흔들림 등을 일으키는 일 없이, 유지할 수 있도록 구성되어 있다. 이와같이 하여서, 상기 구성이 콘택터(100)의 프로우브(1)가, 제3도에 도시한 바와 같이, 측정스테이지(103)상의 소정위치에 배치된 반도체디바이스(101)의 리이드(102)에 각각 접촉됨으로써, 반도체 디바이스(100)와의 전기적인 도통을 얻고, 콘택터(100)의 도전패턴(16) 및 스루홀(15)을 개재하여, 도시하지 않은 측정장치(테스터)에 의하여 반도체 디바이스(100)의 전기적 특성의 검사를 하도록 구성되어 있다. 측정스테이지(103) 및 콘택터(100)는, 도시하지 않는 구동기구에 의하여 상대적으로 상하운동이 가능하게 구성되어 있으며, 이것들을 이격시킨 상태에서, 도시하지 않은 반송기구에 의하여 반도체 디바이스(101)를 측정스테이지(103)에 로드·언로드하도록 구성되어 있다.
상기 실시에서는, 제4도에 도시한 바와 같이, 가이드부재(4)의 윗면은, 전부에 대하여 후부가 좀 낫도록 설정되어 있으며, 따라서, 프로우브(1)는 전부는 가이드부재(4)의 윗면과 접촉하여 있으나, 후부는 윗면으로부터 떨어져있다. 이 간격진, 프로우브(1)의 뒷끝단부에 상기돌기(3)가 위치하고 있다. 이 결과, 돌기(3)는 프로우브(1)의 탄성력에 의하여 프린트기판(12)의 도전패턴(16)과 탄성적으로 맞닿고, 양자사이의 전기적접속이 확실해진다. 이 프로우브(1)의 돌기(3)와 도전패턴(16)과는, 이들 사이의 접촉압이 100내지 200g, 가장 바람직하기는 120g부근에, 또 반도체 디바이스의 리이드(102)와 프로우브(1)과이 접촉압이 10내지 1200g, 가장 바람직하기는 30g 부근으로 되도록 제부재의 디멘션, 재질 등이 설정되어 있다. 상기 설정에서, 프로우브(1)는 도전패턴(16)에대한 접촉 두께편이 리이드(102)에 대한 접촉압보다도 높은 것을 이해할 수 있을것이다. 이것은, 리이드(102)가, 프로우브(1)를 과도하게 눌러 접함으로써, 손상, 변형하는 것을 방지하기 위한 것이다. 상기 프로우브(1)의 절곡 앞끝단이 가이드 부재(4)의 아랫면보다 돌출하는 길이는 최대 0.6.mm로 설정되어 있고, 통상은 0.1 내지 0.3mm로 사용된다.
상기 실시예에서는, 모든 프로우브(1)는 동일 디멘션의 것을 사용하고, 이 리이드(102)로의 접촉 앞끝단이 일직선상에서 얼라인멘트하도록 하여서, 반도체디바이스의 검사를 하고 있으나, 아래에 설명하는 예와 같이, 이와 같은 배열의 프로우브에 본 발명은 한정된 것은 아니다. 이예를 아래에 제6도 (a) 및 제6도 (b)를 참조하여 설명한다. 이 실시예에서 상기 실시예와 실질적으로 동일 또는 유사부재는 , 동일번호를 붙이고 설명을 생략한다.
가이드부재(4)의 윗면에 형성된 가이드홈(5)에는 3종류의 길이의 프로우브(1a), (1b),(1c)가 각각 선택적으로 삽입되어 있다. 이 실시예에서는, 가이드부재(4)의 한끝단쪽 1개의 최단의 프로우브(1a)가 , 다음에 1개의 중간길이의 프로우브(1b)가 그리고 나머지 전부에 최장의 프로우브(1c)가 위치하도록 설정되어 있으나, 이 배치는 임의로 변경할 수 있다. 이들 프로우브(1a), (1b),(1c)의 절곡 앞끝단은, 상기 실시예와 마찬가지로 일직선상에 얼라이멘트되어서, 리이드(102)를 아래편으로 누르고 있다. 프로우브의 뒤끝단, 즉 돌기(3)는, 프로우브의 길이가 상이함으로써 시프트하여 위치되어 있다.
프린트기판(12)에 형성된 도전패턴(16)은 3종류의 패턴(16a),(16b),(16c)에 의하여 구성되어 있다. 블록부재의 개구쪽의 형성된 1개의 제1의 패턴(16a)은 전원선이고, 도시하지 않은 전원에 접속되어 있다. 이 제1의 패턴(16a)과 평행으로 형성된 1개의 제2의 패턴(16b)은 접지선이고, 서로 평행으로 배설된 다수의 제3의 패턴(16c)은 신호선이다.
반도체 모듈의 검사시에는, 도시한 바와 같이, 최단 프로우브(1a)가 전원선(16a)에, 중간길이의 프로우브(1b)가 접지선(16b)에, 그리고 최장 프로우브(1c)군이 신호선(16c)군에, 동시에 전기적으로 접촉된다. 이 때문에, 반도체 모듈의 여러가지의 검사가, 동시에, 또는 콘택터의 변경없이 행할 수 있다.
상기 실시예에서는, 콘택트를 직사각형 틀형상으로, 즉, 위치 결정부재(8)와 프린트기판(12)과를 직사각형 틀형상으로 형성하여, 4개의 가이드부재(4)를 유지하도록 하였으나, 용도에 따라서 3개 이상의 아암부를 사용하여서 여러가지 틀형상을 채용하여 3개 이상의 가이드 부재(4)를 지지하여도 좋다(이때에는, 프린트 기판(12)의 개구는 직사각형으로 한하지는 않는다.)또, 콘택트는 직사각형에 한하지 않고, 예컨대, 제7도를 참조하여 아래에 설명하는 바와같이, 한개의 가이드부재(4)를 지지하는 것같은 것이라도 좋다.
제7도에서, 위치결정부재(8) 및 프린트기판(12)은, 직사각형의 판자형상을 이루며, 이들 양끝단 가까이에 형성된 핀 삽입용 둥근구멍(11),(18)에 위치결정용핀(30)을 삽입과 동시에, 이것들을 나사용 둥근구멍(10),(17)에 나사(31)를 끼움으로써, 사이에 가이드부재(4)와 프린트기판(12)(도시하지 않음)을 끼고 일체적으로 짜맞춘다. 이와같은 콘택트로는 1열의 리이드를 개재하고서의 반도체 모듈의 검출밖에, 한번에 할 수 없으므로, 이것에 대응한 반도체 장치로의 적용이 바람직하지만, 복수열의 리이드의 모듈에 대하여서도, 1열마다 검사함으로써 적용이 가능하게 된다.
본 발명에 있어서는, 1종류의 프린트기판(12)에 대하여 복수의 콘택트를 준비함으로써, 다른 리이드패턴의 반도체 디바이스의 검사를 동일한 프린트기판에서 용이하게 할 수 있다. 예컨대, 디멘션이 다른 2종류의 반도체 디바이스의 검사의 경우에는, 다른 폭의 가이드부재(4)를, 즉 다른 길이의 프로우브를 장착한 2종류의 콘택트를 준비하여, 프린트기판(12)에 이들 콘택트를 바꿔서 장착한다. 대신하여, 위치결정부재(8) 및 위쪽 가이드(13)의 프린트기판(12)의 개구방향으로의 디멘션을 다르게 하여, 프로우브(1)의 앞끝단의 위치를 바꾼 하나의 콘택트에 의하여도 달성할 수 있다. 또, 1열의 리이드의 피치 및/또는 수가 다른 반도체디바이스의 경우에는, 이것에 대응하여 형성된 프로우브 유지용의 홈을 가지는 다른 가이드 부재(4)를 각각 가지는 콘택트를 준비함으로써 대처할 수 있다. 물론, 2종류 이상의 반도체 디바이스에 대하여, 이것들에 대응하는 디멘션 및/또는 홈 배열의 콘택트를 준비함으로써, 공통의 프린트기판(12)에서 검사를 할 수 있다.
이와같이, 본 실시예의 반도체 디바이스의 검사장치에서는, 프로우브(1)를 가이드부재(4)의 가이드홈(5)내에 배치하고, 이 가이드부재(4)를, 위치결정부재(8)의 각 걸림홈(9)에 끼워 맞추도록 배치함으로써, 반도체 디바이스(101)의 리이드(102)에 대응하여, 소정피치로 프로우브(1)를 정밀도가 높고, 또한 간단히 배치할 수 있다. 따라서, 리이드(102)dml 피치가 예컨대 0.5mm 이하등의 좁은 피치로 배열되어 있는 경우 등에 있어서도 가이드홈(5)의 좁은피치 가공과 프린트패턴(16)의 좁은 피치화에 의하여 용이하게 대응할 수 있다.
이상 설명한 바와같이, 본 발명의 반도체디바이스의 검사장치에 의하면, 피측정 반도체디바이스의 전극단자열에 따라서, 정밀도가 높고, 또한 간단히 프로우브를 배치할 수 있으며, 프로우프 교환 등의 메이티넌스를 용이하게 할 수 있다.

Claims (13)

  1. 서로 이웃하는 단자가 상호 소정의 피치를 가지며, 피측정 반도체디바이스의 적어도 1열의 전극단자열에 대응하여 배열된 복수의 프로우브와, 이들 프로우브에 전기적으로 접속되는 도전패턴을 일면에 가지는 기판과를 통하여, 상기 피측정 반도체디바이스의 전기적인 검사를 하는 장치에 있어서, 상기 프로우브를 상기 전극단자열의 피치와 같은피치로 정렬시키기위해 상기 각 프로우브가 각각 삽입되는 복수의 위치결정홈을 가지고, 절연성 재료로 이루어지는 일면을 갖춘 적어도 하나의 가이드 부재와, 상기 가이드부재를, 상기 반도체디바이스와 기판과에 소정위치로 위치결정하여, 상기 프로우브를 전극단자와 도전패턴과에 전기적으로 접촉하도록 기판에 붙이고 떼기가 가능하게 거는 위치결정수단과를 구비하는 반도체디바이스의 검사장치.
  2. 제1항에 있어서, 상기 위치결정수단은, 상기 가이드부재를, 이것의 상기면을 따르는 방향의 이동을 규제하도록하고, 또한 가이드부재의 면이 기판의 도전패턴과 대면하도록 하여서, 지지하는 위치결정부재와, 기판과 위치결정부재와를 붙이고 떼기가 가능하게 지지하는 수단과를 구비하는 반도체디바이스의 검사장치.
  3. 제2항에 있어서, 상기 지지수단은, 기판을 상기 가이드부재와의 사이에서 끼워두는 위쪽가이드와, 이 위쪽 가이드와 상기 위치결정부재와를 상기 기판을 관통하여 나사고정하는 수단과를 구비하는 반도체디바이스의 검사장치.
  4. 제3항에 있어서, 상기위치결정부재는, 각각 상기 가이드부재를 지지하는 복수의 아암부를 가지는 틀체를 가지며, 상기 위쪽 가이드는, 기판을 개재하여 이 틀체와 대면하는 것같이 틀형상을 가지는 반도체디바이스의 검사장치.
  5. 제4항에 있어서, 상기 틀체와 위쪽 가이드와는 각각 얼라이멘트된, 위치결정부재 삽입용 구멍과 나사구멍과를 가지는 반도체 디바이스의 검사장치.
  6. 제4항에 있어서, 상기 위치결정부재는 상기 가이드부재를 지지하는 기체를 가지며, 상기 위쪽가이드는 기판을 개재하여 이 기체와 대면하는 것같은 형상을 가지는 반도체디바이스의 검사장치.
  7. 제2항에 있어서, 상기 프로우브는 상기 단자에 접촉하는 한 끝단과, 상기 도전패턴에 접촉하도록 일방향으로 돌출한 돌기와를 구비하는 반도체디바이스의 검사장치.
  8. 제7항에 있어서, 상기 프로우브는 다른 방향으로 돌출한 위치결정용 돌기를 가지며, 상기 가이드부재의 상기면에 상기홈과 직교하도록 뻗어나오고, 속에 상기 위치결정용 돌기가 삽입되어서, 프로우브의 길이방향의 이동을 규제하는 홈과를 가지는 반도체디바이스의 검사장치.
  9. 제2항에 있어서, 상기 위치결정부재와 가이드부재와는 서로 끼워 맞춤하는 홈을 각각 가지는 반도체 디바이스의 검사장치.
  10. 서로 이웃하는 단자가 상호 소정의 피치를 가지며, 피측정 반도체디바이스의 적어도 1열의 전극단자열에 대응하여 배열된 프로우브군과, 피측정 반도체 디바이스가 배치되는 개구를 가지고, 이들 프로우브에 각각 전기적으로 접속되는 복수의 도전선을 일면에 가지는 프린트기판과, 상기 프로우브를 상기 전극단자열의 피치와 같은 피치로 정렬시키기 위해 상기 각 프로우브가 각각 삽입되는 복수의 위치결정홈을 일면에 가지고, 절연성 재료로 이루어지는 적어도 하나의 가이드부재와, 상기 가이드부재를 상기 반도체디바이스와 기판과에 소정위치로 위치결정하여 상기 프로우브를 전극단자와 도전패턴과에 전기적으로 접촉하도록 기판에 개구한 곳에서 붙이고 떼기가 가능하게 거는 위치결정수단과를 구비하여 이루어지는 반도체디바이스의 검사장치.
  11. 제10항에 있어서, 상기 위치결정수단은 4개의 가이드부재를, 이것의 상기면을 따르는 방향의 이동을 규제하도록 하고, 또한 가이드부재의 면이 기판의 도전선과 대면하도록 하여서, 가이드부재를 기판의 개구를 따라서 지지하는 위치결정부재와, 기판을 상기 가이드부재와이 사이에서 끼워두는 위쪽가이드와, 이 위쪽 가이드와 상기 위치결정부재와를 상기 기판을 관통하여 나사고정하는 수단과를 구비하는 반도체디바이스이 검사장치.
  12. 제10항에 있어서, 상기 프로우브군은 소정 길이의 적어도 하나의 제1의 프로우브와, 이 제1의 프로우브보다도 긴 적어도 하나의 제2의 프로우브와를 포함하고, 상기도전선은, 다른 검사용의 제1 및 제2의 도전선을 포함하고, 제1의 프로우브와 제1의 도전선과가, 또 제2의 프로우브와 제2의 도전선과가, 각각 동시에 전기적으로 접촉되는 반도체디바이스의 검사장치.
  13. 제10항에 있어서, 상기 위치 결정수단은, 가이드부재를, 이것의 상기면을 따르는 방향의 이동을 규제하도록하고, 또한 가이드부재의 면이 기판의 도전선과 대면하도록 하여서, 가이드부재를 기판의 개구를 따라서 지지하는 위치결정부재와, 기판을 상기 가이드부재와의 사이에서 끼워두는 위쪽가이드와, 이 위쪽가이드와 상기 위치결정부재와를 붙이고 떼기가 가능하게 어셈블리하는 수단과, 기판과, 위쪽가이드와의 사시에 한 끝단이 프로우브에 맞닿도록 배치된 탄성부재와, 이 탄성부재를 프로우브 방향으로 누르는 수단과를 구비하는 반도체디바이스의 검사장치.
KR1019920008749A 1991-05-22 1992-05-22 반도체 디바이스의 검사장치 KR0155573B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP91-116494 1991-05-22
JP03116494A JP3095807B2 (ja) 1991-05-22 1991-05-22 半導体デバイスの検査装置

Publications (2)

Publication Number Publication Date
KR920022440A KR920022440A (ko) 1992-12-19
KR0155573B1 true KR0155573B1 (ko) 1998-12-01

Family

ID=14688527

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920008749A KR0155573B1 (ko) 1991-05-22 1992-05-22 반도체 디바이스의 검사장치

Country Status (3)

Country Link
US (1) US5323106A (ko)
JP (1) JP3095807B2 (ko)
KR (1) KR0155573B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100917793B1 (ko) * 2007-07-31 2009-09-21 전자부품연구원 프로브 핀에 대한 정렬장치

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5596282A (en) * 1993-12-10 1997-01-21 Texas Instruments Incorporated Tester for integrated circuits
DE19513275A1 (de) * 1994-06-27 1996-01-11 Hewlett Packard Co Sondenadapter zum Testen von IC-Bausteinen
JP3365612B2 (ja) * 1998-01-30 2003-01-14 富士通株式会社 電子装置用試験装置
US6476629B1 (en) * 2000-02-23 2002-11-05 Micron Technology, Inc. In-tray burn-in board for testing integrated circuit devices in situ on processing trays
JP4430621B2 (ja) * 2002-11-22 2010-03-10 ファイコム コーポレイション 平板表示素子検査用プローブおよびその製造方法
JP5140261B2 (ja) * 2006-10-16 2013-02-06 株式会社日本マイクロニクス 通電試験用プローブ組立体
KR101270036B1 (ko) * 2011-06-08 2013-06-10 수도 겐조 칩 검사용 프로브 장치

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4711448Y1 (ko) * 1971-08-13 1972-04-27
JPH0630367B2 (ja) * 1987-05-01 1994-04-20 東京エレクトロン株式会社 プロ−ブカ−ド
JPS645174U (ko) * 1987-06-27 1989-01-12
JPH02309261A (ja) * 1989-05-24 1990-12-25 Hiyuuguru Electron Kk 固定プローブカード
US5066907A (en) * 1990-02-06 1991-11-19 Cerprobe Corporation Probe system for device and circuit testing

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100917793B1 (ko) * 2007-07-31 2009-09-21 전자부품연구원 프로브 핀에 대한 정렬장치

Also Published As

Publication number Publication date
JP3095807B2 (ja) 2000-10-10
JPH05126851A (ja) 1993-05-21
US5323106A (en) 1994-06-21
KR920022440A (ko) 1992-12-19

Similar Documents

Publication Publication Date Title
US6476626B2 (en) Probe contact system having planarity adjustment mechanism
US5926027A (en) Apparatus and method for testing a device
US11327093B2 (en) Interposer, socket, socket assembly, and wiring board assembly
KR20130110027A (ko) 프로브 및 프로브 카드
KR0155573B1 (ko) 반도체 디바이스의 검사장치
KR100202326B1 (ko) Ic 소켓
CN111983424A (zh) 测试治具及测试设备
JP2004178951A (ja) 電気部品用ソケット
US7559773B2 (en) Electrical connecting apparatus
KR100543191B1 (ko) 프로브 가이드 조립체
JPH075228A (ja) バーンインテスト用接触装置
KR200247134Y1 (ko) 인쇄회로기판검사장치
JP3281180B2 (ja) Icソケット構造
KR200340108Y1 (ko) 프로브 가이드 조립체
JPH05215814A (ja) 半導体デバイスの検査装置
JP2000188162A (ja) 接触子ユニット
KR20020069252A (ko) 구성요소 검사용 소켓 및 구성요소의 검사 방법
KR200247733Y1 (ko) 칩 검사용 소켓장치
KR200316883Y1 (ko) 칩 검사용 소켓장치
JP2759451B2 (ja) プリント基板検査治具
JPH0438299Y2 (ko)
KR100661298B1 (ko) 반도체 검사 장치의 프로브 카드 및 그 프로브 카드에 사용되는 프로브 블록
JPH06201750A (ja) 配線基板の検査装置
KR200258234Y1 (ko) 패케지테스트소켓
KR100840878B1 (ko) 반도체 소자 테스트용 프로브 카드

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030708

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee